JPH07311842A

JPH07311842A - 画像記憶装置

Info

Publication number: JPH07311842A
Application number: JP6105134A
Authority: JP
Inventors: Hiroyuki Futami; 博行二見; Hiroyuki Yamamoto; 裕之山本
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1994-05-19
Filing date: 1994-05-19
Publication date: 1995-11-28
Also published as: US5559740A

Abstract

(57)【要約】（修正有）【目的】メモリの小型化を図りながらデータの入出力を
同時に行なってメモリを効率的に使用できる画像記憶装
置を提供することを目的とする。【構成】ライトデコードパルス又はリードデコードパル
スが複数のラインメモリセル１８の中から所定のライン
メモリセルを書込専用と読出専用に選択し、このライト
デコードパルス又はリードデコードパルスの選択に応じ
て、ライトパルスが画像情報の書込状態若しくは読出状
態に設定するために、１チップ内で画像情報の書き込み
と読み出しを同時に行なうことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アドレスを指定して画
像情報を入出力する画像記憶装置に係わり、特に、書き
込み、読み出しの並行処理を促進して、高速処理化を図
った技術に関するものである。

【０００２】

【従来の技術】近年、メモリの記憶容量は飛躍的に増加
し、小型でありながら大容量の記憶容量を持つ１チップ
メモリが開発されるに至っている。そして、このような
メモリをコンピュータ関連機器に搭載することで、機器
の小型化を図れるものである。例えば、図８は上記メモ
リを搭載したときのデジタル複写機のブロック図を示す
ものであり、複数枚の複写動作を行なう場合には次のよ
うに行なわれる。

【０００３】まず、ＣＣＤ３０が原稿上の光学像を光電
変換してアナログ画像信号を出力すると、アナログ信号
処理回路３１はアナログ画像信号を増幅したりオフセッ
ト調整等の信号処理を行なってＡ／Ｄ変換回路３２に出
力する。そして、Ａ／Ｄ変換回路３２でアナログ画像信
号をディジタル化して多値化画像信号を得ると、画像信
号処理回路３３がシェーディング補正等の信号処理を行
ない、前記多値化画像信号は画像メモリ３４に記憶され
るとともに、レーザー書き込み回路３５を介してレーザ
ービームプリンタ３６によって記録が行なわれる。

【０００４】マルチコピーする場合は、画像メモリ３４
に記憶された多値化画像信号を読み出すことで連続記録
を行なうものである。また、図９に示すように画像メモ
リ３４の代わりにパーソナルコンピュータ３７を用い
て、作成した画像を同様に記録する場合もある。

【０００５】

【発明が解決しようとする課題】ところで、１チップメ
モリの記憶容量が増加してくるとコンピュータ関連機器
の小型化は実現できるものの、その一方で新たな問題を
生じる。それは、１チップに割り付けられたアドレス領
域が増加するために、目的のアドレスを書き込み又は読
み出し動作させる場合に、そのチップに割り付けられた
アドレス領域内の別のアドレスのデータを、同時に書き
込み又は読み出し動作ができなくなることである。

【０００６】つまり、上述デジタル複写機の例について
言えば、複数頁からなる原稿の複数部の複写についてみ
ると、例えば複数頁分の記憶容量を１チップに持たせた
場合に、記録動作を優先させれば第１頁目の複数部記録
が終了しないと第２頁目の読取動作が実行できない。ま
た、逆に読取動作を優先させると複数枚の読み取りが終
了してからでないと記録動作が実行できなくなってしま
い、読取機能と記録機能を独立して持ちながらそれぞれ
の機能を効率的に使用することができないという問題点
を有している。

【０００７】これは、図１０のメモリのブロック図に示
すように、その構造上、書込動作あるいは読出動作がメ
モリに対して行なわれると、メモリの全記憶領域が書込
モード若しくは読出モードに固定されるからで、上記例
だと第１頁を複数部分読み出している時にはメモリは読
出モードであるから、第２頁目をメモリ内に書き込むこ
とができず、また、複数枚の原稿を読み取ってメモリ内
に書き込んでいる時にはメモリは書込モードであるか
ら、第１頁目を読み出して記録することができないので
ある。異なるアドレス領域に対して同時に他のモード設
定を行なうことができなくなるからである。

【０００８】本発明は上記問題点に鑑みて為されたもの
であり、上記欠点を克服しメモリの小型化を図りながら
データの入出力を同時に行なってメモリを効率的に使用
できる画像記憶装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】このため本発明は、１チ
ップ内に複数配されたメモリセルを有し、該メモリセル
への画像情報の入出力のための読出ラインと書込ライン
とを独立して備えるとともに該読み出し用のアドレス検
索ラインと書き込み用のアドレス検索ラインとを独立し
て設け、且つ書込要求及び読出要求に対して各々前記独
立したアドレス検索ラインを介して前記メモリセルの中
から所定のメモリセルを選択して画像情報の書き込み及
び読み出しを行なう処理手段を設けた構成を有してい
る。

【００１０】ここで、各メモリセルが原稿１頁以下の画
像情報を書き込み可能な記憶容量を有するように構成し
てもよい。また、選択されたメモリセルの動作期間を該
メモリセルへの書き込みとメモリセルからの読み出しと
を連続して行なえる長さに設定し、前記処理手段は同一
メモリセルの動作期間中に書込要求と読出要求とが時間
差を有して発生した時には、発生順で処理する構成とし
てもよい。

【００１１】さらに、前記処理手段は、同一のメモリセ
ルに対し画像情報の書込要求と読出要求が同時に発生し
た際に、読み出し状態を優先させて実行することを行な
う構成としてもよい。また、前記処理手段は、前記書き
込み用のアドレス検索ラインの検索信号発生中で、且つ
周期的に発生するライトクロック信号の入力中に画像情
報の書き込みを行なう構成としてもよい。

【００１２】また、前記処理手段は、前記読み出し用の
アドレス検索ラインの検索信号発生中で、書き込み用の
アドレス検索ラインの検索信号の非発生中に画像情報の
読み出しを行なう構成としてもよい。

【００１３】

【作用】上記構成の画像記憶装置によれば、画像情報を
入出力する読出ラインと書込ラインを設けるとともに読
み出し用と書き込み用の各アドレス検索ラインも設けて
いるために、各アドレス検索ラインを介して読み出しと
書き込みのための所定のメモリセルを選択して、画像情
報の読み書きを独立して実行し、１チップ内で画像情報
の読み出しと書き込みを同時に行なうことができる。

【００１４】また、各メモリセルが原稿１頁以下の画像
情報を書き込み可能な記憶容量を有するようにしたもの
では、同一チップ内の異なるメモリセルから複数頁分の
画像情報をアクセスすることができるため、ある頁の読
み出しを行ないつつ次の頁の書き込みを行なうことがで
き、複数頁の処理対応が大幅に改善される。メモリセル
の動作期間を該メモリセルへの書き込みとメモリセルか
らの読み出しとを連続して行なえる長さに設定したもの
では、同じメモリセルに対してその選択期間が重なるよ
うに相前後して画像情報の書き込みと読み出しが行なわ
れても互いの動作を制限することなく、メモリセルの選
択期間中に画像情報の書き込みと読み出しを行なうこと
ができる。

【００１５】また、所定のメモリセルに対し画像情報の
書き込みと読み出しが同時に発生した際に、読出状態を
優先させて設定するようにしたものでは、メモリセル内
に記憶された画像情報を先に読み出すので、書込動作が
先行することで記憶された画像情報が消去されてしまう
ことを防止できる。また、前記処理手段が、前記書き込
み用のアドレス検索ラインの検索信号発生中で、且つ周
期的に発生するライトクロック信号の入力中に画像情報
の書き込みを行なうものでは、書き込み動作を実行する
ための専用の書き込み信号を省略できるため、簡単な構
成で画像情報の書き込みを制御できる。

【００１６】また、前記処理手段が、前記読み出し用の
アドレス検索ラインの検索信号発生中で、書き込み用の
アドレス検索ラインの検索信号の非発生中に画像情報の
読み出しを行なうものでは、読み出し動作を実行するた
めの専用の読み出し信号を省略できるため、簡単な構成
で画像情報の読み出しを制御できる。

【００１７】

【実施例】以下に本発明の実施例を説明する。図１は、
本発明の一実施例による画像記憶装置の回路図であり、
図２は図１におけるブロックの詳細回路図である。図１
において、ライトデコーダ１０とリードデコーダ１１
は、装置外部からライトアドレスとリードアドレスを入
力して、複数（１〜ｎ）のメモリブロック１２から１つ
を選択するようにライトデコードパルス１〜ｎとリード
デコードパルス１〜ｎを生成している。

【００１８】メモリブロック１２は内部にメモリセルを
有してデータ数と等しいｎ個のブロックからなり、メモ
リブロック１〜ｎに共通のデータ入力ライン（以後Ｄｉ
ｎと称する）と、データ出力ライン（以後Ｄｏｕｔと称
する）とが接続されており、これら各ラインを介してデ
ータの書き込み若しくは読み出しを行なえる。ライト・
リードタイミングジェネレータ１３はメモリセルを書き
込み状態若しくは読み出し状態の設定を行なうためのラ
イトクロックを各メモリブロック１２に供給するもので
ある。

【００１９】図２において、１〜ｎのメモリブロック１
２に供給されたライトクロックは、前記ライトデコード
パルスと論理和をとられた（以後、ライトパルスと称す
る）後、ライトイネーブル端子（以後、ＷＥ端子と称す
る）に入力する。同時に、前記ライトデコードパルスは
スリーステートバッファ１５に入力されメモリセル１４
に対する書き込みデータ入力の許可と禁止を制御してい
る。

【００２０】尚、ＷＥ端子はＬ状態（Ｌはディジタル値
で０状態、同様にＨは１状態を意味する）の信号を入力
した時にはデータの書き込み状態を設定し、Ｈ状態の信
号が入力した時には読み出し状態を選択している。ま
た、前記リードデコードパルスはライトデコードパルス
と論理積をとられチップセレクト端子（以後ＣＳ端子と
称する）に入力する。また、前記リードデコードパルス
はスリーステートバッファ１６に入力され、メモリセル
１４に対する読み出しデータ出力の許可と禁止を制御し
ている。

【００２１】尚、ＣＳ端子はＬ状態の信号が入力した時
にメモリセル１３を動作許可状態にし、Ｈ状態の信号が
入力した時には動作禁止状態にするものである。従っ
て、メモリセル１４にデータを書き込む場合は以下のよ
うになる。まず、ライトデコードパルスがＬ状態になる
ことによって、メモリセル１４に対しＤｉｎからのデー
タ入力を許可するとともに動作許可状態にする。そし
て、ライトクロックの立ち下がりに同期してメモリセル
１４が書込状態に設定されるので、ライトクロックのＬ
状態の期間中にデータがメモリセル１４に書き込まれる
ことになる。

【００２２】一方、メモリセル１４からデータを読み出
す場合には以下のようになる。まず、ライトデコードパ
ルスはＨ状態であるためにライトパルスもＨ状態とな
り、メモリセル１４は読出状態に設定される。そして、
リードデコードパルスがＬ状態になることによって、メ
モリセル１４に対しＤｏｕｔからのデータ出力を許可す
るとともにメモリセル１４を動作許可状態にするのはデ
ータを書き込む場合と同様であるが、ライトクロックの
変化点に同期して読出状態を選択しない点が異なる。

【００２３】すなわち、読み出し状態の時はライトデコ
ードパルスがＨ状態、つまり書き込み要求がない限り、
始めからライトパルスはＨ状態であるから、メモリセル
１４は既に読出状態に選択されている。よって、データ
はリードデコードパルスの立ち下がりに同期してＬ状態
の期間中にメモリセル１４から読み出されることにな
る。

【００２４】次に、実際にデータの書き込みと読み出し
動作を非同期でおこなう場合について具体例をもとに詳
述する。ここでは説明の都合上１０番地のメモリセルに
データを書き込むとともに、８番地のメモリセル１４か
らデータを読み出すこととする。本画像記憶装置の各部
位信号のタイミングチャートを示した図３において、１
０番地アドレスを示すライトアドレス（以後１０番地ラ
イトアドレスと称する）とライトデータ（以後１０番地
ライトデータと称する）が装置外部より入力すると、ラ
イトデコーダ１０は１０番地ライトアドレスを入力する
とこれに同期させて１０番地に相当するメモリセル１４
のライトデコードパルス１０のみをＬ状態に設定する。
その時、ＣＳ端子にはＬ状態の信号が入力し、メモリセ
ル１４を動作許可状態にするとともに、Ｄｉｎからのデ
ータ入力が許可される。しかし、この時点では未だライ
トクロックはＨ状態なのでメモリセル１４は書込状態に
設定されておらず、１０番地ライトデータは書き込まれ
ない。

【００２５】しばらくの後、ライトクロックがＬ状態に
設定されるとライトデコードパルス１０との論理和出力
（ライトパルス）もＬ状態となってＷＥ端子に入力し、
メモリセル１４はライトパルスの立ち下がりに同期して
Ｌ状態の期間中、書込状態に設定され、初めて１０番地
ライトデータが書き込まれることになる。また、８番地
アドレスを示すリードアドレス（以後８番地リードアド
レスと称する）が装置外部より入力すると、リードデコ
ーダ１１は８番地リードアドレスを入力するとこれに同
期させて８番地に相当するメモリセル１４のリードデコ
ードパルス８のみをＬ状態に設定する。その時、リード
デコードパルス８に応じてＣＳ端子にはＬ状態の信号が
入力し、メモリセル１４を動作許可状態にするととも
に、Ｄｏｕｔからのデータ出力が許可される。そして、
ＷＥ端子には既述のとおり、すでにＨ状態のライトパル
スが入力しているため、メモリセル１４は既に読出状態
に選択されており、リードデコードパルス８の立ち下が
りに同期してＤｏｕｔからのデータ出力が許可され８番
地リードデータが読み出される。

【００２６】このように、各々独立したライトアドレス
とリードアドレスが各ブロックを選択し、この選択に応
じてライトパルスがデータの書込状態若しくは読出状態
に設定することで、１チップ内で画像情報の書き込みと
読み出しを非同期で並行して行なうことができる。次
に、他の実施例について説明する。

【００２７】本実施例は、ディジタル複写機に応用する
場合について、図４乃至図７を用いて以下詳述する。
尚、同一構成のものは同一符号を付してあり、前実施例
と異なる部分について説明を行なう。図４は、ディジタ
ル複写機の画像記憶装置の回路図であり、図５は図４に
おけるブロックの詳細回路図である。

【００２８】図４において、メモリブロック１７の各ブ
ロック内部にあるラインメモリセル１８は１ライン分の
データ（例えばＡ４横なら４７０９個）が記憶可能で、
メモリ領域を示した図６のように００００番地〜１２６
５番地（１６進表示）に対する領域がある。一方、メモ
リブロック１７は副走査ライン数と等しいｎ個（例えば
Ａ３，１ページ分なら６６６０個、５０ページ分なら３
３３０００個）のブロックから構成されている。

【００２９】ライトアドレスとリードアドレスは各々上
位と下位に分けられ、上位アドレスが前実施例のライト
アドレス若しくはリードアドレスに相当するもので、下
位アドレスは１ライン分のデータの各ビットを指定する
ものである。ラインメモリセル１８にはこのアドレス入
力が設けられており、下位ライトアドレスと下位リード
アドレスは各ブロック内のメモリセル１８に接続されて
いる。

【００３０】実際にラインデータの書き込みと読み出し
動作を非同期でおこなう場合について具体例をもとに詳
述する。ここでは説明の都合上１０ラインのラインメモ
リセル１８にラインデータを書き込むとともに、８ライ
ンのメモリセル１８からデータを読み出すこととする。
本画像記憶装置の各部位信号のタイミングチャートを示
した図７において、１０ラインアドレス番地を示す上位
ライトアドレス（以後１０ラインライトアドレスと称す
る）とラインライトデータ（以後１０ラインライトデー
タと称する）が装置外部より入力すると、ライトデコー
ダ１０は１０ラインライトアドレスを入力するとこれに
同期させて１０ラインに相当するラインメモリセル１８
のライトデコードパルス１０のみをＬ状態に設定する。
このライトデコードパルス１０はＣＳ端子を介して１０
ラインのラインメモリセル１８を動作許可状態にすると
ともに、Ｄｉｎからのデータ入力と下位ライトアドレス
の入力を許可する。

【００３１】そして、ライトクロックがＬ状態に設定さ
れると、前記ライトデコードパルス１０との論理和出力
（ライトパルス）もＬ状態となってＷＥ端子に入力し、
ラインメモリセル１８はライトパルスの立ち下がりに同
期してＬ状態の期間中、書き込み状態に設定されるの
で、この時点で１０ラインライトデータはライトアドレ
スの指定するビット毎に１ライン分書き込まれることに
なる。このように、ライトアドレスデータを設定するだ
けでライトクロックがラインメモリセル１８のＷＥ端子
に入力して書き込み状態に設定することができ、従来の
ごとく、書き込み動作を実行するための専用の書き込み
信号が不要で、簡単な構成で画像情報の書込みを制御で
きる。

【００３２】また、８ラインアドレス番地を示す上位リ
ードアドレス（以後８ラインリードアドレスと称する）
が装置外部より入力すると、既述のごとくリードデコー
ドパルス８の立ち下がりに同期してＤｏｕｔからのデー
タ出力が許可され、リードデコードパルス８の期間中、
８ラインリードデータが読み出されるので、従来のごと
く、読み出し動作を実行するための専用の読み出し信号
が不要で、簡単な構成で画像情報の読み出しを制御でき
る。

【００３３】そして、ラインデータがラインメモリセル
１８から読み出される際に、ライトクロックの変化点で
はなくリードデコードパルスの変化点（立ち下がり）に
同期して行なわれる点が書き込む場合とは異なったもの
になっており、このことは後述するが、データの書き込
みと読み出しが同時に発生した時の処理に関係するもの
である。

【００３４】ここで、ライトデコードパルスとライトク
ロックの関係について説明する。ライトクロックはＬ状
態とＨ状態が交互に表れる交番信号で、１周期はライト
デコードパルスと同じに設定されるとともに、その位置
関係はライトクロックのＬ状態がライトデコードパルス
の中央にくるように両者は設定されているものである。
さらに、ラインメモリセル１８がデータを書き込むのに
充分な時間の２倍程度の周期にライトクロックのＬ状態
の期間を設定しているものである。換言すれば、実際に
はライトクロックのＬ状態の２分の１の期間で書き込み
が終了するのである。

【００３５】一方、リードデコードパルスも同様な長さ
を有し且つ位置関係が設定されているものである。従っ
て、ライトデコードパルスとライトクロックを対比する
と、ライトデコードパルスの開始点から４分の１の期間
がライトクロックのＨ状態で、次の２分の１期間がＬ状
態、残りの４分の１期間がＨ状態となる。上記構成はラ
インメモリセル１８に対してその選択期間が重なるよう
に相前後して画像情報の書き込みと読み出しが行なわれ
たり、画像情報の書き込みと読み出しが同時に発生した
際に特に重要な意味を持つものである。

【００３６】例えば、書き込みが行なわれている最中
に、同じラインアドレス番地に読み出しが指示された場
合について説明する。ライトデコードパルスとライトク
ロックがともにＬ状態中の時に、リードデコードパルス
もＬ状態になると、始めライトクロックのＬ状態に基づ
いてラインデータの書き込みが終了する。その後、リー
ドデコードパルスに基づいてＤｏｕｔと下位リードアド
レスが許可されるがライトクロックのＬ状態期間中は書
き込み状態になっているため、ラインデータの読み出し
は行なわれない。そして、ライトデコードパルスのＬ状
態中にライトクロックがＨ状態に変化すると、この立ち
上がりに同期してラインメモリセル１８は読み出し状態
に切り替わり、加えて、この読み出し状態はライトクロ
ックのＨ状態の２分の１期間持続するため、今書き込ま
れたラインデータを読み出すことができるのである。逆
に、読み出しが行なわれている最中に、書き込みを行な
う場合にも同様に処理することができる。

【００３７】次に、書き込みと読み出しが同時に行なわ
れる場合について説明する。この場合は、画像記憶装置
としては異常状態であり本来本装置を制御する制御装置
側が回避しなければならないものであるが、膨大なデー
タを非同期でしかも高速でアクセスする場合には画像記
憶装置側においてもフェイルセーフ機能を有することが
好ましい。よって、本実施例の画像記憶装置はデータ喪
失を防止して、装置が停止状態に陥ることなく正常に処
理を継続する制御が行なわれている。

【００３８】ライトデコードパルスとリードデコードパ
ルスが同時にＬ状態になるとＤｉｎからのデータ入力及
び、Ｄｏｕｔからのデータ出力がともに許可されるとと
もに、ライトアドレスとリードアドレスも許可される。
しかし、ライトデコードパルスとライトクロックの論理
和出力によって、ラインメモリセル１８は始め読出状態
になり、加えて、この読出状態はライトクロックのＨ状
態の２分の１期間持続するとともに、リードデコードパ
ルスの立ち下がりに同期して選択されるため、ラインデ
ータの読み出しを優先して行なうことができる。

【００３９】ここで、読み出しも書き込みと同様にライ
トクロックの変化点（立ち上がり）で同期させて選択し
ていると、書き込みに優先して読み出すことはできなく
なるのである。その後、ライトクロックがＬ状態に変化
すると書込状態に切り替わって既説同様の書込処理が行
なわれるのである。

【００４０】なお、ライトクロックを停止させることに
より、読出状態を設定し、ラインデータの読み出し終了
後にライトクロックを復帰させても読み出しを優先して
行なわせることができる。以上、本実施例では入出力デ
ータを２値として取り扱ったがこれは多値データでもよ
く、データの種類を限定するものではない。

【００４１】また、本実施例では１ライン分の容量を持
つラインメモリセルを複数頁分配して、書き込みと読み
出しを同時に行なったが、ラインメモリセルの容量を１
頁程度とし、１チップの総容量を少なくとも２頁分とす
る設計変更を行なってもよく、本実施例同様に書き込み
と読み出しを同時に行なうことができる。

【００４２】

【発明の効果】以上説明したように本発明によれば、画
像情報を入出力する読出ラインと書込ラインを設けると
ともに読み出し用と書き込み用の各アドレス検索ライン
も設けているために、各アドレス検索ラインを介して読
み出しと書き込みのための所定のメモリセルを選択し
て、画像情報の読み書きを独立して実行し、１チップ内
で画像情報の読み出しと書き込みを同時に行なうことが
できる。

【００４３】また、各メモリセルが原稿１頁以下の画像
情報を書き込み可能な記憶容量を有するようにしたもの
では、同一チップ内の異なるメモリセルから複数頁分の
画像情報をアクセスすることができるため、ある頁の読
み出しを行ないつつ次の頁の書き込みを行なうことがで
き、複数頁の処理対応が大幅に改善される。メモリセル
の動作期間を該メモリセルへの書き込みとメモリセルか
らの読み出しとを連続して行なえる長さに設定したもの
では、同じメモリセルに対してその選択期間が重なるよ
うに相前後して画像情報の書き込みと読み出しが行なわ
れても互いの動作を制限することなく、メモリセルの選
択期間中に画像情報の書き込みと読み出しを行なうこと
ができる。

【００４４】また、所定のメモリセルに対し画像情報の
書き込みと読み出しが同時に発生した際に、読出状態を
優先させて設定するようにしたものでは、メモリセル内
に記憶された画像情報を先に読み出すので、書込動作が
先行することで記憶された画像情報が消去されてしまう
ことを防止できる。また、処理手段が、書き込み用のア
ドレス検索ラインの検索信号発生中で、且つ周期的に発
生するライトクロック信号の入力中に画像情報の書き込
みを行なうものでは、書き込み動作を実行するための専
用の書き込み信号を省略できるため、簡単な構成で画像
情報の書き込みを制御できる。

【００４５】また、処理手段が、読み出し用のアドレス
検索ラインの検索信号発生中で、書き込み用のアドレス
検索ラインの検索信号の非発生中に画像情報の読み出し
を行なうものでは、読み出し動作を実行するための専用
の読み出し信号を省略できるため、簡単な構成で画像情
報の読み出しを制御できる。

【図面の簡単な説明】

【図１】本発明の一実施例による画像記憶装置の回路図

【図２】本発明の一実施例によるブロックの詳細回路図

【図３】本発明の一実施例による画像記憶装置の各部位
信号のタイミングチャート

【図４】本発明の他の実施例によるディジタル複写機の
画像記憶装置の回路図

【図５】本発明の他の実施例によるブロックの詳細回路
図

【図６】本発明の他の実施例によるメモリ領域を示す図

【図７】本発明の他の実施例による画像記憶装置の各部
位信号のタイミングチャート

【図８】従来例におけるメモリを搭載したときのデジタ
ル複写機のブロック図

【図９】従来例におけるパーソナルコンピュータを搭載
したときのデジタル複写機のブロック図

【図１０】従来例におけるメモリのブロック図

【符号の説明】

１０ライトデコーダ１１リードデコーダ１２，１７メモリブロック１３ライトリードタイミングジェネレータ１４メモリセル１８ラインメモリセル

Claims

【特許請求の範囲】

【請求項１】１チップ内に複数配されたメモリセルを有
し、該メモリセルへの画像情報の入出力のための読出ラ
インと書込ラインとを独立して備えるとともに該読み出
し用のアドレス検索ラインと書き込み用のアドレス検索
ラインとを独立して設け、且つ書込要求及び読出要求に
対して各々前記独立したアドレス検索ラインを介して前
記メモリセルの中から所定のメモリセルを選択して画像
情報の書き込み及び読み出しを行なう処理手段を設けた
ことを特徴とする画像記憶装置。
【請求項２】各メモリセルが原稿１頁以下の画像情報を
書き込み可能な記憶容量を有していることを特徴とする
請求項１に記載の画像記憶装置。
【請求項３】選択されたメモリセルの動作期間を該メモ
リセルへの書き込みとメモリセルからの読み出しとを連
続して行なえる長さに設定し、前記処理手段は同一メモ
リセルの動作期間中に書込要求と読出要求とが時間差を
有して発生した時には、発生順で処理することを特徴と
する請求項１に記載の画像記憶装置。
【請求項４】前記処理手段は、同一のメモリセルに対し
画像情報の書込要求と読出要求が同時に発生した際に、
読み出し状態を優先させて実行することを特徴とする請
求項１と請求項２のいずれか１つに記載の画像記憶装
置。
【請求項５】前記処理手段は、前記書き込み用のアドレ
ス検索ラインの検索信号発生中で、且つ周期的に発生す
るライトクロック信号の入力中に画像情報の書き込みを
行なうことを特徴とする請求項１〜請求項４のいずれか
１つに記載の画像記憶装置。
【請求項６】前記処理手段は、前記読み出し用のアドレ
ス検索ラインの検索信号発生中で、書き込み用のアドレ
ス検索ラインの検索信号の非発生中に画像情報の読み出
しを行なうことを特徴とする請求項１〜請求項４のいず
れか１つに記載の画像記憶装置。