JPH0719148Y2 - マイクロ波回路用パッケージ - Google Patents
マイクロ波回路用パッケージInfo
- Publication number
- JPH0719148Y2 JPH0719148Y2 JP1989128736U JP12873689U JPH0719148Y2 JP H0719148 Y2 JPH0719148 Y2 JP H0719148Y2 JP 1989128736 U JP1989128736 U JP 1989128736U JP 12873689 U JP12873689 U JP 12873689U JP H0719148 Y2 JPH0719148 Y2 JP H0719148Y2
- Authority
- JP
- Japan
- Prior art keywords
- package
- internal connection
- microwave
- microwave circuit
- integrated substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
Landscapes
- Wire Bonding (AREA)
Description
【考案の詳細な説明】 〔概要〕 半導体チップ搭載用マイクロ波回路用パッケージに関
し、 パッケージの底部上の実装面側の内部接続端子の突出部
の上面まで集積基板の実装領域を広くしたマイクロ波回
路用パッケージを提供することを目的とし、 マイクロ波信号の入出力端子となる外部端子と、外部バ
イアスを供給する内部接続端子と、実装面上にチップ形
状の半導体素子と、その両側に集積基板を搭載し、かつ
それぞれが金ワイヤにより接続されてパッケージに収納
された構成において、 パッケージの下方から底部を貫通する内部接続端子の突
出部はパッケージの底部表面より低くなるようにし、か
つ内部接続端子の突出部の周囲のパッケージの部分にワ
イヤボンデングを可能にする切欠部を設け、内部接続端
子の上面領域を集積基板の実装可能領域にした構成とす
る。
し、 パッケージの底部上の実装面側の内部接続端子の突出部
の上面まで集積基板の実装領域を広くしたマイクロ波回
路用パッケージを提供することを目的とし、 マイクロ波信号の入出力端子となる外部端子と、外部バ
イアスを供給する内部接続端子と、実装面上にチップ形
状の半導体素子と、その両側に集積基板を搭載し、かつ
それぞれが金ワイヤにより接続されてパッケージに収納
された構成において、 パッケージの下方から底部を貫通する内部接続端子の突
出部はパッケージの底部表面より低くなるようにし、か
つ内部接続端子の突出部の周囲のパッケージの部分にワ
イヤボンデングを可能にする切欠部を設け、内部接続端
子の上面領域を集積基板の実装可能領域にした構成とす
る。
本考案は、半導体チップ搭載用マイクロ波回路用パッケ
ージに関する。
ージに関する。
マイクロ波回路は近年においては小型化，広帯域化が要
求されており、マイクロストリップ線路による整合回路
と半導体チップとよりなるマイクロ波モジュールの開発
が進められている。このため、マイクロ波回路用パッケ
ージとしては、集積基板の実装面積がより広くかつ小型
であることが必要とされている。
求されており、マイクロストリップ線路による整合回路
と半導体チップとよりなるマイクロ波モジュールの開発
が進められている。このため、マイクロ波回路用パッケ
ージとしては、集積基板の実装面積がより広くかつ小型
であることが必要とされている。
第４図は従来例のマイクロ波回路用パッケージの内部平
面図、第５図は第４図のイ−イ断面図、第６図は第４図
における例えば集積基板の実装可能領域を示す図であ
る。図中１は信号の入出力路となる外部端子、1aは外部
端子１と集積基板の内部導体を接続する導体部、２は絶
縁用の誘電体である。
面図、第５図は第４図のイ−イ断面図、第６図は第４図
における例えば集積基板の実装可能領域を示す図であ
る。図中１は信号の入出力路となる外部端子、1aは外部
端子１と集積基板の内部導体を接続する導体部、２は絶
縁用の誘電体である。
また３は内部接続端子であり、一端は突出せる突出部3a
となり、かつ他端は例えばバイアス電源供給用端子とな
る。４は内部接続端子３の周囲の絶縁体である。
となり、かつ他端は例えばバイアス電源供給用端子とな
る。４は内部接続端子３の周囲の絶縁体である。
更に５はパッケージであり、5aはパッケージ５の内面の
底部であり、６はパッケージ内部を密封する蓋である。
底部であり、６はパッケージ内部を密封する蓋である。
従来の半導体チップ搭載用のマイクロ波回路用パッケー
ジでは、第４図，第５図及び第６図に示すように、例え
ば導体部1aに４個の外部端子１が接続され、かつ導体部
1aは誘電体２を介してパッケージ５内に圧入されてお
り、また内部接続端子３は絶縁体４によりパッケージ５
から絶縁された構造となっている。
ジでは、第４図，第５図及び第６図に示すように、例え
ば導体部1aに４個の外部端子１が接続され、かつ導体部
1aは誘電体２を介してパッケージ５内に圧入されてお
り、また内部接続端子３は絶縁体４によりパッケージ５
から絶縁された構造となっている。
さらにパッケージ５において、マイクロ波回路用として
用いられる図示しない集積基板の回路部分と半導体チッ
プ，導体部及び内部接続端子の突出部との間は例えば金
ワイヤにより接続し、更に蓋６にて密封することにより
完成体としている。しかし第５図に示すように、ワイヤ
ボンデング作業時にワイヤボンデングのキャピラリの先
端がパッケージの底面に当りワイヤボンデング作業が出
来なくなることのないように、内部接続端子３の突出部
3aをパッケージ５の底部5aから突出した形状としてい
る。
用いられる図示しない集積基板の回路部分と半導体チッ
プ，導体部及び内部接続端子の突出部との間は例えば金
ワイヤにより接続し、更に蓋６にて密封することにより
完成体としている。しかし第５図に示すように、ワイヤ
ボンデング作業時にワイヤボンデングのキャピラリの先
端がパッケージの底面に当りワイヤボンデング作業が出
来なくなることのないように、内部接続端子３の突出部
3aをパッケージ５の底部5aから突出した形状としてい
る。
このために、パッケージ内部における集積基板の実装領
域は第６図の実装領域の如く、４つの内部接続端子に
制限された領域になる。
域は第６図の実装領域の如く、４つの内部接続端子に
制限された領域になる。
従って、内部接続端子３が突出した構造であるため、内
部接続端子３が場合によって未使用の場合でも内部接続
端子３の上には集積基板は実装不可能であり、このため
集積基板の実装領域が制限されるという問題がある。
部接続端子３が場合によって未使用の場合でも内部接続
端子３の上には集積基板は実装不可能であり、このため
集積基板の実装領域が制限されるという問題がある。
本考案は、内部接続端子の上面まで集積基板の実装領域
を広くしたマイクロ波回路用パッケージを提供すること
を目的とする。
を広くしたマイクロ波回路用パッケージを提供すること
を目的とする。
〔課題を解決するための手段〕 上記目的は本考案により、パッケージ（５）の底部の実
装面上に、チップ形状の半導体素子（８）と、この半導
体素子を挟んで両側に集積基板（７）が配置され、 またパッケージの周辺部におけるマイクロ波信号の入出
力端子となる複数の導体部（1a）には外部端子（１）が
接続されるマイクロ波回路用パッケージにおいて、 パッケージ（５）の下方から実装面を含むパッケージの
底部を貫通する複数の内部接続端子（３）の少なくとも
一部の突出部（3a）はパッケージの実装面より低く配置
され、かつ内部接続端子の突出部の周囲のパッケージ底
部には切欠部（5b）が設けられていることを特徴とする
マイクロ波回路用パッケージによって達成される。
装面上に、チップ形状の半導体素子（８）と、この半導
体素子を挟んで両側に集積基板（７）が配置され、 またパッケージの周辺部におけるマイクロ波信号の入出
力端子となる複数の導体部（1a）には外部端子（１）が
接続されるマイクロ波回路用パッケージにおいて、 パッケージ（５）の下方から実装面を含むパッケージの
底部を貫通する複数の内部接続端子（３）の少なくとも
一部の突出部（3a）はパッケージの実装面より低く配置
され、かつ内部接続端子の突出部の周囲のパッケージ底
部には切欠部（5b）が設けられていることを特徴とする
マイクロ波回路用パッケージによって達成される。
本考案では第１図，第２図に示した構成をとり、内部接
続端子３の一方側の突出部3aをパッケージ５の底部5aよ
り低くし、さらに突出部3aの周囲のパッケージ５の部分
に切欠部5bを設けている。
続端子３の一方側の突出部3aをパッケージ５の底部5aよ
り低くし、さらに突出部3aの周囲のパッケージ５の部分
に切欠部5bを設けている。
従って、内部接続端子３の上面領域を集積基板７の実装
可能領域にしてのワイヤボンデングができ、集積基板７
の実装領域をパッケージ内の全領域にまで拡げることが
可能となる。
可能領域にしてのワイヤボンデングができ、集積基板７
の実装領域をパッケージ内の全領域にまで拡げることが
可能となる。
第１図は本考案でのマイクロ波用パッケージの構造例の
内部平面図、第２図は第１図のイ−イ断面図、第３図は
第１図における集積基板の実装可能領域を示す図であ
る。
内部平面図、第２図は第１図のイ−イ断面図、第３図は
第１図における集積基板の実装可能領域を示す図であ
る。
図中の１〜６は第４図〜第６図の従来例と同一の構成で
あり、１は外部端子、1aは導体部、２は誘電体、３は内
部接続端子、3aは突出部、４は絶縁体、５はパッケー
ジ、5aは底部、６は蓋である。また７は例えば誘電体材
であるセラミック板よりなる集積基板、８はパッケージ
５の実装面上に配置された半導体チップであり、７は半
導体チップを挟んで両側に配置された集積基板である。
９は回路接続用の金ワイヤであり、なお5bはパッケージ
５に設けた切欠部である。
あり、１は外部端子、1aは導体部、２は誘電体、３は内
部接続端子、3aは突出部、４は絶縁体、５はパッケー
ジ、5aは底部、６は蓋である。また７は例えば誘電体材
であるセラミック板よりなる集積基板、８はパッケージ
５の実装面上に配置された半導体チップであり、７は半
導体チップを挟んで両側に配置された集積基板である。
９は回路接続用の金ワイヤであり、なお5bはパッケージ
５に設けた切欠部である。
本考案の半導体チップ搭載用のマイクロ波回路用パッケ
ージは第４図乃至第６図に示した従来例と同様に第１
図，第２図及び第３図に示す構造をとり、それぞれの外
部端子１を導体部1aに接続し、かつ導体部1aを誘電体２
を介してパッケージ５に圧入した構造としている。
ージは第４図乃至第６図に示した従来例と同様に第１
図，第２図及び第３図に示す構造をとり、それぞれの外
部端子１を導体部1aに接続し、かつ導体部1aを誘電体２
を介してパッケージ５に圧入した構造としている。
また内部接続端子３は絶縁体４でパッケージ５から絶縁
され、マイクロ波回路用素子である半導体チップ８と同
様にパッケージの実装面上に配置された集積基板７との
間は例えば金ワイヤ９により接続され、更に蓋６で密封
されて完成体となっている。
され、マイクロ波回路用素子である半導体チップ８と同
様にパッケージの実装面上に配置された集積基板７との
間は例えば金ワイヤ９により接続され、更に蓋６で密封
されて完成体となっている。
なお第２図に詳細に示すように、絶縁体４を介して設け
た内部接続端子３の突出部3aがパッケージ５の底部5a面
の実装面より低い位置にあるようになし、更にワイヤボ
ンデング作業時にワイヤボンダのキャピラリの先端がパ
ッケージの底面に当たることなくボンデング作業が出来
るように、絶縁体４の周囲のパッケージ５の部分に切欠
部5bを設けた構造とし、これにより金ワイヤ９のワイヤ
ボンデング作業時にワイヤボンダのキャピラリの先端が
パッケージの底面に当たることがなくなる。
た内部接続端子３の突出部3aがパッケージ５の底部5a面
の実装面より低い位置にあるようになし、更にワイヤボ
ンデング作業時にワイヤボンダのキャピラリの先端がパ
ッケージの底面に当たることなくボンデング作業が出来
るように、絶縁体４の周囲のパッケージ５の部分に切欠
部5bを設けた構造とし、これにより金ワイヤ９のワイヤ
ボンデング作業時にワイヤボンダのキャピラリの先端が
パッケージの底面に当たることがなくなる。
この結果、パッケージ内部の集積基板７の実装領域は、
第３図の実装領域に示す如く４つの内部接続端子に制
限させれることなく、かつ内部接続端子３の上部まで広
げることがきるようになり、従ってパッケージ５の内部
の全領域を集積基板７の実装領域にすることができる。
第３図の実装領域に示す如く４つの内部接続端子に制
限させれることなく、かつ内部接続端子３の上部まで広
げることがきるようになり、従ってパッケージ５の内部
の全領域を集積基板７の実装領域にすることができる。
以上の説明から明らかなように本考案によれば、内部接
続端子の上に集積基板を実装することのできる構造にし
ているため、広い面積を有した集積基板による整合回路
が構成でき、従ってマイクロ波回路の広帯域化が可能と
なる。
続端子の上に集積基板を実装することのできる構造にし
ているため、広い面積を有した集積基板による整合回路
が構成でき、従ってマイクロ波回路の広帯域化が可能と
なる。
第１図〜第３図は本考案での実施例としてのマイクロ波
パッケージの平面図，断面図及び実装領域を示す図、 第４図〜第６図は従来例のマイクロ波パッケージの平面
図，断面図及び実装領域を示す図、 である。 図において、 １は外部端子、３は内部接続端子、3aは突出部、５はパ
ッケージ、5bは切欠部、７は集積基板、８は半導体チッ
プ、９は金ワイヤ、 を示す。
パッケージの平面図，断面図及び実装領域を示す図、 第４図〜第６図は従来例のマイクロ波パッケージの平面
図，断面図及び実装領域を示す図、 である。 図において、 １は外部端子、３は内部接続端子、3aは突出部、５はパ
ッケージ、5bは切欠部、７は集積基板、８は半導体チッ
プ、９は金ワイヤ、 を示す。
Claims (1)
- 【請求項１】パッケージ（５）の底部の実装面上に、チ
ップ形状の半導体素子（８）と、この半導体素子を挟ん
で両側に集積基板（７）が配置され、 またパッケージの周辺部におけるマイクロ波信号の入出
力端子となる複数の導体部（1a）には外部端子（１）が
接続されるマイクロ波回路用パッケージにおいて、 パッケージ（５）の下方から実装面を含むパッケージの
底部を貫通する複数の内部接続端子（３）の少なくとも
一部の突出部（3a）はパッケージの実装面より低く配置
され、かつ内部接続端子の突出部の周囲のパッケージ底
部には切欠部（5b）が設けられていることを特徴とする
マイクロ波回路用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989128736U JPH0719148Y2 (ja) | 1989-11-01 | 1989-11-01 | マイクロ波回路用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989128736U JPH0719148Y2 (ja) | 1989-11-01 | 1989-11-01 | マイクロ波回路用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0367430U JPH0367430U (ja) | 1991-07-01 |
| JPH0719148Y2 true JPH0719148Y2 (ja) | 1995-05-01 |
Family
ID=31676422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989128736U Expired - Lifetime JPH0719148Y2 (ja) | 1989-11-01 | 1989-11-01 | マイクロ波回路用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719148Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008026568A (ja) * | 2006-07-20 | 2008-02-07 | Olympus Corp | 光学顕微鏡 |
-
1989
- 1989-11-01 JP JP1989128736U patent/JPH0719148Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0367430U (ja) | 1991-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1056129A (ja) | 積層型ボトムリード半導体パッケージ | |
| US6046501A (en) | RF-driven semiconductor device | |
| JP2938344B2 (ja) | 半導体装置 | |
| JP2003007910A (ja) | 半導体装置 | |
| JPH0719148Y2 (ja) | マイクロ波回路用パッケージ | |
| JP2538072B2 (ja) | 半導体装置 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JP2920066B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH0226243U (ja) | ||
| JPH05251513A (ja) | 半導体装置 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JP2514430Y2 (ja) | ハイブリッドｉｃ | |
| JPH06260857A (ja) | 半導体装置 | |
| JPS5861652A (ja) | 半導体装置 | |
| JPS6327859B2 (ja) | ||
| JPH02180055A (ja) | 半導体装置のパッケージ | |
| JPH05304187A (ja) | フィルムキャリア | |
| JPH05283552A (ja) | 高周波半導体装置 | |
| JPS61153374U (ja) | ||
| JPH03185902A (ja) | 半導体装置 | |
| JPS604592B2 (ja) | 超高周波高出力半導体装置 | |
| JPS6269523A (ja) | トランジスタ装置 | |
| JPH01108751A (ja) | 集積回路装置 | |
| JPH08181241A (ja) | チップキャリア及びこのチップキャリアを用いた半導体装置 |