JPH0712696B2 - Lead forming method for partial glaze type thermal head - Google Patents
Lead forming method for partial glaze type thermal headInfo
- Publication number
- JPH0712696B2 JPH0712696B2 JP62264585A JP26458587A JPH0712696B2 JP H0712696 B2 JPH0712696 B2 JP H0712696B2 JP 62264585 A JP62264585 A JP 62264585A JP 26458587 A JP26458587 A JP 26458587A JP H0712696 B2 JPH0712696 B2 JP H0712696B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thermal head
- lead
- ceramic substrate
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 35
- 239000000919 ceramic Substances 0.000 claims description 31
- 238000000059 patterning Methods 0.000 claims description 10
- 238000001459 lithography Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- 239000004020 conductor Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 9
- 230000018109 developmental process Effects 0.000 description 6
- 238000006552 photochemical reaction Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 <産業上の利用分野> 本発明はファクシミリやプリンタ等の印字装置として使
用されるサーマルヘッドのリード形成方法に係り、特に
部分グレーズ型サーマルヘッドのリード形成方法に関す
る。The present invention relates to a lead forming method for a thermal head used as a printing apparatus such as a facsimile or a printer, and more particularly to a lead forming method for a partial glaze type thermal head.
<従来の技術> サーマルヘッドにはセラミック等の基板全面にグレーズ
層を設ける全面型グレーズ層のタイプと、ドット近傍に
のみグレーズ層を設ける部分グレーズ層のタイプの2種
類がある。<Prior Art> There are two types of thermal heads, a full-glaze layer type in which a glaze layer is provided on the entire surface of a substrate such as a ceramic, and a partial glaze layer type in which a glaze layer is provided only in the vicinity of dots.
サーマルヘッドにグレーズ層を設ける一般的理由は、ド
ットと基板間の熱伝導を遮断することによって印字の高
速化を図ること、グレーズ層の表面の平滑性によりリー
ド配線の微細化と薄膜化とを図るところにある。The general reason for providing the glaze layer on the thermal head is to speed up printing by blocking the heat conduction between the dots and the substrate, and to miniaturize and thin the lead wiring due to the smoothness of the glaze layer surface. There is a place to plan.
しかして、特に部分グレーズ層タイプのサーマルヘッド
が提案・実施されている理由は、前記理由に加えてドッ
トの近傍の下だけに円弧状表面を有するグレーズ層を設
け、結果としてドット部分が突出しており、感熱紙との
接触が極めてよいこと、および印字速度にあわせてグレ
ーズ層の厚さをコントロールし、ニジミの少ない効率よ
い特性を発揮させることにある。Therefore, the reason why the partial glaze layer type thermal head is particularly proposed and implemented is that, in addition to the above reason, a glaze layer having an arcuate surface is provided only under the vicinity of the dot, and as a result, the dot portion is projected. That is, the contact with the thermal paper is extremely good, and the thickness of the glaze layer is controlled according to the printing speed so that efficient characteristics with less blurring are exhibited.
以下の記述は部分グレーズ型サーマルヘッドについてで
ある。The following description is for a partial glaze type thermal head.
第4図は従来技術におけるリード形成方法の工程のフロ
ーチャートである。FIG. 4 is a flowchart of the steps of the lead forming method in the prior art.
所定個所にグレーズ層が形成された基板に抵抗体層、
導体層を積層した後、ホトレジスト層を前記導体層の上
に塗布する(第4図(a))。The resistor layer on the substrate with the glaze layer formed at a predetermined place,
After laminating the conductor layers, a photoresist layer is applied on the conductor layers (FIG. 4 (a)).
前記セラミック基板およびグレーズ層上に個別リード
およびコモンリードを形成するため、マスクを前記基板
の上に定置し、紫外線露光をおこなう(第4図(b))。In order to form individual leads and common leads on the ceramic substrate and the glaze layer, a mask is placed on the substrate and exposed to ultraviolet light (FIG. 4 (b)).
前記レジスト層のうち露光された部分を除去するた
め、現像を行う(第4図(c))。Development is performed to remove the exposed portion of the resist layer (FIG. 4 (c)).
レジスト層が除去された真下部分の導体層及び抵抗体
層を除去するためエッチングを行う。導体層および抵抗
体層を除去することにより、個別リードおよびコモンリ
ードがセラミック基板およびグレーズ層上に一度に形成
される(第4図(d))。Etching is performed to remove the conductor layer and the resistor layer directly below the resist layer. By removing the conductor layer and the resistor layer, the individual leads and the common leads are formed at once on the ceramic substrate and the glaze layer (FIG. 4 (d)).
<発明が解決しようとする問題点> 一般的には、グレーズ層表面とセラミック基板表面との
表面荒さが、グレーズ層では約0.01μRaセラミック基板
では約0.3μRaと大幅に異なっている。したがってセラ
ミック基板のほうがグレーズ層よりも実質的に表面面積
が広いため、前記エッチング工程におけるエッチングレ
ートは同一条件の下ではグレーズ層のほうがセラミック
基板よりも小さい傾向にある。このことからすれば、個
別リードまたはコモンリード形成の際に、グレーズ層に
対応したエッチングレートに設定することによりエッチ
ングの取り残しに原因するリード間のショートの虞れは
少ないといえる。<Problems to be Solved by the Invention> Generally, the surface roughness of the surface of the glaze layer and the surface of the ceramic substrate is significantly different from about 0.01 μRa in the glaze layer to about 0.3 μRa in the ceramic substrate. Therefore, since the ceramic substrate has a substantially larger surface area than the glaze layer, the etching rate in the etching step tends to be smaller in the glaze layer than in the ceramic substrate under the same conditions. From this, it can be said that when the individual lead or the common lead is formed, by setting the etching rate corresponding to the glaze layer, there is little risk of short-circuiting between the leads due to unetched portions.
しかしながら一方において、セラミック基板内部には微
細な気泡状の空隙部が多数存在しているのか普通であ
る。故にセラミック基板を鏡面研磨したとしても、その
表面には30〜150μ程度の凹凸が残っている。However, on the other hand, it is common that a large number of fine void-like voids exist inside the ceramic substrate. Therefore, even if the ceramic substrate is mirror-polished, irregularities of about 30 to 150 μm remain on the surface.
したがって、セラミック基板上に形成された抵抗体層、
導体層、ホトレジスト層のうち、ホトレジスト層は塗布
形成されるため、前記凹凸の部分においてその厚さが他
の個所と異なる傾向がある。特に凹んだ個所においては
ホトレジストの表面張力の関係上、その厚さが他に個所
に比べて厚くなる傾向がある。Therefore, the resistor layer formed on the ceramic substrate,
Since the photoresist layer of the conductor layer and the photoresist layer is formed by coating, the thickness of the uneven portion tends to be different from other portions. In particular, in the recessed portion, the thickness tends to be thicker than other portions due to the surface tension of the photoresist.
隣接するリードとリードとの間に前述のような凹んだ個
所があると、その部分には他の部分よりも厚くホトレジ
ストが塗布されることになる。この厚く塗布されたホト
レジストは露光並びに現像によって完全には除去できな
いため、エッチングにより分離されるはずのリード間の
分離が不完全となって、リード間でショートが起こるこ
とがあり、結果的にはサーマルヘッドの生産効率を低下
せしめる原因ともなる。If there is the above-mentioned recessed portion between the adjacent leads, the photoresist is applied to that portion thicker than the other portions. Since this thickly applied photoresist cannot be completely removed by exposure and development, the separation between the leads, which should be separated by etching, may be incomplete, resulting in a short circuit between the leads. It also causes a decrease in the production efficiency of the thermal head.
前記ホトレジストを完全に除去するためにはいわゆるオ
ーバ露光、オーバ現像のいずれかを行う必要があるが、
一方、サーマルヘッドの印字を鮮明にするためには、ド
ットは微細であってしかも相隣するドットはなるべく接
近しているほうがよい。そのためには、ドットに接続さ
れる部分のリードパターンの間隔は微細なものとなり、
そのような微細間隔を形成するには、前記オーバ露光、
オーバ現像のいずれかを行うと、ドットの部分の加工精
度は維持できなくなるという問題点がある。In order to completely remove the photoresist, it is necessary to perform either so-called overexposure or overdevelopment.
On the other hand, in order to make the printing of the thermal head clear, it is better that the dots are fine and the adjacent dots are as close as possible. For that purpose, the interval of the lead pattern connected to the dot becomes fine,
To form such fine intervals, the overexposure,
If any of the overdevelopment is performed, the processing accuracy of the dot portion cannot be maintained, which is a problem.
即ち、サーマルヘッドの印字部であるドット部近傍に高
精度でエッチングを施そうとすると、セラミック基板上
の凹部にあるホトレジストを完全に除去することができ
ない。また逆に、セラミック基板上の凹部にあるホトレ
ジストを完全に除去しようとすると、ドットに高精度の
エッチングを施すことができない。That is, if it is attempted to perform etching with high accuracy in the vicinity of the dot portion, which is the printed portion of the thermal head, the photoresist in the concave portion on the ceramic substrate cannot be completely removed. On the contrary, if the photoresist in the concave portion on the ceramic substrate is to be completely removed, the dots cannot be etched with high precision.
従って、両者をともに満足させることができるような露
光、現像又はエッチングを施すことは非常に困難なもの
であるため、サーマルヘッドの歩留りを向上させること
ができないのである。Therefore, it is very difficult to perform exposure, development, or etching that can satisfy both of them, so that the yield of the thermal head cannot be improved.
本発明は上記事情に鑑みて創案されたもので、セラミッ
ク基板の表面の凹凸に左右されることなく、歩留りがよ
くまた高精度のドット部近傍パリーンを形成できるサー
マルヘッドのリード形成方法を提供することを目的とし
ている。The present invention has been made in view of the above circumstances, and provides a lead forming method for a thermal head, which can form a highly accurate and near-dot dot parine without being influenced by irregularities on the surface of the ceramic substrate. Is intended.
<問題点を解決するための手段> この発明に係る部分グレーズ型サーマルヘッドのリード
形成方法は、部分グレーズが形成されたセラミック基板
上にリソグラフィ技術により、リードパターンを形成す
るサーマルヘッドのリード形成方法において、セラミッ
ク基板上のリード部分のみのレジストパターニングを行
う第1の工程と、上記リード部分のレジストパターニン
グを重ねて行うとともにグレーズ層上のドット接続部の
レジストパターニングを行う第2の工程とを含んでい
る。<Means for Solving Problems> A method for forming leads of a partial glaze type thermal head according to the present invention is a method for forming leads of a thermal head in which a lead pattern is formed on a ceramic substrate on which partial glazes are formed by a lithography technique. In the first step, a first step of performing resist patterning only on the lead portion on the ceramic substrate and a second step of performing resist patterning on the lead portion in a superimposed manner and performing resist patterning on the dot connection portion on the glaze layer. I'm out.
<実施例> 第1図は本発明に係る部分グレーズ型サーマルヘッドの
リード形成方法の工程図および概略平面図を示す。第2
図は本発明に使用するマスクの概略平面図を、第3図は
ドットが形成されたサーマルヘッドの部分的概略斜視図
を示す。以下、図面を参照して本発明の実施例を説明す
る。<Example> FIG. 1 shows a process drawing and a schematic plan view of a lead forming method of a partial glaze type thermal head according to the present invention. Second
FIG. 3 is a schematic plan view of a mask used in the present invention, and FIG. 3 is a partial schematic perspective view of a thermal head on which dots are formed. Embodiments of the present invention will be described below with reference to the drawings.
所定個所にグレーズ層20が形成されたセラミック基板
全面に抵抗層が形成される。この抵抗層は例えばTaSiや
TaN等の薄膜抵抗材料を蒸着或いはスパッタリング等の
手段で形成される。ついで前記抵抗層の上に導体層を形
成する。この導体層は例えばAu、Cu、アルミニュウム等
であり、前記と同様の手段で形成される。前記導体層の
上にポジ型ホトレジスト層50を塗布した後、ベーキング
炉内にてソフトベークする。A resistance layer is formed on the entire surface of the ceramic substrate having the glaze layer 20 formed at a predetermined position. This resistance layer is made of TaSi or
A thin film resistance material such as TaN is formed by means such as vapor deposition or sputtering. Then, a conductor layer is formed on the resistance layer. This conductor layer is, for example, Au, Cu, aluminum or the like, and is formed by the same means as described above. After applying the positive photoresist layer 50 on the conductor layer, soft baking is performed in a baking oven.
ここでホトレジスト層50を塗布した場合、セラミック基
板10表面に存在する凹部11の上には、その表面張力の関
係上、ホトレジスト層50が他の場所に比して厚い状態で
塗布されることになる(第1図(a))。Here, when the photoresist layer 50 is applied, the photoresist layer 50 is applied on the concave portion 11 existing on the surface of the ceramic substrate 10 in a thick state as compared with other places because of its surface tension. (Fig. 1 (a)).
ホトレジスト50が塗布されたセラミック基板10に個別
リードおよびコモンリードを形成するため、第2図(a)
に示す如きマスク60を重ねて第1回の紫外線露光を行
う。このマスク60は個別リード411、コモンリード412お
よびグレーズ層20をカバーするパターン601は遮光部
(斜線で示す)で、その他のパターン602は透孔であ
る。即ち、このマスク60はグレーズ層20を除いたセラミ
ック基板10をパターニングするようになっている。この
状態にて紫外線露光を行うと、パターン602に対応する
部分が感光され、感光されたこの部分のホトレジスト層
50のみが光化学反応を起こし、潜像が形成される(第1
図(b))。As shown in FIG. 2 (a), individual and common leads are formed on the ceramic substrate 10 coated with the photoresist 50.
The mask 60 as shown in FIG. In this mask 60, a pattern 601 covering the individual leads 411, the common leads 412 and the glaze layer 20 is a light shielding part (shown by diagonal lines), and the other patterns 602 are through holes. That is, the mask 60 is adapted to pattern the ceramic substrate 10 excluding the glaze layer 20. When ultraviolet exposure is performed in this state, the portion corresponding to the pattern 602 is exposed, and the exposed photoresist layer in this portion
Only 50 undergo a photochemical reaction to form a latent image (first
(Figure (b)).
前記第1回の紫外線露光を受けたセラミック基板10を
例えばアルカリ水溶液等を用いて現像する(第1図
(c))。この現像により第1図(g)に示すように、前記光
化学反応を起こした領域のホトレジスト層50は除去さ
れ、導体層40が露出しており、その他の領域(斜線で示
す)は将来個別リード411およびコモンリード412となる
領域(この領域を(411)、(412)で示す)、またはド
ットとなる領域のホトレジスト層50は除去されていな
い。The ceramic substrate 10 that has been exposed to the first ultraviolet ray is developed using, for example, an alkaline aqueous solution (see FIG. 1).
(c)). As a result of this development, as shown in FIG. 1 (g), the photoresist layer 50 in the region where the photochemical reaction has occurred is removed, the conductor layer 40 is exposed, and the other region (indicated by diagonal lines) is used for individual lead in the future. The photoresist layer 50 in the regions to be the 411 and the common leads 412 (the regions are shown by (411) and (412)) or the regions to be the dots is not removed.
ただしこの場合、セラミック基板10の表面には凹部11が
リードの絶縁分離帯を跨ぐ位置にあり(斜線で示してい
る)、したがって凹部11には予め厚い層のホトレジスト
層があるので、前記第1回の紫外線露光では充分には除
去できず残っていることがある。However, in this case, since the concave portion 11 is located on the surface of the ceramic substrate 10 at a position where it crosses the insulating isolation band of the lead (shown by hatching), and therefore the concave portion 11 has a thick photoresist layer in advance, In some cases, it may not be removed sufficiently by the ultraviolet light exposure once, and may remain.
以上の〜の工程がセラミック基板10のリード部分の
レジストパターニングを行う第1の工程である。The above steps 1 to 4 are the first steps for performing resist patterning on the lead portion of the ceramic substrate 10.
次ぎに第2回の紫外線露光を行う(第1図(d))。こ
の露光にあたっては、第2図(b)にしめすマスク61が使
用される。このマスク61は前記マスク60と略同様であ
る。即ち、第2図(b)においてパターン602′は透孔であ
り、その他のパターンは遮光部になっている。ただし、
個別リード411間の絶縁分離帯の先端603′(この先端は
グレーズ層20に掛かっている)が凸字形状になっている
こと、コモンリード412の先端604′(この先端はグレー
ズ層20に掛かっている)は前記先端603′に対応した位
置で図面上左横向きの凸字形状の透孔になっている。そ
してセラミック基板上の前記絶縁分離帯の幅W′はマス
ク60のそれよりも若干幅広であるかまたは等しいものと
する。Next, the second UV exposure is performed (Fig. 1 (d)). For this exposure, the mask 61 shown in FIG. 2 (b) is used. The mask 61 is substantially the same as the mask 60. That is, in FIG. 2 (b), the pattern 602 'is a through hole, and the other patterns are light shielding parts. However,
The tip 603 'of the insulating separation band between the individual leads 411 (this tip is hung on the glaze layer 20) has a convex shape, and the tip 604' of the common lead 412 (this tip is hung on the glaze layer 20). Is a convex through hole that is laterally leftward in the drawing at a position corresponding to the tip 603 '. The width W'of the insulating separation band on the ceramic substrate is slightly wider than or equal to that of the mask 60.
前記セラミック基板10を現像する(第1図(e))。こ
の現像により前記取り残した凹部11のホトレジスト層は
第2回目の露光で光化学反応を起こしているので完全に
除去される。それとともに、グレーズ層20位置にはドッ
ト部近傍パターン421と422が形成される(第1図
(h))。ドット部近傍パターン421と422はその表面が非
常に滑らかなグレーズ層上に形成されるため、上記した
ようなホトレジスト層の厚さの不均一による不都合は生
じない。The ceramic substrate 10 is developed (FIG. 1 (e)). As a result of this development, the photoresist layer in the recess 11 left behind is completely removed because it has undergone a photochemical reaction in the second exposure. At the same time, dot portion neighborhood patterns 421 and 422 are formed at the position of the glaze layer 20 (see FIG. 1).
(h)). Since the dot portion vicinity patterns 421 and 422 are formed on the glaze layer having a very smooth surface, the above-mentioned inconvenience due to the uneven thickness of the photoresist layer does not occur.
以上との工程はリード部分のレジストパターニング
を重ねて行うとともに、グレーズ層上のドット部近傍パ
ターンのレジストパターニングを行う第2の工程に相当
する。The above steps correspond to the second step of performing the resist patterning of the lead portion one after another and the resist patterning of the dot portion vicinity pattern on the glaze layer.
の後、このセラミック基板10をエッチングする(第
1図(f))。これにより前記第1の工程と第2の工程に
より除去されたホトレジスト層50の真下部分にあたる導
体層40および抵抗体層30がエッチングされてセラミック
基板10の表面が露出する。しかも前述のように、凹部11
も完全にレジスト層が除去されているため、このエッチ
ング工程でその部分の導体層40および抵抗体層30は完全
にエッチングされることとなる。After that, the ceramic substrate 10 is etched (FIG. 1 (f)). As a result, the conductor layer 40 and the resistor layer 30 which are directly below the photoresist layer 50 removed by the first and second steps are etched to expose the surface of the ceramic substrate 10. Moreover, as described above, the recess 11
However, since the resist layer is completely removed, the conductor layer 40 and the resistor layer 30 in that portion are completely etched in this etching step.
かくして個別リード411、コモンリード412およびドット
部近傍パターン421と422が形成される。Thus, the individual leads 411, the common leads 412 and the dot portion vicinity patterns 421 and 422 are formed.
このようにして個別リードおよびコモンリードのパター
ンが形成されたセラミック基板10に再びホトレジストを
塗布して、ドット31に対応した透孔パターンを有するマ
スク(図示省略)を重ねて露光、現像工程を行い、さら
に導体層40のみを除去することができる選択的エッチン
グを行うことにより、ドット31に対応する抵抗体層30を
導体層40表面に露出させて、第3図に示すようなサーマ
ルヘッドパターンを製造する。Photoresist is again applied to the ceramic substrate 10 on which the individual lead and common lead patterns are formed in this manner, and a mask (not shown) having a through-hole pattern corresponding to the dots 31 is overlaid for exposure and development steps. By further performing selective etching capable of removing only the conductor layer 40, the resistor layer 30 corresponding to the dots 31 is exposed on the surface of the conductor layer 40, and a thermal head pattern as shown in FIG. 3 is formed. To manufacture.
なお、上記した実施例においてはホトレジストをポジタ
イプのものとして説明したが、ネガタイプのホトレジス
トでも使用するマスクの開口パターンを前述のものと逆
にすることによって上記実施例と同様のものを得ること
ができる。It should be noted that, in the above-mentioned embodiments, the photoresist is described as a positive type, but the same pattern as the above embodiment can be obtained by reversing the opening pattern of the mask used also in the negative type photoresist. .
また前記凹字形状のパターン603′および604′は必ずし
も必要ではない。The concave patterns 603 'and 604' are not always necessary.
<発明の効果> 本発明に係る部分グレーズ型サーマルヘッドのリード形
成方法によると、高精度の形成加工を要求されるドット
近傍リードの形成と、端面基板上にリードのエッチング
を同時に行うことができるため、高精度のリードのパタ
ーニングを行うことができる。またさらに、セラミック
基板の凹部に厚く塗布されたホトレジストを完全に除去
することができる。従って、サーマルヘッドの歩留りを
従来の方法によるものよりも向上させることができる。<Advantages of the Invention> According to the lead forming method of the partial glaze type thermal head according to the present invention, it is possible to simultaneously form the lead in the vicinity of the dot which requires a highly precise forming process and to etch the lead on the end face substrate. Therefore, highly accurate lead patterning can be performed. Furthermore, the photoresist thickly applied to the concave portion of the ceramic substrate can be completely removed. Therefore, the yield of the thermal head can be improved as compared with the conventional method.
第1図は本発明に係るリード形成方法の工程図、第2図
は本発明に用いられるマスクの概略平面図、第3図は本
発明によってパターンが形成された後にドットが形成さ
れたサーマルヘッドの部分的概略斜視図、第4図は従来
のリード形成方法の工程図である。 10……セラミック基板、20……グレーズ層、30……抵抗
体層、31……ドット、40……導体層、411……個別リー
ド、412……コモンリード、50……ホトレジスト。FIG. 1 is a process diagram of a lead forming method according to the present invention, FIG. 2 is a schematic plan view of a mask used in the present invention, and FIG. 3 is a thermal head in which dots are formed after a pattern is formed by the present invention. 4 is a partial schematic perspective view, and FIG. 4 is a process drawing of a conventional lead forming method. 10 …… ceramic substrate, 20 …… glaze layer, 30 …… resistor layer, 31 …… dot, 40 …… conductor layer, 411 …… individual lead, 412 …… common lead, 50 …… photoresist.
Claims (1)
上にリソグラフィ技術により、リードパターンを形成す
るサーマルヘッドのリード形成方法において、セラミッ
ク基板上のリード部分のみのレジストパターニングを行
う第1の工程と、上記リード部分のレジストパターニン
グを重ねて行うとともにグレーズ層上のリード部分のレ
ジストパターニングを行う第2の工程とを含むことを特
徴とする部分グレーズ型サーマルヘッドのリード形成方
法。1. In a lead forming method of a thermal head for forming a lead pattern on a ceramic substrate on which a partial glaze is formed by a lithography technique, a first step of performing resist patterning only on the lead portion on the ceramic substrate, And a second step of performing resist patterning of the lead portion in a repeated manner and resist patterning of the lead portion on the glaze layer.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62264585A JPH0712696B2 (en) | 1987-10-19 | 1987-10-19 | Lead forming method for partial glaze type thermal head |
EP87311347A EP0273700B1 (en) | 1986-12-25 | 1987-12-23 | Process for producing a medical vinyl chloride resin material |
DE8787311347T DE3777128D1 (en) | 1986-12-25 | 1987-12-23 | METHOD FOR PRODUCING A MEDICAL VINYL CHLORIDE RESIN MATERIAL. |
US07/138,115 US4869909A (en) | 1986-12-25 | 1987-12-28 | Process for producing a medical vinyl chloride resin material |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62264585A JPH0712696B2 (en) | 1987-10-19 | 1987-10-19 | Lead forming method for partial glaze type thermal head |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01105758A JPH01105758A (en) | 1989-04-24 |
JPH0712696B2 true JPH0712696B2 (en) | 1995-02-15 |
Family
ID=17405338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62264585A Expired - Lifetime JPH0712696B2 (en) | 1986-12-25 | 1987-10-19 | Lead forming method for partial glaze type thermal head |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0712696B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4696506B2 (en) * | 2004-09-10 | 2011-06-08 | Tdk株式会社 | Thermal head, manufacturing method thereof, and printing apparatus using the same |
-
1987
- 1987-10-19 JP JP62264585A patent/JPH0712696B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01105758A (en) | 1989-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61171131A (en) | Formation of patterned conductive layer on semiconductor | |
JPS6154954A (en) | Thermal head and manufacture thereof | |
JPH0712696B2 (en) | Lead forming method for partial glaze type thermal head | |
JP3167198B2 (en) | Thermal print head and method of forming conductive pattern thereof | |
KR0147996B1 (en) | A method for planarization patterning onto a thin film head | |
JP4748864B2 (en) | Thermal head | |
JP3261145B2 (en) | Manufacturing method of thermal head | |
JPH04249164A (en) | Manufacture of thermal head | |
JP2001232839A (en) | Thermal head | |
JP2863283B2 (en) | Thermal head and method of manufacturing the same | |
JP3129912B2 (en) | Manufacturing method of thermal head | |
JPS6174863A (en) | Preparation of thermal head | |
JPS63168368A (en) | Manufacture of thermal head | |
JPS63262254A (en) | Manufacturing method of thin film thermal head | |
JPS60119791A (en) | Method of producing smoothing circuit board | |
JPS6362746A (en) | Preparation of thermal head | |
JPS60207336A (en) | Exposure for photoetching | |
JPS61187294A (en) | Formation conductive pattern | |
JPS61137345A (en) | Manufacture of semiconductor device | |
JPH07202425A (en) | Production of mulrilayer wiring board | |
JPH03203239A (en) | Manufacturing method of semiconductor device | |
JPH10250250A (en) | Manufacture of intaglio | |
JPH04243130A (en) | Etching treatment method | |
JPH03143642A (en) | Manufacture of thermal head | |
JPH0577466A (en) | Production of thermal head |