[go: up one dir, main page]

JPH06230034A - Probe base plate and manufacture thereof - Google Patents

Probe base plate and manufacture thereof

Info

Publication number
JPH06230034A
JPH06230034A JP4192593A JP4192593A JPH06230034A JP H06230034 A JPH06230034 A JP H06230034A JP 4192593 A JP4192593 A JP 4192593A JP 4192593 A JP4192593 A JP 4192593A JP H06230034 A JPH06230034 A JP H06230034A
Authority
JP
Japan
Prior art keywords
film
wiring
inspected
layer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4192593A
Other languages
Japanese (ja)
Inventor
Toshikazu Yoshimizu
敏和 吉水
Tetsushi Hikawa
哲士 肥川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP4192593A priority Critical patent/JPH06230034A/en
Publication of JPH06230034A publication Critical patent/JPH06230034A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To provide a probe base plate to lead a signal from a semiconductor test device to an object to be inspected and manufacturing method therefor. CONSTITUTION:Wiring layers 1b1, 1b2 are formed on the surface of one side of a base film 1a so as to have a required pattern, bump electrodes 1d2, 1d3 are formed in the position in response to the electrode pad of an object to be inspected in the vicinity of one-sided ends of the wiring layers, and bump electrodes 1d1, 1d4 for electrically exchanging signals between a semiconductor test device and themselves are formed in the vicinity of the other ends of the wiring layers. A wiring film 1 completed by such processes is fitted to a base material 2 so as to complete a probe base plate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、プローブ基板および
その製造方法に関し、特に半導体チップをウエハ状態で
テストをする際やチップに切り出した状態でその電気的
なテストする場合、さらには複数のベアチップを同一の
ベース基板に搭載してなるマルチチップモジュールのベ
ース基板(このベース基板も半導体製造プロセスと同様
のプロセスで製造されるので、広義の半導体装置と言え
る)の電気的なテストを行う際に、半導体テスト装置と
上記のような被試験対象との電気的な接触を行うプロー
ブ基板およびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe substrate and a method for manufacturing the same, and particularly to a plurality of bare chips when a semiconductor chip is tested in a wafer state or when the semiconductor chip is cut into chips to be electrically tested. When performing an electrical test on the base substrate of a multi-chip module in which are mounted on the same base substrate (this base substrate is also manufactured in the same process as the semiconductor manufacturing process, so it can be said that it is a semiconductor device in a broad sense). The present invention relates to a probe substrate for making electrical contact between a semiconductor test device and an object to be tested as described above, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】従来、この種の装置として図3に示すも
のがあった。この図3はプローブカードと呼ばれるもの
で、被検査対象である半導体チップ,半導体チップが作
りこまれた半導体ウエハ,マルチチップモジュールのベ
ース基板等と電気的な信号のやりとりを行うことによっ
てその良否を判定する半導体テスト装置のプローブヘッ
ドに取り付けられ、被検査対象の電極パッドと電気的な
接触を行うものである。
2. Description of the Related Art Conventionally, an apparatus of this type has been shown in FIG. This FIG. 3 is called a probe card, and its quality is checked by exchanging electrical signals with a semiconductor chip to be inspected, a semiconductor wafer on which a semiconductor chip is built, a base substrate of a multi-chip module, and the like. It is attached to a probe head of a semiconductor test device to be judged and makes electrical contact with an electrode pad to be inspected.

【0003】図において、101は半導体テスト装置の
プローブヘッドに取り付けられるプローブカード本体、
101aはその開口部、102はこのプローブカード本
体101に複数植設され、被検査対象のパッドに直接接
触するピンである。
In the figure, 101 is a probe card body attached to a probe head of a semiconductor test apparatus,
Reference numeral 101a denotes an opening thereof, and reference numeral 102 denotes a pin which is plurally implanted in the probe card main body 101 and which directly contacts a pad to be inspected.

【0004】このプローブカードは、ミニコン等で構成
される半導体テスト装置の本体において発生されたテス
トパターンをそのピン102を介して被検査対象の電極
パッドに流し込み、この被検査対象が出力した応答信号
をピン102を介して半導体テスト装置に伝達する。半
導体テスト装置本体ではこの被検査対象からの応答信号
を、その内部に対して蓄積してある期待値と比較し、こ
れが一致するか否かを検出し、一致していればこれを良
品であると判定し、不一致であればこれを不良品である
と判定する。
In this probe card, a test pattern generated in the main body of a semiconductor test device composed of a minicomputer or the like is poured into an electrode pad of a test object through its pin 102, and a response signal output from the test object. Is transmitted to the semiconductor test device via the pin 102. The main body of the semiconductor test device compares the response signal from the object to be inspected with the expected value stored inside, detects whether or not it matches, and if they match, this is a good product. If they do not match, this is determined to be a defective product.

【0005】[0005]

【発明が解決しようとする課題】従来のプローブカード
は以上のように構成されており、そのピンのプローブカ
ード本体への取り付けは人手作業に依存するため、例え
ば200ピンのものであると百万円台の価格が提示され
ており、装置が大変高価になるという問題があった。ま
た、近年、半導体集積回路の高性能化に伴ってパッド数
が激増し、これに伴ってピン数も多ピン化する必要に迫
られているが、プローブカードではプローブピッチに制
限があるため、そのピッチは80μm位が限界と言われ
ている。このためそのピン数も500ピン程度が限界と
言われており、この場合、その価格は数百万円にもなる
と言われている。
The conventional probe card is constructed as described above, and the attachment of the pins to the probe card body depends on manual work. The price is in the yen range, and there is a problem that the device becomes very expensive. In addition, in recent years, the number of pads has increased dramatically as the performance of semiconductor integrated circuits has increased, and it has become necessary to increase the number of pins accordingly, but probe cards have a limited probe pitch. It is said that the pitch is limited to about 80 μm. Therefore, it is said that the number of pins is about 500, and in this case, the price is said to be several million yen.

【0006】また、プローブカードはこのように高価で
あるにもかかわらず、それ自体が消耗品であり、被検査
対象との接触を繰り返すごとに磨耗するため、ある一定
の期間が過ぎるとこれを交換する必要が生じ、これがテ
ストコストに反映されて被検査対象の価格の上昇につな
がるという問題がある。
Although the probe card is expensive as described above, it is a consumable item and wears out after repeated contact with the object to be inspected. There is a problem that it is necessary to replace it, which is reflected in the test cost and leads to an increase in the price of the inspection target.

【0007】さらに、プローブカードを用いて実際にテ
スト作業を行なう際に、オーバードライブと称して、パ
ッドとの接触抵抗を低減するために一旦外力により加圧
してピンをパッドにくい込ませる作業を行うが、その
際、加圧のコントロールに失敗するとピンが塑性変形し
てしまい、元に戻らないということがよくある。また作
業者自身がピンに触れてしまい、これを破損するといっ
た事故もよく経験する。
Further, when actually performing a test work using a probe card, a work called "overdrive" is performed to press the pin once by an external force to make it difficult to insert the pad in order to reduce the contact resistance with the pad. However, at that time, if the control of pressurization fails, the pin is often plastically deformed and cannot be returned to its original state. Also, I often experience accidents where the worker touches the pin and breaks it.

【0008】この発明は、上記のような従来のものの問
題点を解決するためになされたもので、安価に構成で
き、テストコストの上昇を抑えることができるととも
に、取扱いの容易なプローブ基板およびその製造方法を
得ることを目的とする。
The present invention has been made in order to solve the problems of the conventional ones described above, and can be constructed at a low cost, can suppress an increase in test cost, and is easy to handle. The purpose is to obtain a manufacturing method.

【0009】[0009]

【課題を解決するための手段】この発明に係るプローブ
基板は、絶縁体から形成されたフィルム状基体と、この
フィルム状基体の一方の表面上に所要のパターンを有す
るように形成された配線層と、この配線層の一端付近の
被検査対象の電極パッドに対応する位置に形成された第
1の電極部材と、この配線層の他端付近に形成された半
導体テスト装置との間で電気的に信号のやりとりを行う
ための第2の電極部材とを有する配線フィルムと、その
上にこの配線フィルムが搭載される基材とでプローブ基
板を構成するようにしたものである。
A probe substrate according to the present invention is a film substrate formed of an insulator, and a wiring layer formed on one surface of the film substrate so as to have a desired pattern. And an electrical connection between a first electrode member formed at a position corresponding to an electrode pad to be inspected near one end of the wiring layer and a semiconductor test device formed near the other end of the wiring layer. The probe substrate is configured by a wiring film having a second electrode member for exchanging signals and a base material on which the wiring film is mounted.

【0010】また、この発明に係るプローブ基板の製造
方法は、絶縁体から形成されたフィルム状基体の一方の
表面上に所要のパターンを有するように配線層を形成
し、この配線層の一端付近の被検査対象の電極パッドに
対応する位置に第1の電極部材を形成するとともに、こ
の配線層の他端付近に半導体テスト装置との間で電気的
に信号のやりとりを行うための第2の電極部材を形成し
て配線フィルムを完成し、さらにこの配線フィルムを基
材上に取り付けてプローブ基板を完成するようにしたも
のである。
Further, in the method for manufacturing a probe substrate according to the present invention, a wiring layer is formed on one surface of a film-like substrate formed of an insulator so as to have a required pattern, and one end of this wiring layer is formed. Of the second electrode for electrically exchanging signals with the semiconductor test device in the vicinity of the other end of the wiring layer while forming the first electrode member at a position corresponding to the electrode pad to be inspected. An electrode member is formed to complete a wiring film, and this wiring film is attached on a base material to complete a probe substrate.

【0011】[0011]

【作用】この発明においては、上述のように配線フィル
ムとこれを搭載する基材とからプローブ基板を構成する
ようにしたので、半導体テスト装置から被検査対象に信
号を導くピンが不要となり、このピンの取付けに要する
人手作業が不要となる。また、この発明においては上述
のように、半導体を製造するのと同様のプロセスで配線
フィルムを完成し、これを基材上に取付けてプローブ基
板を完成するようにしたので、プローブ基板を実際に製
造できる方法が得られる。
According to the present invention, since the probe board is composed of the wiring film and the base material on which the wiring film is mounted as described above, the pin for guiding the signal from the semiconductor test device to the object to be inspected becomes unnecessary. Eliminates the need for manual work to install the pins. Further, in the present invention, as described above, the wiring film is completed by the same process as that for manufacturing the semiconductor, and the probe substrate is completed by attaching the wiring film on the base material. A method that can be produced is obtained.

【0012】[0012]

【実施例】【Example】

実施例1.以下、この発明の一実施例を図について説明
する。図1は、この発明の一実施例によるプローブ基板
を示す。図において、1はその表面に単層の配線が形成
された単層配線フィルムであり、これはベースフィルム
1a,配線層1b,保護層1cおよびバンプ電極1dか
ら構成されている。1aは金属配線層1bの支持体とな
るベースフィルムであり、これは例えばポリイミド,ポ
リエステル等の樹脂を材料として、例えば25μmの厚
みを有するように形成されている。また1bはこのベー
スフィルム上に所要のパターンを有するように形成され
た配線層であり、例えば銅,アルミニウム等をその材料
として、例えば3μmの厚みを有するように形成されて
いる。また1cはこの配線層1bを覆う保護層であり、
例えばポリイミド等をその材料として、例えば2〜10
μmの厚みを有するように形成されている。また、1d
は配線層1bの所要箇所に設けられたバンプ電極であ
り、例えば金,タングステン,半田等をその材料とする
ものであり、例えば20μm程度の高さを有するように
形成されている。なお、この配線フィルムはその表面に
多層の配線を形成してもよい。また、2はこのような構
成を有する単層配線フィルム1を取り付けるため基材で
あり、例えばアルミニウム,鉄等の金属やプラスチック
等をその材料とし、例えば1mm〜2mmの厚みを有す
るように形成されている。なお、このプローブ基板をプ
ローブヘッドにネジ止めして固定する場合には、この基
材2はこれを例えば5mmの厚さを有するように形成す
るとよい。そして、その中央部には、図中矢印で示した
方向に空気圧によりフィルム配線1に加圧を行なうため
に、開口部2aが設けられている。
Example 1. An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a probe substrate according to an embodiment of the present invention. In the figure, reference numeral 1 is a single-layer wiring film having a single-layer wiring formed on the surface thereof, which is composed of a base film 1a, a wiring layer 1b, a protective layer 1c, and bump electrodes 1d. Reference numeral 1a is a base film serving as a support for the metal wiring layer 1b, which is made of a resin such as polyimide or polyester and has a thickness of, for example, 25 μm. Reference numeral 1b is a wiring layer formed on the base film so as to have a desired pattern, and is formed to have a thickness of, for example, 3 μm by using copper, aluminum or the like as a material thereof. 1c is a protective layer that covers the wiring layer 1b,
For example, using polyimide or the like as the material, for example, 2 to 10
It is formed to have a thickness of μm. Also, 1d
Is a bump electrode provided at a required portion of the wiring layer 1b, and is made of, for example, gold, tungsten, solder or the like, and is formed to have a height of, for example, about 20 μm. The wiring film may have a multilayer wiring formed on its surface. Reference numeral 2 is a base material for attaching the single-layer wiring film 1 having such a structure, and is made of, for example, a metal such as aluminum or iron or plastic, and is formed to have a thickness of, for example, 1 mm to 2 mm. ing. When the probe substrate is screwed and fixed to the probe head, the base material 2 may be formed to have a thickness of 5 mm, for example. An opening 2a is provided in the center of the film wiring 1 to pressurize the film wiring 1 by air pressure in the direction indicated by the arrow in the figure.

【0013】次にその製造工程について図2を用いて説
明する。まず、ベースフィルム1a上に蒸着もしくはス
パッタリングにより配線層となるべき一層の金属層を全
面に形成する(図2(a) 参照)。次にこの金属層を写真
製版によりエッチングを行って所要のパターンを有する
配線層1b1,1b2を形成する(図2(b) 参照)。
Next, the manufacturing process will be described with reference to FIG. First, one metal layer to be a wiring layer is formed on the entire surface of the base film 1a by vapor deposition or sputtering (see FIG. 2 (a)). Next, this metal layer is etched by photolithography to form wiring layers 1b1 and 1b2 having a required pattern (see FIG. 2 (b)).

【0014】次に保護層となるべき層を全面に塗布する
ことにより形成し(図2(c) 参照)、この層においてバ
ンプ電極を形成すべき箇所にフォトリソグラフィーによ
り開口1c3〜1c6を形成し、保護層1c1,1c2
を形成する(図2(d) 参照)。そしてこの開口を形成し
たことによりこの開口部分では配線層の地肩が露出する
が、ここにメッキを行うことによりバンプ材料を析出さ
せることができ、これにより、バンプ電極1d1〜1d
4を形成することができる(図2(e) 参照)。以上の各
工程を実行することにより、単層配線フィルム1を形成
することができた。
Next, a layer to be a protective layer is formed by coating the entire surface (see FIG. 2 (c)), and openings 1c3 to 1c6 are formed by photolithography in the portions of the layer where bump electrodes are to be formed. , Protective layers 1c1, 1c2
Are formed (see FIG. 2 (d)). The formation of this opening exposes the ground shoulder of the wiring layer in this opening. However, the bump material can be deposited by plating thereover, whereby the bump electrodes 1d1 to 1d are formed.
4 can be formed (see FIG. 2 (e)). The single-layer wiring film 1 was able to be formed by performing the above each process.

【0015】次にこのようにして形成された単層配線フ
ィルム1を、その中央部に開口部2aを有する基材2と
Si系,エポキシ系,ポリイミド系のいずれかの接着
剤、もしくは低融点ガラスにより相互に接着することに
より、図1に相当するプローブ基板を完成する(図2
(f) 参照)。
Next, the single-layer wiring film 1 thus formed is bonded to a base material 2 having an opening 2a at its center and an adhesive of Si-based, epoxy-based or polyimide-based, or a low melting point. The probe substrate corresponding to FIG. 1 is completed by adhering each other with glass (see FIG. 2).
(See (f)).

【0016】次にこのプローブ基板を用いて被検査対象
の検査を行うには、図1の装置を半導体テスト装置のプ
ローブヘッドに取り付け、基材2の開口部2a直下に相
当するバンプ電極1d2,1d3が被検査対象のパッド
に相当する位置に来るようにその位置合わせを行い、例
えば500g/cm2 以上の空気圧で加圧することによ
り、被検査対象のパッドとこのプローブ基板のバンプ電
極との接触面を確実に接触させ、これにより被検査対象
のパッドとこのプローブ基板のバンプ電極との間の電気
的な接触抵抗を低減させる。そして、この状態で単層配
線フィルムの外側にあるバンプ電極1d1,1d4から
配線層1b1,1b2を経て内側のバンプ電極1d2,
1d3を介して被検査対象の側にテスト信号を送り、こ
の逆の経路で被検査対象の応答信号を取り出すことによ
り、半導体テスト装置は、被検査対象に対し確実にテス
ト信号を送り込むことができ、かつ、被検査対象からの
応答信号を精度よく得ることが可能となる。
Next, in order to inspect an object to be inspected using this probe substrate, the device of FIG. 1 is attached to the probe head of the semiconductor test device, and the bump electrodes 1d2, which correspond to the portion just below the opening 2a of the substrate 2, are formed. Positioning is performed so that 1d3 comes to a position corresponding to the pad to be inspected, and the pad to be inspected is brought into contact with the bump electrode of this probe substrate by applying air pressure of, for example, 500 g / cm 2 or more. The surfaces are surely brought into contact with each other, thereby reducing the electrical contact resistance between the pad to be inspected and the bump electrode of this probe substrate. Then, in this state, the bump electrodes 1d1, 1d4 on the outer side of the single-layer wiring film, the wiring electrodes 1b1, 1b2, the inner bump electrodes 1d2,
By sending the test signal to the side of the object to be inspected through 1d3 and taking out the response signal of the object to be inspected through the reverse path, the semiconductor test device can reliably send the test signal to the object to be inspected. Moreover, it becomes possible to accurately obtain the response signal from the inspection target.

【0017】このように、上記実施例によれば、半導体
テスト装置と被検査対象との間でこれに電気的に接触し
て信号のやりとりを行うプローブ基板を、半導体を製造
するのと同様のプロセスを用いて作製するようにしたの
で、人手作業に依存することなくこれを安価に製造する
ことができ、テストコストの上昇やこれの製品価格への
転嫁を抑えることができる。また被測定装置の多パッド
化によるバンプ電極同士の短ピッチ化に対してもこれに
容易に対応でき、マルチチップモジュールのベース基板
等のように500ピン以上を有するものが被検査対象で
あったとしても、これに対応できるものを実際に、かつ
安価に製造することが可能となる。また、バンプ電極が
配線フィルム上にメッキで形成されているため、テスト
作業者の不注意により、これを破損することは極めて起
こりにくく、また作業者の不注意によりこれに誤って接
触して汚れを付着させたとしても、これを洗浄すること
により容易に正常な状態に戻すことができる。
As described above, according to the above-described embodiment, the probe board for electrically exchanging signals between the semiconductor test apparatus and the object to be inspected is exchanged with the same as in the case of manufacturing a semiconductor. Since it is manufactured by using a process, it can be manufactured at low cost without depending on manual work, and it is possible to suppress an increase in test cost and a pass-through to the product price. Further, it is possible to easily cope with a reduction in the pitch between bump electrodes due to the increase in the number of pads in the device under test, and a device having 500 pins or more, such as a base substrate of a multichip module, was an object to be inspected. Even in this case, it is possible to practically and inexpensively manufacture a product that can handle this. Also, since the bump electrodes are formed by plating on the wiring film, it is extremely unlikely to damage them due to carelessness of the test operator. Even if adhered, it can be easily returned to a normal state by washing it.

【0018】実施例2.なお、上記実施例1ではベース
フィルム上の配線層の形成を真空蒸着により行うように
したが、図4に示すように、接着によりこれを行うよう
にしてもよい。
Example 2. In the first embodiment, the wiring layer on the base film is formed by vacuum evaporation, but it may be formed by adhesion as shown in FIG.

【0019】図4は本発明の第2の実施例によるプロー
ブ基板の製造工程を示す図である。まず、ベースフィル
ム1aの上にシリコン樹脂により配線層となるべき銅箔
を全面にはりつける(図4(a) 参照)。次にこの銅箔を
フォトリソグラフィーにより所要のパターンとなるよう
にエッチングし、配線層1b1,1b2を形成する(図
4(b) 参照)、これ以降の工程は図2に示すものと同様
である。
FIG. 4 is a diagram showing a manufacturing process of the probe substrate according to the second embodiment of the present invention. First, a copper foil to be a wiring layer is attached to the entire surface of the base film 1a with silicon resin (see FIG. 4 (a)). Next, this copper foil is etched into a desired pattern by photolithography to form wiring layers 1b1 and 1b2 (see FIG. 4 (b)), and the subsequent steps are the same as those shown in FIG. .

【0020】即ち、保護層となるべき層を全面に塗布す
ることにより形成し(図4(c) 参照)、この層において
バンプ電極を形成すべき箇所にフォトリソグラフィーに
より開口1c3〜1c6を形成し、保護層1c1,1c
2を形成する(図4(d) 参照)。そしてこの開口を形成
したことによりこの開口部分では配線層の地肩が露出す
るが、ここにメッキを行うことによりバンプ材料を析出
させることができ、これにより、バンプ電極1d1〜1
d4を形成することができる(図4(e) 参照)。以上の
各工程を実行することにより、単層配線フィルム1を形
成することができた。
That is, a layer to be a protective layer is formed by coating the entire surface (see FIG. 4 (c)), and openings 1c3 to 1c6 are formed by photolithography in portions of the layer where bump electrodes are to be formed. , Protective layers 1c1, 1c
2 is formed (see FIG. 4 (d)). Then, by forming this opening, the ground shoulder of the wiring layer is exposed at this opening portion, but the bump material can be deposited by performing plating on this, whereby the bump electrodes 1d1 to 1d1 are formed.
d4 can be formed (see FIG. 4 (e)). The single-layer wiring film 1 was able to be formed by performing the above each process.

【0021】次にこのようにして形成された単層配線フ
ィルム1を、その中央部に開口部2aを有する基材2と
Si系,エポキシ系,ポリイミド系のいずれかの接着
剤、もしくは低融点ガラスにより相互に接着することに
より、図1に相当するプローブ基板を完成する(図4
(f) 参照)。
Next, the single-layer wiring film 1 thus formed is treated with a base material 2 having an opening 2a at the center thereof and an adhesive of Si type, epoxy type, polyimide type, or a low melting point. By adhering each other with glass, a probe substrate corresponding to FIG. 1 is completed (FIG. 4).
(See (f)).

【0022】この実施例では、図2の実施例のように真
空蒸着を用いるのではなく、接着により配線層となるべ
き金属層を形成しているので、図2の実施例に比し装置
を安価に構成できる。
In this embodiment, the metal layer to be the wiring layer is formed by adhesion instead of using vacuum vapor deposition as in the embodiment of FIG. It can be constructed at low cost.

【0023】実施例3.また、上記実施例2ではベース
フィルム上の配線層の形成を接着により行うようにした
が、図5に示すように、メッキによりこれを行うように
してもよい。
Example 3. Further, although the wiring layer on the base film is formed by adhesion in the second embodiment, it may be formed by plating as shown in FIG.

【0024】図5は本発明の第3の実施例によるプロー
ブ基板の製造工程を示す図である。まず、ポリイミド製
のベースフィルム1aの上に無電解メッキ法により配線
層となるべき銅を全面に析出させる(図5(a) 参照)。
次に、この銅をフォトリソグラフィーにより所要箇所以
外の箇所を除去することにより配線層1b1,1b2を
形成する(図5(b) 参照)。これ以降の工程は図2に示
すものと同様である。
FIG. 5 is a diagram showing a manufacturing process of a probe substrate according to a third embodiment of the present invention. First, copper to be a wiring layer is deposited on the entire surface of the polyimide base film 1a by electroless plating (see FIG. 5 (a)).
Next, the wiring layers 1b1 and 1b2 are formed by removing portions other than required portions of the copper by photolithography (see FIG. 5B). The subsequent steps are similar to those shown in FIG.

【0025】即ち、保護層となるべき層を全面に塗布す
ることにより形成し(図5(c) 参照)、この層において
バンプ電極を形成すべき箇所にフォトリソグラフィーに
より開口1c3〜1c6を形成し、保護層1c1,1c
2を形成する(図5(d) 参照)。そしてこの開口を形成
したことによりこの開口部分では配線層の地肩が露出す
るが、ここにメッキを行うことによりバンプ材料を析出
させることができ、これにより、バンプ電極1d1〜1
d4を形成することができる(図5(e) 参照)。以上の
各工程を実行することにより、単層配線フィルム1を形
成することができた。
That is, a layer to be a protective layer is formed by coating the entire surface (see FIG. 5 (c)), and openings 1c3 to 1c6 are formed by photolithography in the portions of the layer where bump electrodes are to be formed. , Protective layers 1c1, 1c
2 is formed (see FIG. 5 (d)). Then, by forming this opening, the ground shoulder of the wiring layer is exposed at this opening portion, but the bump material can be deposited by performing plating on this, whereby the bump electrodes 1d1 to 1d1 are formed.
d4 can be formed (see FIG. 5 (e)). The single-layer wiring film 1 was able to be formed by performing the above each process.

【0026】次にこのようにして形成された単層配線フ
ィルム1を、その中央部に開口部2aを有する基材2と
Si系,エポキシ系,ポリイミド系のいずれかの接着
剤、もしくは低融点ガラスにより相互に接着することに
より、図1に相当するプローブ基板を完成する(図5
(f) 参照)。
Next, the single-layer wiring film 1 thus formed is bonded to a base material 2 having an opening 2a at its center and an adhesive of Si type, epoxy type or polyimide type, or a low melting point. By adhering each other with glass, a probe substrate corresponding to FIG. 1 is completed (FIG. 5).
(See (f)).

【0027】この実施例では、図2の実施例のように真
空蒸着を用いるのではなく、メッキにより配線層となる
べき金属層を形成しているので、図2の実施例に比し装
置を安価に構成でき、しかも接着によりこれを形成する
図4の実施例に比しその付着力を増すことができ、この
図4の実施例に比しより信頼性を増すことができる。
In this embodiment, a metal layer to be a wiring layer is formed by plating instead of using vacuum vapor deposition as in the embodiment of FIG. The structure can be constructed at low cost, and the adhesive force can be increased as compared with the embodiment of FIG. 4 in which it is formed by adhesion, and the reliability can be further increased as compared with the embodiment of FIG.

【0028】なお、上記各実施例では空気圧を加えるこ
とにより被検査対象との接触を改善するようにしたが、
これに加えて超音波による振動を加えるようにしてもよ
く、これにより、被検査対象のパッドに生じる自然酸化
膜を破壊して電気的な接触性をより改善するようにして
もよい。
In each of the above embodiments, the air pressure is applied to improve the contact with the object to be inspected.
In addition to this, vibration by ultrasonic waves may be applied, whereby the natural oxide film generated on the pad to be inspected may be destroyed to further improve the electrical contactability.

【0029】[0029]

【発明の効果】以上のように、この発明に係るプローブ
基板によれば、フィルム状基体の上に、その一端付近に
被検査対象の電極パッドと相互に接触する第1の電極部
材が形成され、その他端付近に半導体テスト装置との信
号のやりとりを行うための第2の電極部材がそれぞれ形
成された複数の配線層を有する配線フィルムと、この配
線フィルムを搭載する基材とから装置を構成するように
したので、従来のプローブカードのようにピンでもって
その信号の伝達を行う必要がなくなり、破損のおそれが
激減するとともにピンを取り付ける際の人手作業が不要
となり装置を安価に提供できる効果がある。
As described above, according to the probe substrate of the present invention, the first electrode member, which is in contact with the electrode pad to be inspected, is formed on one end of the film-shaped substrate on the film substrate. , A wiring film having a plurality of wiring layers each having a second electrode member for exchanging signals with the semiconductor test device near the other end, and a substrate on which the wiring film is mounted. As a result, there is no need to transmit the signal with a pin as in the conventional probe card, the risk of damage is dramatically reduced, and manual work when attaching the pin is unnecessary, and the device can be provided at low cost. There is.

【0030】また、この発明に係るプローブ基板の製造
方法によれば、フィルム状基板の上に配線層となるべき
金属層を形成し、これをパターニングして所要のパター
ンを有する複数の配線層を形成し、この配線層の一端付
近に被検査対象の電極パッドと相互に接触する第1の電
極部材を形成し、この配線層の他端付近に半導体テスト
装置との信号のやりとりを行う第2の電極部材を形成し
て配線フィルムを構成し、この配線フィルムを基材上に
搭載するようにしたので、プローブカードに比しその信
号伝達体の耐破損性を増したプローブ基板を半導体プロ
セスで安価にかつ実際に提供できる、という効果があ
る。
Further, according to the method for manufacturing a probe substrate according to the present invention, a metal layer to be a wiring layer is formed on a film-shaped substrate, and this is patterned to form a plurality of wiring layers having a required pattern. A second electrode is formed near one end of the wiring layer to form a first electrode member in mutual contact with an electrode pad to be inspected, and a signal is exchanged with the semiconductor test device near the other end of the wiring layer. Since the wiring film is formed by forming the electrode member of, and this wiring film is mounted on the base material, the probe substrate in which the damage resistance of the signal transmitter is increased as compared with the probe card in the semiconductor process. There is an effect that it can be offered at a low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例によるプローブ基板を示す
断面図である。
FIG. 1 is a sectional view showing a probe substrate according to an embodiment of the present invention.

【図2】図1の装置の製造方法を示すプロセスフロー図
である。
FIG. 2 is a process flow chart showing a method for manufacturing the device of FIG.

【図3】従来のプローブカードを示す図である。FIG. 3 is a diagram showing a conventional probe card.

【図4】図1の装置の他の製造方法を示すプロセスフロ
ー図である。
FIG. 4 is a process flow chart showing another method of manufacturing the device of FIG.

【図5】図1の装置のさらに他の製造方法を示すプロセ
スフロー図である。
5 is a process flow chart showing still another method of manufacturing the device of FIG. 1. FIG.

【符号の説明】[Explanation of symbols]

1 単層配線フィルム 1a ベースフィルム 1b1,1b2 配線層 1c 保護層 1d1,1d2,1d3,1d4 バンプ電極 2 基材 1 Single Layer Wiring Film 1a Base Film 1b1, 1b2 Wiring Layer 1c Protective Layer 1d1, 1d2, 1d3, 1d4 Bump Electrode 2 Base Material

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 絶縁体から形成されたフィルム状基体
と、このフィルム状基体の一方の表面上に所要のパター
ンを有するように形成された配線層と、この配線層の一
端付近の被検査対象の電極パッドに対応する位置に形成
された第1の電極部材と、この配線層の他端付近に形成
された半導体テスト装置との間で電気的に信号のやりと
りを行うための第2の電極部材とを有する配線フィルム
と、 その上に上記配線フィルムが搭載される基材とを備えた
ことを特徴とするプローブ基板。
1. A film-like substrate formed of an insulator, a wiring layer formed on one surface of the film-like substrate so as to have a required pattern, and an object to be inspected near one end of the wiring layer. Second electrode for electrically exchanging signals between a first electrode member formed at a position corresponding to the electrode pad of the above and a semiconductor test device formed near the other end of this wiring layer A probe board comprising: a wiring film having a member; and a base material on which the wiring film is mounted.
【請求項2】 絶縁体から形成されたフィルム状基体の
一方の表面上に所要のパターンを有するように配線層を
形成する第1の工程と、 この配線層の一端付近の、被検査対象の電極パッドに対
応する位置に第1の電極部材を形成するとともにこの配
線層の他端付近に、半導体テスト装置との間で電気的に
信号のやりとりを行うための第2の電極部材を形成する
第2の工程と、 この第1,第2の工程により完成した配線フィルムを基
材上に取り付けてプローブ基板を完成する第3の工程と
を備えたことを特徴とするプローブ基板の製造方法。
2. A first step of forming a wiring layer on one surface of a film-like substrate made of an insulating material so as to have a required pattern, and an object to be inspected near one end of this wiring layer. A first electrode member is formed at a position corresponding to the electrode pad, and a second electrode member for electrically exchanging signals with the semiconductor test device is formed near the other end of this wiring layer. A method of manufacturing a probe substrate, comprising: a second step; and a third step of attaching the wiring film completed by the first and second steps onto a base material to complete the probe board.
JP4192593A 1993-02-05 1993-02-05 Probe base plate and manufacture thereof Pending JPH06230034A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4192593A JPH06230034A (en) 1993-02-05 1993-02-05 Probe base plate and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4192593A JPH06230034A (en) 1993-02-05 1993-02-05 Probe base plate and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH06230034A true JPH06230034A (en) 1994-08-19

Family

ID=12621829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4192593A Pending JPH06230034A (en) 1993-02-05 1993-02-05 Probe base plate and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH06230034A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5626971A (en) * 1994-12-28 1997-05-06 Shi; Shei-Kung Thin film probe

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5626971A (en) * 1994-12-28 1997-05-06 Shi; Shei-Kung Thin film probe

Similar Documents

Publication Publication Date Title
JP4476381B2 (en) Semiconductor chip package and manufacturing method thereof
US7749886B2 (en) Microelectronic assemblies having compliancy and methods therefor
US6953999B2 (en) High density chip level package for the packaging of integrated circuits and method to manufacture same
JP2825083B2 (en) Semiconductor element mounting structure
US20030197285A1 (en) High density substrate for the packaging of integrated circuits
US6967399B2 (en) Semiconductor device manufacturing method having a step of applying a copper foil on a substrate as a part of a wiring connecting an electrode pad to a mounting terminal
JP2006189430A (en) Thin-film circuit carrying micro machine probe and its manufacturing method and application therefor
US5829126A (en) Method of manufacturing probe card
US6271057B1 (en) Method of making semiconductor chip package
JP4343256B1 (en) Manufacturing method of semiconductor device
JP2003508898A (en) Microbeam assembly and internal connection method between integrated circuit and substrate
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
JP5551396B2 (en) Inspection probe and method of manufacturing inspection probe
US20020025668A1 (en) Wiring pattern formation method and original substrate used for the method
JPH10189670A (en) Manufacture of probe card
JP2003287553A (en) Probe card and substrate for manufacturing the same
JPH06230034A (en) Probe base plate and manufacture thereof
JPH06230036A (en) Probe base plate, manufacture thereof, and using method therefor
JPH08220140A (en) Probe card and manufacture thereof
JPH0823015A (en) Preparation of known-good die with solder bump
US6972583B2 (en) Method for testing electrical characteristics of bumps
JP4280097B2 (en) Electronic circuit device testing method and electronic circuit device manufacturing method
JPH02184043A (en) Manufacture of semiconductor device
JPH06230035A (en) Probe base plate and manufacture thereof
JPH09297154A (en) Semiconductor wafer inspecting method