[go: up one dir, main page]

JPH06177034A - 半導体単結晶の成長方法 - Google Patents

半導体単結晶の成長方法

Info

Publication number
JPH06177034A
JPH06177034A JP4324384A JP32438492A JPH06177034A JP H06177034 A JPH06177034 A JP H06177034A JP 4324384 A JP4324384 A JP 4324384A JP 32438492 A JP32438492 A JP 32438492A JP H06177034 A JPH06177034 A JP H06177034A
Authority
JP
Japan
Prior art keywords
semiconductor film
single crystal
thermal conductivity
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4324384A
Other languages
English (en)
Inventor
Takashi Noguchi
隆 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4324384A priority Critical patent/JPH06177034A/ja
Priority to US08/159,565 priority patent/US5663579A/en
Publication of JPH06177034A publication Critical patent/JPH06177034A/ja
Priority to US08/795,338 priority patent/US6080239A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0227—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 良質の広面積の単結晶半導体を確実に成長さ
せる。 【構成】 半導体膜３に熱伝導度が異なる部分を形成
し、半導体膜３にパルスレーザ光を照射してこの半導体
膜３を溶融し、熱伝導度の相違に基づく冷却温度の相違
によって局部的に低温部を形成して結晶の発生とこれよ
りの単結晶育成がなされるようにする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体単結晶の成長方
法に係わる。
【０００２】
【従来の技術】高抵抗負荷型のスタティック・ランダム
・アクセス・メモリ（ＳＲＡＭ）では、多結晶半導体す
なわち多結晶シリコンで形成した負荷型メモリセルが用
いられている。しかしながら、高抵抗負荷型のＳＲＡＭ
は、動作マージン、信頼性、スタンバイ電流等を充分に
確保することが困難である。
【０００３】そこで、この問題を解決するために、膜質
の均一性にすぐれた多結晶半導体例えば多結晶シリコン
に形成した薄膜トランジスタを負荷素子として用いた積
層型ＳＲＡＭが提案されている。
【０００４】この薄膜半導体装置を形成するための、多
結晶半導体の形成方法としては、種々の方法が提案され
ている。
【０００５】この成長方法としては、例えば、化学的気
相成長方法、ランダム固相成長法、選択的に単結晶領域
を形成する方法等が挙げられる。
【０００６】
【発明が解決しようとする課題】通常の化学的気相成長
方法では、大きな結晶粒による多結晶膜を形成しようと
すると、膜質の均一性に問題が生じ、低リークで高移動
度を有する多結晶半導体膜を得ることが難しいという問
題がある。
【０００７】また、ランダム固相成長法では、結晶粒径
が１μｍ以上という大粒径化された多結晶半導体層の形
成が可能であるが、このこの場合この単結晶粒を選択的
に所望位置に成長させることが難しいことから、大粒径
化されたにもかかわらず、この位置に目的とするトラン
ジスタを形成することが難しく、またこれが固相成長法
であることから、微細欠陥が存在するので、広面積の単
結晶層を形成することは困難で、これにトランジスタを
形成した場合、そのチャネルが結晶粒界に形成されると
か、チャネル部に結晶欠陥が存在してしまって、例えば
リーク電流の増大化、しきい値電圧Ｖthのばらつきが大
きくなるとか、信頼性が低いなどの問題が生じる。
【０００８】また、ＳＯＩ（Silicon on Insulator),Ｓ
ＯＳ（Silicon on Saphire) 構成とする場合において、
アルゴンレーザ照射法、ゾーンメルト法、また絶縁基体
上に単結晶半導体基板を貼り合わせ、その後この単結晶
半導体基板をその上面から所望の厚さに切削研磨してこ
れを単結晶薄膜化する貼り合わせ法などが提案されてい
るが、いずれも、再現性、スループットに劣る。
【０００９】また、近年、ＵＶ（紫外線）パルス光を面
照射するレーザすなわちエキシマレーザを用いて、単結
晶薄膜の形成を行うことの研究が盛んである。この場合
ＵＶ光がＳｉに吸収されることから、例えばガラス基板
上に半導体膜を形成する構成をとる場合に、有効である
と考えれるものの、実際には、多くの場合多結晶薄膜層
しか得られない。
【００１０】本発明は、所定位置に確実に単結晶層を再
現性良く、スループット良く形成することができるよう
にした半導体単結晶の成長方法を提供するものである。
【００１１】
【課題を解決するための手段】本発明は、半導体膜、具
体的には非晶質ないしは多結晶半導体膜に、パルスレー
ザ光を照射して該半導体膜を溶融し、上記熱伝導度の相
違に基づく冷却温度の相違によって局部的に低温部を形
成して結晶の発生とこれよりの単結晶育成をなして半導
体単結晶を形成する。
【００１２】また、本発明は、上述の方法において、半
導体膜の膜面と熱的に結合して、熱伝導度が高い高熱伝
導部材を局部的に設けることにより上記半導体膜に熱伝
導度が異なる部分を形成する。
【００１３】更にまた本発明は、上述の方法において、
半導体膜の膜面と熱的に結合して、熱伝導度が高い高熱
伝導部材とこれに比し熱伝導度が低い部低熱伝導部材と
を設けて、上記半導体膜に熱伝導度が異なる部分を形成
する。
【００１４】
【作用】上述の本発明によれば、非晶質ないしは多結晶
半導体膜にパルスレーザを照射してこれを一旦溶融して
結晶化する方法を採ることと、加えて、この半導体膜に
局部的に冷却温度が低くなる部分を形成したので、ここ
に確実にいわば結晶育成のシードとなる結晶の発生を行
うようにしたことから、この単結晶の成長は確実に行わ
れる。
【００１５】また、このように、局部的低温部で発生さ
せた結晶から、単結晶の育成を行うようにしたことから
その成長は、確実、良好に行われて、いわば大粒径の単
結晶領域を確実に形成することがきる。
【００１６】そして、この結晶発生は、予め良熱伝導度
部材の熱的結合部に、言い換えれば、予め決められた位
置とすることができるので、単結晶領域は、予め決めら
れた位置に形成することができる。したがって、この単
結晶領域内に半導体素子、例えばＳＲＡＭを構成するト
ランジスタを構成することができ、リーク電流の問題、
しきい値電圧V thのばらつき、信頼性の問題の改善がは
かられることになる。
【００１７】また、本発明方法によれば、例えばＳＯＩ
構造で、かつ３次元構造の半導体装置を、容易に得るこ
とができるものである。
【００１８】
【実施例】本発明の一例を図１を参照して詳細に説明す
る。
【００１９】この例では、ＳＯＩ構成を得る場合で、こ
の場合、後に用いるパルスレーザ光すなわちエキシマレ
ーザ光に対して、光透過性の高い絶縁基板１例えばガラ
ス基板上に、例えば比較的熱伝導度が低く同様に光透過
性の高い例えばＳｉＯ2 、ＳｉＮ等の絶縁層よりなる第
１の材料層２を、例えば０．１μｍ程度以下の厚さにＣ
ＶＤ（化学的気相成長）法によって形成し、これの上
に、０．１μｍ程度以下の厚さに半導体膜３例えばＳｉ
半導体膜３を形成する。
【００２０】この半導体膜３の形成は、例えばＣＶＤ法
によって形成した多結晶Ｓｉ膜またはこれにＳｉ+ をイ
オン注入することによって非晶質化する方法を採ること
ができる。
【００２１】そして、この半導体膜３上に、さらに同様
に、例えば比較的熱伝導度の低く同様に光透過性の高い
例えばＳｉＯ2 、ＳｉＮ等の絶縁層よりなる第２の材料
層４を、例えば０．１μｍ程度以下の厚さにＣＶＤ法に
よって形成し、これの上に、材料層２及び４に比して、
熱伝導度の高い例えばＳｉ層をＣＶＤ法等によって形成
し、これに対し、フォトリソグラフィ等によってパター
ンエッチングを行って、所定位置に選択的に良熱伝導部
材５を形成する。
【００２２】この良熱伝導部材５は、所要の間隔をもっ
て、島状に、或いはストライプ状に、または格子状に形
成する。
【００２３】そして、基板１の裏面から矢印ａで模式的
に示すように、エキシマレーザ光、すなわち面照射がな
されるＵＶパルスレーザ光の面照射を行う。
【００２４】このようにして、Ｓｉ半導体膜３に吸収さ
れたレーザ光の熱変換によって半導体膜３を一旦溶融す
る。
【００２５】次に、このエキシマレーザ光の照射を停止
する。このようにすると、Ｓｉ半導体膜３は、その温度
が低下し、固相化するが、この時の冷却過程でのＳｉ半
導体膜３の膜面に沿う方向の温度分布は、図１Ｂで示す
ように、良熱伝導部材５が存在する部分でその放熱が効
果的に行われることから此処に局部的に温度が低い低温
部が形成される。この為この低温部で図１Ａに符号６を
付して模式的に示すように、此処に結晶が発生しこれか
ら、矢印をもって模式的に示すように、その周囲に向か
って周囲の温度の低下と共に結晶の成長が行われ、半導
体膜３を例えばその全域に渡って、あるいは、広域に渡
って単結晶化することができる。
【００２６】その後、図１Ｃに示すように、良熱伝導部
材５をエッチング等によって除去する。このようにする
と、例えばガラス基板１上に単結晶化された半導体膜３
が形成されたＳＯＩ構成の薄膜半導体素子例えば薄膜ト
ランジスタを形成することのできる半導体装置用の基
板、或いは例えば液晶表示装置の駆動用トランジスタを
作り込むことのできる基板を構成することができる。
【００２７】図２及び図３を参照して本発明方法の他の
例を説明する。
【００２８】この例においては、図２Ａに示すように、
良熱伝導部材としての例えば単結晶Ｓｉ基板１１を用意
し、その一主面に、例えばフォトリソグラフィによるパ
ターンエッチングを行って所要の間隔をもって、島状
に、或いはストライプ状に、または格子状に突出する良
熱伝導部材５を形成する。
【００２９】そして、この良熱伝導部材５を埋め込むよ
うに、この良熱伝導部材５に比して低い熱伝導度を有す
るＳｉＯ2 等の材料層１２を全面的にＣＶＤ等によって
形成する。
【００３０】次に、図２Ｂに示すように、材料層１２の
上面から例えば化学的、機械的研磨等によって、良熱伝
導部材５が露出する位置まで平面的に研磨して、一平面
上に、良熱伝導部材５と、材料層１２の一部からなる厚
さが０．１μｍ程度以下の低熱伝導部材１５とが臨むよ
うにする。
【００３１】そして、この良熱伝導部材５と、低熱伝導
部材１５とが臨む面上に、図３Ａに示すように、例えば
０．１程度以下の厚さの比較的熱伝導度の低い例えばＳ
ｉＯ 2 、ＳｉＮ等の絶縁層２をＣＶＤ等によって形成す
る。
【００３２】そして、これの上に、前述した例と同様の
半導体膜３を形成し、その表面側から上述した例と同様
のエキシマレーザ光を照射する。
【００３３】そして、このエキシマレーザ光の照射を停
止する。このようにすると、この場合においても、Ｓｉ
半導体膜３は、その温度が低下し、固相化するが、この
時の冷却過程でのＳｉ半導体膜３の膜面に沿う方向の温
度分布は、図３Ｂで示すように、良熱伝導部材５が存在
する部分で局部的に温度が低い低温部が形成される。こ
の為この低温部で図３Ａに符号６を付して模式的に示す
ように、此処に結晶が発生しこれから、矢印をもって模
式的に示すように、その周囲に向かって周囲の温度の低
下と共に単結晶成長が行われ、半導体膜３を例えばその
全域に渡って、あるいは、広域に渡る単結晶化がなされ
る。
【００３４】この場合、単結晶基板１１上に絶縁層２を
介して単結晶化された半導体膜３が形成された薄膜半導
体素子例えば薄膜トランジスタを形成することのできる
半導体装置用の基板、或いは例えば液晶表示装置の駆動
用トランジスタを作り込むことのできる基板を構成する
ことができる。
【００３５】そして、このような構成においては、ある
場合は、この単結晶基板１１側にも半導体素子の形成を
行って多層構造化された半導体装置を構成とすることも
できる。
【００３６】更に、上述した例では、半導体膜３を単層
構造とした場合であるが、同様の作業を繰り返し行って
多層半導体層による３次元的構造の半導体装置等を構成
することもできる。
【００３７】上述したように、本発明によれば、予め良
熱伝導部材５を形成し、これよりの他部に比し放熱のし
やすい部分を形成して局部的に低温部の形成を行って、
此処から結晶の育成を行っていくことから、良熱伝導部
材５の形成位置を最適位置に選定することによってほゞ
全域に渡って単結晶化できることから、この半導体膜３
にＭＯＳトランジスタ等の半導体素子を形成するとき
は、特性にすぐれ、信頼性の高い半導体素子を形成でき
る。
【００３８】しかしながら、、より安全に、信頼性の高
い半導体素子を形成するには、結晶成長のいわば中心部
すなわち良熱伝導部材５が被着されていた位置に半導体
素子例えばトランジスタのチャネル部の形成を行うこと
が望まれ、このためには、この位置を半導体素子の形成
時において、正確に知ることができることが望ましい。
【００３９】この位置を知る方法としては、例えば予
め、図１の例では、半導体膜３の形成後に、その無効部
分に位置検出用のマーク例えば凹部（図示せず）を形成
して、これを基準に、良熱伝導部材５のパターン形成時
のフォトリソグラフィの露光マスクの位置合せと、さら
に、最終的半導体膜３への半導体素子の形成時の位置合
せを行うようにすることができる。
【００４０】尚、本発明は、上述した実施例に限らずＳ
ＲＡＭ、液晶パネル等の使用目的、態様に応じて種々の
変形、変更を採りうることは言うまでもないことであろ
う。
【００４１】
【発明の効果】上述の本発明によれば、非晶質ないしは
多結晶半導体膜に例えばエキシマレーザによる紫外線パ
ルスレーザ光の面照射によって、半導体膜３を一旦溶融
して結晶化する方法を採ることと、加えて、この半導体
膜に局部的に冷却温度が低くなる低温部分を形成してい
わばこの特定された位置から結晶の発生とこれよりの単
結晶育成をおこなので、確実に、所定位置に、かつ良質
の単結晶育成を行うことがきる。
【００４２】したがって、この半導体膜に半導体素子、
例えば薄膜トランジスタを形成するときは、冒頭に述べ
たリーク電流の問題、しきい値電圧V thのばらつき、信
頼性の問題について、その改善がはかられることにな
る。また、トランジスタの電流駆動能力が向上すること
によって耐α線効果がはかられる。
【図面の簡単な説明】
【図１】本発明方法の一例の工程図及び温度分布図であ
る。
【図２】本発明方法の他の例の工程図（その１）であ
る。
【図３】本発明方法の同様の他の例の工程図（その２）
及び温度分布図である。
【符号の説明】
１ 基板 ３ 半導体膜 ５ 良熱伝導部材 １５ 低熱伝導部材

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体膜に熱伝導度が異なる部分を形成
    し、 上記半導体膜にパルスレーザ光を照射して該半導体膜を
    溶融し、上記熱伝導度の相違に基づく冷却温度の相違に
    よって局部的に低温部を形成して結晶の発生とこれより
    の単結晶育成がなされるようにしたことを特徴とする半
    導体単結晶の成長方法。
  2. 【請求項２】 半導体膜の膜面と熱的に結合して、熱伝
    導度が高い高熱伝導部材を局部的に設けて、上記半導体
    膜に熱伝導度が異なる部分を形成したことを特徴とする
    請求項１に記載の半導体単結晶の成長方法。
  3. 【請求項３】 半導体膜の膜面と熱的に結合して、熱伝
    導度が高い高熱伝導部材とこれに比し低い熱伝導度を有
    する低熱伝導部材とを設けて、上記半導体膜に熱伝導度
    が異なる部分を形成したことを特徴とする請求項１に記
    載の半導体単結晶の成長方法。
JP4324384A 1992-12-03 1992-12-03 半導体単結晶の成長方法 Pending JPH06177034A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4324384A JPH06177034A (ja) 1992-12-03 1992-12-03 半導体単結晶の成長方法
US08/159,565 US5663579A (en) 1992-12-03 1993-12-01 Method of growing single semiconductor crystal and semiconductor device with single semiconductor crystal
US08/795,338 US6080239A (en) 1992-12-03 1997-02-04 Method of growing single semiconductor crystal and semiconductor device with single semiconductor crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4324384A JPH06177034A (ja) 1992-12-03 1992-12-03 半導体単結晶の成長方法

Publications (1)

Publication Number Publication Date
JPH06177034A true JPH06177034A (ja) 1994-06-24

Family

ID=18165194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4324384A Pending JPH06177034A (ja) 1992-12-03 1992-12-03 半導体単結晶の成長方法

Country Status (2)

Country Link
US (2) US5663579A (ja)
JP (1) JPH06177034A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999031719A1 (en) * 1997-12-17 1999-06-24 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177034A (ja) * 1992-12-03 1994-06-24 Sony Corp 半導体単結晶の成長方法
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
JP3645755B2 (ja) * 1999-09-17 2005-05-11 日本電気株式会社 薄膜トランジスタおよびその製造方法
US6906346B2 (en) * 2000-07-24 2005-06-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device, liquid crystal display device, EL display device, method for fabricating semiconductor thin film, and method for manufacturing the semiconductor device
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
TWI360707B (en) 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
KR100623689B1 (ko) * 2004-06-23 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US8598588B2 (en) 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
WO2009042784A1 (en) * 2007-09-25 2009-04-02 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
KR20100105606A (ko) 2007-11-21 2010-09-29 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 에피택셜하게 텍스쳐화된 후막의 제조를 위한 시스템 및 방법
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
KR20110094022A (ko) 2008-11-14 2011-08-19 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 결정화를 위한 시스템 및 방법
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
CN108550583B (zh) * 2018-05-09 2021-03-23 京东方科技集团股份有限公司 一种显示基板、显示装置及显示基板的制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205712A (ja) * 1983-04-30 1984-11-21 Fujitsu Ltd 半導体装置の製造方法
JPS60150618A (ja) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp 半導体装置の製造方法
US5264072A (en) * 1985-12-04 1993-11-23 Fujitsu Limited Method for recrystallizing conductive films by an indirect-heating with a thermal-conduction-controlling layer
JPH0777264B2 (ja) * 1986-04-02 1995-08-16 三菱電機株式会社 薄膜トランジスタの製造方法
JPH06177034A (ja) * 1992-12-03 1994-06-24 Sony Corp 半導体単結晶の成長方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999031719A1 (en) * 1997-12-17 1999-06-24 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same

Also Published As

Publication number Publication date
US6080239A (en) 2000-06-27
US5663579A (en) 1997-09-02

Similar Documents

Publication Publication Date Title
JPH06177034A (ja) 半導体単結晶の成長方法
US5310446A (en) Method for producing semiconductor film
US6737672B2 (en) Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
TW595003B (en) Thin-film transistor and method for manufacturing same
KR20030069779A (ko) 박막트랜지스터 및 그 제조방법
US20090078940A1 (en) Location-controlled crystal seeding
KR100915073B1 (ko) 반도체막의 결정화 방법 및 이 방법에 의해 결정화된반도체막
JP2003031497A (ja) 薄膜半導体装置及びその基板ならびにその製造方法
US4737233A (en) Method for making semiconductor crystal films
JP3221251B2 (ja) 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
JPH09260676A (ja) 薄膜トランジスタの製造方法
KR100250182B1 (ko) 반도체결정의 형성방법 및 반도체소자
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JPH10150200A (ja) 薄膜トランジスタおよびその製造方法
JP2004063478A (ja) 薄膜トランジスタ及びその製造方法
JPS6356912A (ja) 再結晶半導体薄膜の製造方法
JPH10178178A (ja) 半導体装置の製造方法
JP2000183357A (ja) 薄膜トランジスタ及びその製造方法
JP2857480B2 (ja) 半導体膜の製造方法
JPH0442358B2 (ja)
JP2745055B2 (ja) 単結晶半導体薄膜の製造方法
KR101137734B1 (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
KR101054798B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조방법
JP2006054223A (ja) 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置
JP2834801B2 (ja) 半導体薄膜の製造方法