[go: up one dir, main page]

JPH0535613Y2 - - Google Patents

Info

Publication number
JPH0535613Y2
JPH0535613Y2 JP10857286U JP10857286U JPH0535613Y2 JP H0535613 Y2 JPH0535613 Y2 JP H0535613Y2 JP 10857286 U JP10857286 U JP 10857286U JP 10857286 U JP10857286 U JP 10857286U JP H0535613 Y2 JPH0535613 Y2 JP H0535613Y2
Authority
JP
Japan
Prior art keywords
current mirror
current
mirror circuit
transistor
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10857286U
Other languages
Japanese (ja)
Other versions
JPS6315618U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10857286U priority Critical patent/JPH0535613Y2/ja
Priority to US07/072,294 priority patent/US4814724A/en
Priority to KR878711504U priority patent/KR900010409Y1/en
Publication of JPS6315618U publication Critical patent/JPS6315618U/ja
Application granted granted Critical
Publication of JPH0535613Y2 publication Critical patent/JPH0535613Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

【考案の詳細な説明】 〔考案の産業上の利用分野〕 本考案は、半導体集積回路に適した電流ミラー
回路が用いられた電流ミラー回路型の利得制御回
路に関するものである。
[Detailed Description of the Invention] [Industrial Application Field of the Invention] The present invention relates to a current mirror circuit type gain control circuit using a current mirror circuit suitable for semiconductor integrated circuits.

〔考案の技術的背景〕[Technical background of the invention]

第3図は、従来の電流ミラー回路型の利得制御
回路を示し、ダイオード接続されたトランジスタ
(以下、ダイオードと略す。)D1とトランジスタ
Q1からなる電流ミラー回路と入力信号源9と可
変抵抗Rから形成され、2は出力端子である。ダ
イオードD1のカソードに接続された可変抵抗R
の値を可変することによつて、その端子間電圧V
が変化して、トランジスタQ1のベース電圧が変
動して出力電流が可変される。
FIG. 3 shows a conventional current mirror circuit type gain control circuit, which consists of a current mirror circuit consisting of a diode-connected transistor (hereinafter referred to as a diode) D1 and a transistor Q1, an input signal source 9, and a variable resistor R. 2 is an output terminal. Variable resistor R connected to the cathode of diode D1
By varying the value of V, the voltage between its terminals V
changes, the base voltage of transistor Q1 changes, and the output current is varied.

斯る電流ミラー回路に於いて、信号電流をI1
出力電流をI2とし、ダイオードD1の順方向電圧
VBE1とし、トランジスタQ1のベース・エミツタ
間電圧をVBE2とする。抵抗Rの端子間の電圧をV
とすると、 I1=Is・A1 ……(1) I2=Is・A2 ……(2) VBE2=VBE1+V ……(3) と表される。
In such a current mirror circuit, the signal current is I 1 ,
The output current is I2 , and the forward voltage of diode D1 is
Let V BE1 be V BE1, and let V BE2 be the voltage between the base and emitter of transistor Q1. The voltage between the terminals of resistor R is V
Then, I 1 = I s · A 1 ... (1) I 2 = I s · A 2 ... (2) V BE2 = V BE1 + V ... (3).

Aは、A1=expVBE1/VT,A2=expVBE2/VT
と表される。尚、Vrは熱電圧、Isは逆方向飽和電
流を示す。又、信号電流I1と出力電流I2との関係
は、(1)(2)(3)式より、 I2=I1・A ……(4) と表される。但し、Aは、A=expVBE/VTのよ
うに示され、同一半導体基板に形成されたトラン
ジスタのベース・エミツタ間電圧VBEを略等しい
ものとみなされる。
A is A 1 = expV BE1 /V T , A 2 = expV BE2 /V T
It is expressed as Incidentally, V r indicates a thermal voltage, and I s indicates a reverse saturation current. Further, the relationship between the signal current I 1 and the output current I 2 is expressed as I 2 =I 1 ·A (4) from equations (1), (2), and (3). However, A is expressed as A=expV BE /V T , and is considered to be approximately equal to the base-emitter voltage V BE of transistors formed on the same semiconductor substrate.

従つて、(4)式で示めされるように出力電流I2
は、入力電流I1のA倍に設定される。即ち、可変
抵抗Rを可変することによつて、その端子間電圧
Vを変えることにより電流ミラー型増幅回路の倍
率が任意に設定される。
Therefore, as shown in equation (4), the output current I 2
is set to A times the input current I1 . That is, by varying the variable resistor R and changing the voltage V between its terminals, the magnification of the current mirror type amplifier circuit can be arbitrarily set.

しかし、第3図の場合は、可変抵抗Rが接続さ
れているので、外付けとなる為に外部導出用の端
子が必要となり、そのままでは半導体集積回路化
には適さない。又、電流ミラー回路の増幅率の精
度を向上させるには、電流ミラー回路に供給され
る電流源の制御を高めなければならない。
However, in the case of FIG. 3, since the variable resistor R is connected, a terminal for leading to the outside is required because it is externally connected, and as it is, it is not suitable for semiconductor integrated circuits. Furthermore, in order to improve the accuracy of the amplification factor of the current mirror circuit, it is necessary to improve the control of the current source supplied to the current mirror circuit.

又、電流増幅型の利得制御回路を1V以下の定
電圧源で作動させる増幅回路を得るのは困難な面
があり、電流ミラー回路では、極性の異なるトラ
ンジスタとの組み合わせによるダイオード特性の
非整合性によりオフセツトを生じる問題がある。
In addition, it is difficult to obtain an amplifier circuit that operates a current amplification type gain control circuit with a constant voltage source of 1V or less, and in a current mirror circuit, there is a problem with inconsistency in diode characteristics due to the combination with transistors with different polarities. There is a problem that an offset occurs due to this.

〔考案の目的〕[Purpose of invention]

本考案は、上述の如き電流増幅回路をもつ利得
制御回路の諸問題点を解決する為になされたもの
で、その主な目的は、低電圧で動作する信号増幅
の容易な電流増幅回路からなる電流ミラー回路型
の利得制御回路を提供するものである。
The present invention was made to solve the problems of gain control circuits having current amplification circuits as described above, and its main purpose is to provide a current amplification circuit that operates at low voltage and is easy to amplify signals. A current mirror circuit type gain control circuit is provided.

本考案の他の目的は、極性の異なるトランジス
タとの組み合わせによる非整合性によつて発生す
るオフセツトの少ない電流ミラー回路型の利得制
御回路を提供するものである。
Another object of the present invention is to provide a current mirror circuit type gain control circuit that has less offset caused by mismatching caused by combination with transistors of different polarities.

〔考案の概要〕[Summary of the idea]

第1の電流ミラー回路の電流源が他の電流ミラ
ー回路によつて制御されており、第1の電流ミラ
ー回路の他の電流ミラー回路との夫々の接続点の
第1の電流ミラー回路のバイアス側の接続点を入
力端子とし、他の接続点を出力端子とし、第1の
電流ミラー回路のバイアス側のトランジスタのエ
ミツタに接続された抵抗に所定の電流を供給し、
所定の増幅率の電流ミラー型増幅回路を得る低電
圧で作動する電流ミラー回路型の利得制御回路で
ある。
a current source of the first current mirror circuit is controlled by another current mirror circuit, and a bias of the first current mirror circuit at each connection point of the first current mirror circuit with the other current mirror circuit; The connection point on the side is used as an input terminal, the other connection point is used as an output terminal, and a predetermined current is supplied to a resistor connected to the emitter of the transistor on the bias side of the first current mirror circuit,
This is a current mirror type gain control circuit that operates at low voltage to obtain a current mirror type amplifier circuit with a predetermined amplification factor.

〔考案の実施例〕[Example of idea]

本考案の電流ミラー回路型の利得制御回路につ
いて、第1図及び第2図の実施例に基づき説明す
る。
The current mirror circuit type gain control circuit of the present invention will be explained based on the embodiments shown in FIGS. 1 and 2.

第1図於いては、3はダイオードD1とトラン
ジスタQ1からなる電流ミラー回路であり、電流
ミラー回路3の電流源用トランジスタQ2,Q3
は、ダイオードD2と共に電流ミラー回路4を形
成している。ダイオードD2のカソードは電流源
7を介して接地される。トランジスタQ2のコレ
クタとダイオードD1のアノードとの接続点を入
力端子1に接続され、トランジスタQ1とQ3の
コレクタの共通接続点が出力端子2に接続され
る。一方、ダイオードD1と抵抗R1との接続点
に電流源8が接続される。
In FIG. 1, 3 is a current mirror circuit consisting of a diode D1 and a transistor Q1, and current source transistors Q2 and Q3 of the current mirror circuit 3
forms a current mirror circuit 4 together with the diode D2. The cathode of diode D2 is grounded via current source 7. A connection point between the collector of transistor Q2 and an anode of diode D1 is connected to input terminal 1, and a common connection point between the collectors of transistors Q1 and Q3 is connected to output terminal 2. On the other hand, a current source 8 is connected to the connection point between the diode D1 and the resistor R1.

斯る電流ミラー回路の利得制御回路の動作につ
いて説明する。電流ミラー回路3には、電流源用
トランジスタQ2,Q3を介して抵抗R1によつ
て制限されたミラー電流I1とミラー電流I0が供給
される。入力端子1から入力電流源(±IIN)が
入力され、ミラー電流I1に重畳されて、I1±IIN
電流がダイオードD1に供給される。又、電流源
8から一定の利得を得る為の定電流Iが供給され
る。出力端子2からは、第3図の実施例と同様
に、±IIN・Aの出力電流が出力される。Aは、
expVBE/VTであり、抵抗R1の端子間電圧Vは、
〔(IIN±IIN)+I〕R1となる。依つて、定電流I
を所定の値に設定すれば、容易に任意の利得を有
する電流増幅型の増幅回路が提供できる。又、図
示されていないが、抵抗R2とトランジスタQ2
のエミツタとの接続点から定電流Iを引くことに
よつてオフセツトは容易に解消できる。
The operation of the gain control circuit of such a current mirror circuit will be explained. The current mirror circuit 3 is supplied with a mirror current I 1 and a mirror current I 0 limited by a resistor R1 via current source transistors Q2 and Q3. An input current source (±I IN ) is input from the input terminal 1, is superimposed on the mirror current I 1 , and a current of I 1 ±I IN is supplied to the diode D1. Further, a constant current I is supplied from a current source 8 to obtain a constant gain. An output current of ±I IN ·A is output from the output terminal 2, as in the embodiment shown in FIG. A is
expV BE /V T , and the voltage V between the terminals of resistor R1 is
[(I IN ±I IN )+I]R1. Therefore, constant current I
By setting ? to a predetermined value, a current amplification type amplifier circuit having an arbitrary gain can be easily provided. Also, although not shown, resistor R2 and transistor Q2
The offset can be easily eliminated by drawing a constant current I from the connection point with the emitter.

次に、第2図の本考案の他の実施例に基づき、
本考案の電流ミラー回路型の利得制御回路につい
て説明する。第1図の実施例では、PNPトラン
ジスタQ2とダイオード接続されたNPNトラン
ジスタD1、並びにPNPトランジスタQ3と
NPNトランジスタQ1のダイオード特性の非整
合性によつて、オフセツトが発生する。特に1V
以下の低電圧源では、顕著となり問題となる。従
つて、出力レベルの精度が要求される場合は、第
2図の如き実施例によつてオフセツトを解消す
る。
Next, based on another embodiment of the present invention shown in FIG.
The current mirror circuit type gain control circuit of the present invention will be explained. In the embodiment of FIG. 1, the NPN transistor D1 is diode-connected to the PNP transistor Q2, and the PNP transistor Q3 is
Offsets occur due to mismatched diode characteristics of NPN transistor Q1. Especially 1V
In the following low voltage sources, this becomes noticeable and becomes a problem. Therefore, if accuracy of the output level is required, the offset can be eliminated by the embodiment shown in FIG.

以下、第2図の実施例に基づき説明する。電流
ミラー回路3の電流源用トランジスタQ2,Q3
は、個々に電流ミラー回路4,5によつて電流ミ
ラー回路3の電流源が制御されている。電流ミラ
ー回路4,5のバイアス側のダイオードD2,D
3が電流ミラー回路6のトランジスタQ4,Q5
に接続される。電流ミラー回路6は、ダイオード
D4とトランジスタQ4,Q5によつて構成さ
れ、トランジスタQ4のエミツタは抵抗R1とダ
イオードD1の接続点に接続される。従つて、電
流ミラー回路6は、電流ミラー回路3と同じ極性
のトランジスタで形成されており、ダイオード
2,D3にNPNトランジスタのダイオード特性
と同じ特性のミラー電流I1,I0を電流ミラー回路
3に供給することが可能であり、極性の異なるト
ランジスタのダイオード特性の違いによつて発生
するオフセツトを完全に解消できる。
The following description will be made based on the embodiment shown in FIG. Current source transistors Q2 and Q3 of current mirror circuit 3
In this case, the current source of the current mirror circuit 3 is controlled by the current mirror circuits 4 and 5, respectively. Diodes D2 and D on the bias side of the current mirror circuits 4 and 5
3 are transistors Q4 and Q5 of the current mirror circuit 6
connected to. The current mirror circuit 6 is composed of a diode D4 and transistors Q4 and Q5, and the emitter of the transistor Q4 is connected to the connection point between the resistor R1 and the diode D1. Therefore, the current mirror circuit 6 is formed of transistors with the same polarity as the current mirror circuit 3, and the mirror currents I 1 and I 0 having the same characteristics as the diode characteristics of the NPN transistor are applied to the diodes 2 and D3 in the current mirror circuit 3. It is possible to completely eliminate offsets caused by differences in diode characteristics of transistors with different polarities.

又、出力端子2からは、±IIN・Aの出力電流を
得ることができる。電流源8からは所定の利得に
調整させる為に定電流を抵抗R1に供給すること
によつて、所定の利得で設定される。無論、可変
電流を抵抗R1に供給することによつて容易に電
流増幅回路の利得を制御することができる。
Further, an output current of ±I IN ·A can be obtained from the output terminal 2. A predetermined gain is set by supplying a constant current from the current source 8 to the resistor R1 in order to adjust the gain to a predetermined value. Of course, the gain of the current amplification circuit can be easily controlled by supplying a variable current to the resistor R1.

上述のように、オフセツトの発生をきらう回路
では、第2図の実施例の如き電流増幅型の利得制
御回路が効果的である。無論、電流増幅率は、抵
抗R1に供給される電流Iによつて発生する抵抗
R1の端子間の電圧降下によつて設定される。
As mentioned above, a current amplification type gain control circuit such as the embodiment shown in FIG. 2 is effective in a circuit where the occurrence of offset is to be avoided. Of course, the current amplification factor is set by the voltage drop across the terminals of resistor R1 caused by the current I supplied to resistor R1.

又、本考案の電流ミラー回路型の利得制御回路
では、トランジスタの飽和電圧VCE(sat)とトランジ
スタのVBEと抵抗R1の電圧Vによつて作動する
ようになされている為に約0.9Vで充分に動作す
るものであり、低電圧源に効果的な増幅回路であ
る。
In addition, in the current mirror circuit type gain control circuit of the present invention, since it is operated by the saturation voltage V CE (sat) of the transistor, V BE of the transistor, and the voltage V of the resistor R1, the voltage V of the resistor R1 is approximately 0.9V. It is an effective amplifier circuit for low voltage sources.

〔考案の効果〕[Effect of idea]

本考案の電流ミラー回路型の利得制御回路は、
1V以下の低電圧源で使用可能なものであり、外
付けの可変抵抗を用いなくとも容易に精度良く増
幅率を設定し得る。無論、電流源8の電流値を可
変すれば、ラジオ受信機等の利得制御回路として
利用できるものであり効果的なものである。
The current mirror circuit type gain control circuit of the present invention is
It can be used with a low voltage source of 1V or less, and the amplification factor can be easily and accurately set without using an external variable resistor. Of course, if the current value of the current source 8 is varied, it can be effectively used as a gain control circuit for a radio receiver or the like.

又、斯る電流ミラー回路型の利得制御回路で
は、オフセツト電圧が低電圧源で特に顕著となる
が、オフセツト電圧をきらう用途では、第2図の
実施例に示したように、極性の等しいダイオード
特性のトランジスタによつて、作り出された電流
源で構成すれば、オフセツト電圧の少ない出力電
圧を得ることが可能である。
In addition, in such a current mirror circuit type gain control circuit, the offset voltage is particularly noticeable in a low voltage source, but in applications where offset voltage is a concern, it is necessary to use diodes with the same polarity as shown in the embodiment of Fig. 2. By constructing a current source created by a transistor with special characteristics, it is possible to obtain an output voltage with a small offset voltage.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図と第2図は、本考案に係る電流ミラー型
増幅回路の実施例を示す図、第3図は、従来の電
流ミラー回路型の増幅回路である。 1……入力端子、2……出力端子、3乃至6…
…電流ミラー回路、7……電流源、8……可変電
流源。
1 and 2 are diagrams showing an embodiment of a current mirror type amplifier circuit according to the present invention, and FIG. 3 shows a conventional current mirror type amplifier circuit. 1...Input terminal, 2...Output terminal, 3 to 6...
...Current mirror circuit, 7...Current source, 8...Variable current source.

Claims (1)

【実用新案登録請求の範囲】 (1) 第1のダイオードと第1のトランジスタから
なる第1の電流ミラー回路に、該第1の電流ミ
ラー回路の電流源用として第2と第3のトラン
ジスタが接続され、該電流源用の第2と第3の
トランジスタを電流ミラー回路の出力段とする
第2の電流ミラー回路を具え、該第1のダイオ
ードと該第2のトランジスタとの接続点を入力
端子とし、該第1のトランジスタと該第3のト
ランジスタとの接続点を出力端子とし、該第1
のダイオードのカソード側に抵抗が接続され、
その接続点に電流源が接続されることによつ
て、所定の利得を得ることを特徴とする電流ミ
ラー回路型の利得制御回路。 (2) 前記第2の電流ミラー回路の出力段の該第2
と該第3のトランジスタの夫々が、電流ミラー
回路を形成し、該電流ミラー回路のバイアス側
のダイオードが第3の電流ミラー回路の出力段
の第1と第2のトランジスタに接続され、該第
2のトランジスタのエミツタが、該第1のダイ
オードのカソードに接続された実用新案登録請
求の範囲第1項記載の電流ミラー回路型の利得
制御回路。
[Claims for Utility Model Registration] (1) A first current mirror circuit consisting of a first diode and a first transistor includes second and third transistors for current sources of the first current mirror circuit. a second current mirror circuit connected to each other, the second and third transistors for the current source serve as output stages of the current mirror circuit, and the connection point between the first diode and the second transistor is input. a terminal, a connection point between the first transistor and the third transistor as an output terminal, and a connection point between the first transistor and the third transistor as an output terminal;
A resistor is connected to the cathode side of the diode,
A current mirror circuit type gain control circuit characterized in that a predetermined gain is obtained by connecting a current source to the connection point. (2) the second output stage of the second current mirror circuit;
and the third transistor form a current mirror circuit, a diode on the bias side of the current mirror circuit being connected to the first and second transistors of the output stage of the third current mirror circuit; 2. A current mirror circuit type gain control circuit according to claim 1, wherein the emitter of the second transistor is connected to the cathode of the first diode.
JP10857286U 1986-07-15 1986-07-15 Expired - Lifetime JPH0535613Y2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10857286U JPH0535613Y2 (en) 1986-07-15 1986-07-15
US07/072,294 US4814724A (en) 1986-07-15 1987-07-13 Gain control circuit of current mirror circuit type
KR878711504U KR900010409Y1 (en) 1986-07-15 1987-07-14 Gain control circuit of current mirror type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10857286U JPH0535613Y2 (en) 1986-07-15 1986-07-15

Publications (2)

Publication Number Publication Date
JPS6315618U JPS6315618U (en) 1988-02-02
JPH0535613Y2 true JPH0535613Y2 (en) 1993-09-09

Family

ID=30985889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10857286U Expired - Lifetime JPH0535613Y2 (en) 1986-07-15 1986-07-15

Country Status (2)

Country Link
JP (1) JPH0535613Y2 (en)
KR (1) KR900010409Y1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9077365B2 (en) * 2010-10-15 2015-07-07 S.C. Johnson & Son, Inc. Application specific integrated circuit including a motion detection system

Also Published As

Publication number Publication date
KR900010409Y1 (en) 1990-11-15
JPS6315618U (en) 1988-02-02

Similar Documents

Publication Publication Date Title
US4814724A (en) Gain control circuit of current mirror circuit type
US4059808A (en) Differential amplifier
JPH027522B2 (en)
US4733196A (en) Current gain stage with low voltage drop
JPH0535613Y2 (en)
US5155429A (en) Threshold voltage generating circuit
JPS63214009A (en) Composite transistor
JPS6154286B2 (en)
JPH0257372B2 (en)
JPS6357808B2 (en)
JPS62117403A (en) Current mirror circuit
JP2568690B2 (en) Constant current circuit
JPS59108411A (en) Current source circuit
JPH0326670Y2 (en)
JPH0145766B2 (en)
JPH0115224Y2 (en)
JPH0328581Y2 (en)
JPH03744Y2 (en)
JPH0680997B2 (en) Multiplication circuit
JPH0115220Y2 (en)
JPH0198307A (en) Transistor amplifier
JPH03283907A (en) Voltage follower circuit
JPH066607Y2 (en) Gain control circuit
JPS645369Y2 (en)
JPS6259926B2 (en)