[go: up one dir, main page]

JPH05183000A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05183000A
JPH05183000A JP3356760A JP35676091A JPH05183000A JP H05183000 A JPH05183000 A JP H05183000A JP 3356760 A JP3356760 A JP 3356760A JP 35676091 A JP35676091 A JP 35676091A JP H05183000 A JPH05183000 A JP H05183000A
Authority
JP
Japan
Prior art keywords
semiconductor device
chip
glass
sealed
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3356760A
Other languages
English (en)
Inventor
Hiroshi Suzushima
浩 鈴島
Hideo Yamamoto
秀男 山本
Takashi Nakayama
高志 中山
Yoshiro Nishimura
芳郎 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP3356760A priority Critical patent/JPH05183000A/ja
Publication of JPH05183000A publication Critical patent/JPH05183000A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 プラスチック封止を行った半導体装置におい
て、耐湿性を向上させる。 【構成】 絶縁基板１１にＩＣチップ２をダイボンドで
接着し、ボンディングワイヤ３で接続を行ったのち、エ
ポキシ系樹脂等の封止樹脂５をＩＣチップ２及びボンデ
ィングワイヤ３を覆うように塗布して硬化し、次いで封
止樹脂５の表面及びその周辺部に、常温液状ガラスを塗
布し硬化させて、ガラス層６を形成した半導体装置を構
成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体素子等を封止
した半導体装置に関する。
【０００２】
【従来の技術】一般にＩＣチップなどの半導体素子は、
外界雰囲気からの保護，電気的絶縁，更には実装時の取
り扱いを容易にするため、封止される。従来、封止には
種々の方法が知られているが、安価で作業性のよいプラ
スチック封止がよく利用されている。
【０００３】次に従来のプラスチック封止を行った半導
体装置の構成例について説明する。図８に示す半導体装
置は、セラミックパッケージ101 にＩＣチップ102 をダ
イボンドにより接着し、ボンディングワイヤ103 で接続
を行った後、セラミックパッケージ101 の開口部にセラ
ミック蓋104 をエポキシ樹脂105 で接着し封止して構成
したものである。
【０００４】図９に示す半導体装置は、同じくセラミッ
クパッケージ101 に光電素子チップ106 をダイボンドに
より接着し、ボンディングワイヤ103 により接続を行
い、光電素子チップ106 上にガラス，石英，サファイヤ
等からなる光透過板又はカラーフィルタ107 を貼り付け
た後、パッケージ101 の開口部に光透過板108 をエポキ
シ樹脂105 で接着し封止したものである。
【０００５】図10に示した半導体装置は、絶縁基板111
にＩＣチップ102 を載置し、ボンディングワイヤ103 に
より接続を行った後、エポキシ樹脂，フェノール樹脂，
シリコーン樹脂等の封止樹脂112 を塗布して封止したも
のである。図11に示した半導体装置は、絶縁基板111 に
ＩＣチップ102 及び封止済みＩＣ又は周辺回路部品113
を載置し、ボンディングワイヤ103 により接続を行った
のち、必要な部分に封止樹脂112 を塗布又は浸漬して封
止したものである。
【０００６】図12及び図13に示した半導体装置は、絶縁
基板111 にＩＣチップ102 をフェースダウンボンディン
グにより接続したのち、封止樹脂112 を塗布して封止し
たものである。なお114 はバンプである。図14に示した
半導体装置は、リードフレーム121 にＩＣチップ102 を
載置し、ボンディングワイヤ103 により接続したのち、
周辺部をエポキシ樹脂等のモールド樹脂122 でトランス
ファーモールドを行い封止したものである。
【０００７】なお上記図10〜図13に示した構成の半導体
装置においては、耐湿性向上のために、プラスチックで
封止を行った後に、更にワックスなどに浸漬し表面に含
浸させることが行われている。
【０００８】
【発明が解決しようとする課題】ところで、プラスチッ
クによる封止は安価で作業性がよく、しかも自由度が他
の封止方法に比べて高い。しかし、その反面、水分の侵
入などによる耐湿性は、ガラス封止に比べて劣るという
欠点があった。またプラスチック封止部の表面にワック
スを含浸させて耐湿性を向上させても、ガラス封止に比
べると劣る上、高温高湿下での使用においては、ワック
ス含浸では全く効果をもたないという問題点があった。
【０００９】本発明は、従来のプラスチック封止を行っ
た半導体装置における上記問題点を解消するためになさ
れたもので、耐湿性の向上が容易に実現可能な半導体装
置を提供することを目的とする。
【００１０】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、半導体素子又は半導体素子と周
辺回路素子とを基体に接続しプラスチックで封止した半
導体装置において、前記プラスチック封止部及びその周
辺の外表面に常温液状ガラスを塗布又は浸漬して形成し
たガラス層を設けるものである。
【００１１】このようにプラスチック封止部及びその周
辺の外表面に常温液状ガラスを塗布又は浸漬して形成し
たガラス層を設けているので、従来300 ℃以上の高温度
下でしかできなかったガラス封止が200 ℃以下の低温度
下で可能となり、プラスチック封止時の温度以上にする
ことなく、耐湿性が良く気密性の優れた半導体装置を容
易に実現することができる。
【００１２】
【実施例】次に実施例について説明する。図１は、本発
明に係る半導体装置の第１実施例を示す断面図であり、
この実施例はＩＣチップをセラミックパッケージに封止
したものに本発明を適用したものである。図１におい
て、１はセラミックパッケージで、該パッケージ１にＩ
Ｃチップ２をダイボンドにより接着し、Al，Au等のボン
ディングワイヤ３により接続を行ったのち、パッケージ
１の開口部にセラミック蓋４をエポキシ系樹脂等の封止
樹脂５で接着する。次いで封止樹脂５の外表面及びその
周辺部、並びにセラミック蓋４の表面等、耐湿性を向上
させるため必要な部分に、常温液状ガラスを塗布し200
℃以下で硬化させてガラス層６を形成し、気密封止の半
導体装置を構成する。
【００１３】図２は、第２実施例を示す断面図で、光電
素子をセラミックパッケージに封止したものに本発明を
適用したものである。第１実施例と同様に、セラミック
パッケージ１に光電素子７をダイボンドにより接着し、
ボンディングワイヤ３により接続を行い、光電素子７上
にガラス，石英，サファイヤ等の光透過板又はカラーフ
ィルタ８を貼り付けたのち、保護用透光性板９をパッケ
ージ１の開口部にエポキシ系樹脂等の封止樹脂５で接着
し封止硬化する。次いで封止樹脂５の外表面及びその周
辺部に、常温液状ガラスを塗布し硬化させてガラス層６
を形成し、気密封止の半導体装置を構成する。
【００１４】図３は、第３実施例を示す断面図で、この
実施例はＩＣチップを絶縁基板に封止したものに本発明
を適用したものである。図３において、11は絶縁基板
で、該絶縁基板11にＩＣチップ２をダイボンドにより接
着し、ボンディングワイヤ３で接続を行ったのち、エポ
キシ系樹脂，フェノール系樹脂，アクリル系樹脂等の封
止樹脂５をＩＣチップ２及びボンディングワイヤ３を覆
うように塗布し硬化する。次いで封止樹脂５の表面及び
その周辺部に、常温液状ガラスを塗布し硬化させてガラ
ス層６を形成し、気密封止の半導体装置を構成する。
【００１５】図４は、第４実施例を示す断面図で、ＩＣ
チップ２のほかに他の回路素子を一体に基板に載置した
モジュール基板に本発明を適用したものである。すなわ
ち絶縁基板11上にＩＣチップ２及び封止済みＩＣ又は周
辺回路部品21を載置して、ボンディングワイヤ３で接続
したのち、エポキシ系樹脂等の封止樹脂５をＩＣチップ
２，周辺回路部品21，絶縁基板11の端面及び下面に塗布
又は浸漬し硬化させて封止する。次いで封止樹脂５の外
表面に、常温液状ガラスを塗布し硬化させてガラス層６
を形成する。
【００１６】図５は、第５実施例を示す断面図で、フリ
ップチップ方式の半導体装置に本発明を適用したもので
ある。図５において、31はフリップチップ方式のＩＣチ
ップで、該ＩＣチップ31を絶縁基板32にバンプ33を介し
てフェースダウンボンディングにより接続したのち、Ｉ
Ｃチップ31の周囲及びその接続部分に、エポキシ系樹脂
等の封止樹脂５を塗布し硬化させる。次いで封止樹脂５
の表面及びその周辺部に、常温液状ガラスを塗布又は浸
漬し硬化させてガラス層６を形成し、気密封止の半導体
装置を構成する。なおこの実施例においては、絶縁基板
32として透光性基板を用いることもできる。
【００１７】図６は、第６実施例を示す断面図で、ＴＡ
Ｂ方式によりＩＣチップを絶縁基板にフェースダウンボ
ンディングで接続し封止したものに本発明を適用したも
のである。図６において、41は絶縁基板で、該絶縁基板
41上のインナーリードとＩＣチップ31をバンプ33を介し
てフェースダウンボンディングにより接続したのち、Ｉ
Ｃチップ31の周囲，絶縁基板41の接続部分の両面に、エ
ポキシ系樹脂等の封止樹脂５を塗布し硬化させる。次い
で封止樹脂５の表面及びその周辺部に、常温液状ガラス
を塗布又は浸漬し硬化させてガラス層６を形成し、気密
封止の半導体装置を構成する。
【００１８】図７は、第７実施例を示す断面図で、この
実施例はリードフレームを用いたモールド封止方式の半
導体装置に本発明を適用したものである。図７におい
て、51はリードフレームで、該リードフレーム51上にＩ
Ｃチップ２をダイボンドにより接着し、リードフレーム
51上のリード配線部とボンディングワイヤ３で接続した
のち、ＩＣチップ２，ボンディングワイヤ３及びリード
フレーム51の下面を囲むように、エポキシ系樹脂等のモ
ールド樹脂52でトランスファーモールドし封止する。次
いでモールド樹脂52の表面及びその周辺部に、常温液状
ガラスを塗布又は浸漬し硬化させてガラス層６を形成
し、気密封止の半導体装置を構成する。
【００１９】上記各実施例において、遮光，着色が必要
な場合、ガラス層を形成するための常温液状ガラスに着
色顔料を混合したものを用いてもよく、これにより気密
性及び遮光性の高い封止が得られる。
【００２０】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、プラスチック封止部及びその周辺の外
表面に常温液状ガラスの塗布等で形成したガラス層を設
けているので、プラスチック封止時の温度以上にするこ
となく、耐湿性が良く気密性の優れた半導体装置の封止
を容易に実現することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の第１実施例を示す断
面図である。
【図２】第２実施例を示す断面図である。
【図３】第３実施例を示す断面図である。
【図４】第４実施例を示す断面図である。
【図５】第５実施例を示す断面図である。
【図６】第６実施例を示す断面図である。
【図７】第７実施例を示す断面図である。
【図８】従来の半導体装置の構成例を示す断面図であ
る。
【図９】従来の半導体装置の他の構成例を示す断面図で
ある。
【図10】従来の半導体装置の他の構成例を示す断面図で
ある。
【図11】従来の半導体装置の他の構成例を示す断面図で
ある。
【図12】従来の半導体装置の他の構成例を示す断面図で
ある。
【図13】従来の半導体装置の他の構成例を示す断面図で
ある。
【図14】従来の半導体装置の他の構成例を示す断面図で
ある。
【符号の説明】
１ セラミックパッケージ ２ ＩＣチップ ３ ボンディングワイヤ ４ セラミック蓋 ５ 封止樹脂 ６ ガラス層 ７ 光電素子 ８ 光透過板又はカラーフィルタ ９ 保護用透光性板 11 絶縁基板 21 周辺回路部品 31 ＩＣチップ 32 絶縁基板 33 バンプ 41 絶縁基板 51 リードフレーム 52 モールド樹脂
【手続補正書】
【提出日】平成４年６月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】図３は、第３実施例を示す断面図で、この
実施例はＩＣチップを絶縁基板に封止したものに本発明
を適用したものである。図３において、１１は絶縁基板
で、該絶縁基板１１にＩＣチップ２をダイボンドにより
接着し、ボンディングワイヤ３で接続を行ったのち、エ
ポキシ系樹脂，フェノール系樹脂，アクリル系樹脂等の
封止樹脂５をＩＣチップ２及びボンディングワイヤ３を
覆うように塗布し硬化する。次いで封止樹脂５の表面及
びその周辺部に、常温液状ガラスを塗布し硬化させて、
ガラス層６を形成した半導体装置を構成する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】図５は、第５実施例を示す断面図で、フリ
ップチップ方式の半導体装置に本発明を適用したもので
ある。図５において、３１はフリップチップ方式のＩＣ
チップで、該ＩＣチップ３１を絶縁基板３２にバンプ３
３を介してフェースダウンボンディングにより接続した
のち、ＩＣチップ３１の周囲及びその接続部分に、エポ
キシ系樹脂等の封止樹脂５を塗布し硬化させる。次いで
封止樹脂５の表面及びその周辺部に、常温液状ガラスを
塗布又は浸漬し硬化させて、ガラス層６を形成した半導
体装置を構成する。なおこの実施例においては、絶縁基
板３２として透光性基板を用いることもできる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】図６は、第６実施例を示す断面図で、ＴＡ
Ｂ方式によりＩＣチップを絶縁基板にフェースダウンボ
ンディングで接続し封止したものに本発明を適用したも
のである。図６において、４１は絶縁基板で、該絶縁基
板４１上のインナーリードとＩＣチップ３１をバンプ３
３を介してフェースダウンボンディングにより接続した
のち、ＩＣチップ３１の周囲，絶縁基板４１の接続部分
の両面に、エポキシ系樹脂等の封止樹脂５を塗布し硬化
させる。次いで封止樹脂５の表面及びその周辺部に、常
温液状ガラスを塗布又は浸漬し硬化させて、ガラス層６
を形成した半導体装置を構成する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】図７は、第７実施例を示す断面図で、この
実施例はリードフレームを用いたモールド封止方式の半
導体装置に本発明を適用したものである。図７におい
て、５１はリードフレームで、該リードフレーム５１上
にＩＣチップ２をダイボンドにより接着し、リードフレ
ーム５１上のリード配線部とボンディングワイヤ３で接
続したのち、ＩＣチップ２，ボンディングワイヤ３及び
リードフレーム５１の下面を囲むように、エポキシ系樹
脂等のモールド樹脂５２でトランスファーモールドし封
止する。次いでモールド樹脂５２の表面及びその周辺部
に、常温液状ガラスを塗布又は浸漬し硬化させて、ガラ
ス層６を形成した半導体装置を構成する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】上記各実施例において、遮光，着色が必要
な場合、ガラス層を形成するための常温液状ガラスに着
色顔料を混合したものを用いてもよく、これにより機密
性及び遮光性の高い封止が得られる。
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
フロントページの続き (72)発明者 西村 芳郎 東京都渋谷区幡ケ谷２丁目43番２号 オリ ンパス光学工業株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子又は半導体素子と周辺回路素
    子とを基体に接続しプラスチックで封止した半導体装置
    において、前記プラスチック封止部及びその周辺の外表
    面に常温液状ガラスを塗布又は浸漬して形成したガラス
    層を設けたことを特徴とする半導体装置。
  2. 【請求項２】 前記常温液状ガラスは、着色顔料が混合
    されていることを特徴とする請求項１記載の半導体装
    置。
JP3356760A 1991-12-26 1991-12-26 半導体装置 Withdrawn JPH05183000A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3356760A JPH05183000A (ja) 1991-12-26 1991-12-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3356760A JPH05183000A (ja) 1991-12-26 1991-12-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH05183000A true JPH05183000A (ja) 1993-07-23

Family

ID=18450636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3356760A Withdrawn JPH05183000A (ja) 1991-12-26 1991-12-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH05183000A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005508763A (ja) * 2001-11-09 2005-04-07 ３デー　プリュー 任意の応力から保護されるコンポーネントの気密カプセル封じのための装置
EP2933830A1 (en) * 2014-03-27 2015-10-21 Intel IP Corporation Electric circuit on flexible substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005508763A (ja) * 2001-11-09 2005-04-07 ３デー　プリュー 任意の応力から保護されるコンポーネントの気密カプセル封じのための装置
EP2933830A1 (en) * 2014-03-27 2015-10-21 Intel IP Corporation Electric circuit on flexible substrate
JP2015192144A (ja) * 2014-03-27 2015-11-02 インテル・コーポレーション フレキシブル基板上の電気回路
US9930793B2 (en) 2014-03-27 2018-03-27 Intel Corporation Electric circuit on flexible substrate

Similar Documents

Publication Publication Date Title
WO2018187963A1 (zh) 光学指纹传感器和光学指纹传感器的封装方法
JPH06151977A (ja) 光半導体装置
JPH0831988A (ja) テープキャリアパッケージの封止構造
JP2003163341A (ja) 固体撮像装置
JPH05183000A (ja) 半導体装置
JPH05183072A (ja) 半導体装置
JPS6077446A (ja) 封止半導体装置
JP2982971B2 (ja) インターナル・ダム・バーを有する集積回路用ポスト・モールド・キャビティ型パッケージ
US10374104B2 (en) Waterproof electronic packaging structure and method for making the same
TWM573895U (zh) 具有防溢膠功能之晶片封裝結構
CN100483747C (zh) 光学组件的封装构造及其制造方法
TWI220780B (en) Semiconductor package
JPH0529663A (ja) 光半導体装置およびその樹脂封止方法
JPH0272656A (ja) 半導体素子の封止構造
JPH05183071A (ja) 半導体装置
JPH05182999A (ja) 半導体装置
JPS61189656A (ja) 樹脂封止型半導体装置
JPS6083337A (ja) 半導体装置の製造方法
JPH0526760Y2 (ja)
JPH03116960A (ja) 半導体装置
JPS6020587A (ja) 光結合器の製造方法
JPH025553A (ja) 半導体装置
JPS61240664A (ja) 半導体装置
JPH0433357A (ja) マルチ・チップ・パッケージの構造
JPS61216438A (ja) 封止された電子部品の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311