[go: up one dir, main page]

JPH05175192A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05175192A
JPH05175192A JP33903691A JP33903691A JPH05175192A JP H05175192 A JPH05175192 A JP H05175192A JP 33903691 A JP33903691 A JP 33903691A JP 33903691 A JP33903691 A JP 33903691A JP H05175192 A JPH05175192 A JP H05175192A
Authority
JP
Japan
Prior art keywords
layer
metal layer
insulating substrate
silicon
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33903691A
Other languages
Japanese (ja)
Inventor
Takuya Watabe
卓哉 渡部
四郎 ▲広▼田
Shiro Hirota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP33903691A priority Critical patent/JPH05175192A/en
Publication of JPH05175192A publication Critical patent/JPH05175192A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To strengthen adhesiveness between a substrate and a metal layer so as to perform patterning by ion etching in relation to formation of a wiring to be provided on an insulating substrate. CONSTITUTION:The manufacture includes a process of piling up a silicon layer 2 consisting either of amorphous silicon and polycrystalline silicon on the surface of an insulating substrate 1, a process of piling up a conductive layer 3 on the surface of the silicon layer 2 and a process forming a wiring pattern 6 by simultaneously and selectively performing ion etching on the metal layer 3 and the silicon layer 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し,特に表面が絶縁物の基板上に設けられる配線の形
成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a wiring whose surface is provided on a substrate made of an insulating material.

【0002】アクテブマトリックス型の液晶表示装置
は,液晶駆動用の薄膜トランジスタを絶縁物からなる又
は表面を絶縁層で被覆された絶縁基板上に形成し,各素
子を接続する配線を,絶縁基板表面に導電性金属層を堆
積し,これをパターニングして配線パターンとすること
により製造されている。
In an active matrix type liquid crystal display device, a thin film transistor for driving a liquid crystal is formed on an insulating substrate made of an insulating material or the surface of which is covered with an insulating layer, and wiring for connecting each element is formed on the surface of the insulating substrate. It is manufactured by depositing a conductive metal layer and patterning it to form a wiring pattern.

【0003】かかる配線は,比抵抗の小さな材料を用い
たもので,かつ信頼性の高いものが望ましい。このた
め,比抵抗の小さな金属を用いて絶縁基板上に信頼性の
高い配線を容易に形成できる半導体装置の製造方法が必
要とされている。
It is desirable that such wiring is made of a material having a small specific resistance and has high reliability. Therefore, there is a need for a method of manufacturing a semiconductor device that can easily form highly reliable wiring on an insulating substrate using a metal having a low specific resistance.

【0004】[0004]

【従来の技術】図2は従来法の実施例工程図であり,液
晶表示装置の製造過程において絶縁基板上に配線パター
ンを形成する工程を断面で表したものである。なお,配
線パターンの製造に直接関与しないものは,図2では省
略されている。
2. Description of the Related Art FIG. 2 is a process diagram of an embodiment of a conventional method, and is a sectional view showing a process of forming a wiring pattern on an insulating substrate in a manufacturing process of a liquid crystal display device. Elements that are not directly involved in the manufacture of the wiring pattern are omitted in FIG.

【0005】図2を参照して,従来の技術を説明する。
従来の技術は先ず,図2(a),(b)を参照して,ガ
ラスからなる絶縁基板1を洗浄し,絶縁基板1の一表面
にアルミニュウムをスパッタして金属層3を堆積する。
A conventional technique will be described with reference to FIG.
2A and 2B, the conventional technique first cleans the insulating substrate 1 made of glass, and sputters aluminum on one surface of the insulating substrate 1 to deposit the metal layer 3.

【0006】次いで,図2(c)を参照して,チタン層
4をスパッタにより堆積する。次いで,図2(d)を参
照して,チタン層4上にレジストパターン5をフォトリ
ソグラフイにより形成する。
Next, referring to FIG. 2C, a titanium layer 4 is deposited by sputtering. Next, referring to FIG. 2D, a resist pattern 5 is formed on the titanium layer 4 by photolithography.

【0007】次いで,図2(e)を参照して,レジスト
パターン5をマスクとするイオンエッチングによりチタ
ン層4をパターニングする。次いで,図2(d)を参照
して,チタン層4をマスクとして金属層3をウエットエ
ッチングすることにより,金属層3とチタン層4とが重
層された配線パターン6が絶縁基板1上に形成される。
Next, referring to FIG. 2E, the titanium layer 4 is patterned by ion etching using the resist pattern 5 as a mask. Next, referring to FIG. 2D, the metal layer 3 is wet-etched using the titanium layer 4 as a mask to form a wiring pattern 6 in which the metal layer 3 and the titanium layer 4 are overlaid on the insulating substrate 1. To be done.

【0008】しかし,アルミニュウム層をイオンエッチ
ングするとき表面にひげ結晶が成長して表面の平坦性を
損なうため,かかる従来の配線形成方法では,アルミニ
ュウムからなる金属層3のエッチングにイオンエッチン
グ法を適用することができない。このため,チタン層4
のイオンエッチングと金属層3のウエットエッチングと
を2工程に分けてする必要があり,このため製造工程が
増加しかつ複雑になる。また,ウエットエッチングによ
っては,精密なパターニングをすることは困難である。
However, whiskers grow on the surface when ion-etching the aluminum layer and impair the flatness of the surface. Therefore, in such a conventional wiring forming method, the ion-etching method is applied to the etching of the metal layer 3 made of aluminum. Can not do it. Therefore, the titanium layer 4
It is necessary to separately perform the ion etching and the wet etching of the metal layer 3 in two steps, which increases the number of manufacturing steps and complicates them. Further, it is difficult to perform precise patterning by wet etching.

【0009】なお,アルミニュウム上に設けられたチタ
ン層4は,アルミニュウムが絶縁基板1との密着性が悪
く容易に剥離,破断するため,アルミニュウムパターン
の破断強度を強化する目的から設けられている。従っ
て,従来のアルミニュウム配線においては,信頼性の見
地からチタン層を省略することができない。このためア
ルミニュウム層とチタン層との2つのエッチング工程は
必須のものである。
The titanium layer 4 provided on the aluminum is provided for the purpose of enhancing the breaking strength of the aluminum pattern because the aluminum has poor adhesion to the insulating substrate 1 and easily peels off and breaks. Therefore, in the conventional aluminum wiring, the titanium layer cannot be omitted from the viewpoint of reliability. Therefore, the two etching steps of the aluminum layer and the titanium layer are indispensable.

【0010】[0010]

【発明が解決しようとする課題】上述したように,従来
の絶縁基板上に金属層を堆積し,エッチングにより配線
パターンに形成する半導体装置の製造方法では,基板と
金属層との密着性が悪いためチタン層による補強を必要
とする。しかし,金属層はイオンエッチングすることが
できないから,金属層のエッチングはウエットエッチン
グによらざるを得ない。このため,チタン層のイオンエ
ッチングを金属層のウエットエッチングとは別工程でし
なければならず,工程が多くかつ複雑になるという欠点
がある。
As described above, in the conventional method for manufacturing a semiconductor device in which a metal layer is deposited on an insulating substrate and is formed into a wiring pattern by etching, the adhesion between the substrate and the metal layer is poor. Therefore, reinforcement with a titanium layer is required. However, since the metal layer cannot be ion-etched, the metal layer must be etched by wet etching. For this reason, the ion etching of the titanium layer has to be performed in a separate step from the wet etching of the metal layer, which has the drawback that the number of steps becomes complicated.

【0011】また,ウエットエッチングでは金属層を精
密にパターニングすることができないという欠点があ
る。さらに,基板と金属層との脆弱な密着性は半導体装
置の信頼性を損なうという問題がある。
Further, there is a drawback that the metal layer cannot be precisely patterned by wet etching. In addition, the weak adhesion between the substrate and the metal layer causes a problem of impairing the reliability of the semiconductor device.

【0012】本発明は,絶縁基板表面と金属層との密着
性を強固にすることにより金属層のイオンエッチングを
可能にするもので,配線の信頼性を向上するとともに,
一度のイオンエッチングにより金属層を精密にパターニ
ングできる半導体装置の製造方法を提供することを目的
とする。
The present invention enables ion etching of the metal layer by strengthening the adhesion between the surface of the insulating substrate and the metal layer, thereby improving the reliability of the wiring and
It is an object of the present invention to provide a method for manufacturing a semiconductor device, which can precisely pattern a metal layer by one-time ion etching.

【0013】[0013]

【課題を解決するための手段】図1は本発明の実施例工
程図であり,絶縁基板上に配線パターンを形成する工程
を断面で表したものである。なお,配線パターンの製造
に直接関与しないものは,図1では省略されている。
FIG. 1 is a process chart of an embodiment of the present invention, which is a sectional view showing a process of forming a wiring pattern on an insulating substrate. Elements that are not directly involved in the manufacture of the wiring pattern are omitted in FIG.

【0014】上記課題を解決するために本願発明の第一
の構成は,図1を参照して,絶縁基板1表面に,非晶質
シリコン及び多結晶シリコンのうちの何れかからなるシ
リコン層2を堆積する工程と,該シリコン層2表面に導
電性の金属層3を堆積する工程と,該金属層3及び該シ
リコン層2を同時に選択的にイオンエッチングして配線
パターン6を形成する工程とを有することを特徴として
構成し,及び,第二の構成は,第一の構成の半導体装置
の製造方法において,該金属層3は,アルミニュウムか
らなることを特徴として構成する。
In order to solve the above-mentioned problems, the first structure of the present invention is as follows. Referring to FIG. 1, a silicon layer 2 made of either amorphous silicon or polycrystalline silicon is formed on the surface of an insulating substrate 1. And a step of depositing a conductive metal layer 3 on the surface of the silicon layer 2, and a step of selectively ion-etching the metal layer 3 and the silicon layer 2 simultaneously to form a wiring pattern 6. And the second structure is characterized in that, in the method for manufacturing a semiconductor device having the first structure, the metal layer 3 is made of aluminum.

【0015】[0015]

【作用】本発明の構成では,配線パターンとなるべき金
属層は,絶縁基板上に堆積された非晶質又は多結晶のシ
リコン層上に堆積される。
In the structure of the present invention, the metal layer to be the wiring pattern is deposited on the amorphous or polycrystalline silicon layer deposited on the insulating substrate.

【0016】絶縁基板上に堆積されたシリコン層は強い
密着性を有することが知られており,またシリコン層上
に堆積された金属層はシリコン層との密着性がよい。こ
のため本発明によれば,信頼性の高い配線パターンが形
成されるのである。
It is known that the silicon layer deposited on the insulating substrate has strong adhesion, and the metal layer deposited on the silicon layer has good adhesion to the silicon layer. Therefore, according to the present invention, a highly reliable wiring pattern is formed.

【0017】さらに,本発明の発明者は,本構成のシリ
コン層上に堆積された金属層は,イオンエッチングをし
てもひげ結晶を生じないことを明らかにしたのである。
このため,金属層をイオンエッチングして配線パターン
を形成することができる。従って,ウエットエッチング
を用いずイオンエッチングにより配線パターンを形成す
ることができるから,精密なパターニングがなされるの
である。
Further, the inventor of the present invention has clarified that the metal layer deposited on the silicon layer of the present structure does not generate whiskers even if ion etching is performed.
Therefore, the metal layer can be ion-etched to form a wiring pattern. Therefore, since the wiring pattern can be formed by ion etching without using wet etching, precise patterning is performed.

【0018】また,シリコン層,あるいはチタン層は容
易にイオンエッチングすることができる。このため,本
発明によれば,シリコン層と金属層,又はこれらにチタ
ン層を積層してなる堆積層を,1度のイオンエッチング
で配線パターンに形成することができるのである。従っ
て製造工程は少なくかつ単純になる。なお,かかる工程
の短縮は,先に絶縁基板上に製造されている素子,例え
ばトランジスタの信頼性の向上に寄与する。
The silicon layer or titanium layer can be easily ion-etched. Therefore, according to the present invention, the silicon layer and the metal layer, or the deposited layer formed by laminating the titanium layer on the silicon layer and the metal layer can be formed into the wiring pattern by one-time ion etching. Therefore, the manufacturing process is small and simple. It should be noted that such shortening of the steps contributes to the improvement of the reliability of the device, such as a transistor, which is previously manufactured on the insulating substrate.

【0019】本構成において,金属層とシリコン層とが
強い密着力を有するのは,本発明の発明者により次の理
由によると考察されている。絶縁基板表面に直接金属層
を堆積する場合は,金属層の堆積の初期段階で絶縁基板
表面に生成する成長核の密度が少ない。このため,絶縁
基板と強固な結合をなす界面の面積が少なく,絶縁基板
との密着力が弱い。また隣接する成長核までの距離が大
きいため柱状構造を採りやすく,このため,粒界に位置
する原子はイオンエッチングにより付与されるエネルギ
ーにより容易に表面に移動しひげ結晶を成長する。
It is considered by the inventor of the present invention that the metal layer and the silicon layer have a strong adhesive force in the present structure for the following reason. When the metal layer is deposited directly on the surface of the insulating substrate, the density of growth nuclei formed on the surface of the insulating substrate is low in the initial stage of depositing the metal layer. Therefore, the area of the interface forming a strong bond with the insulating substrate is small, and the adhesive force with the insulating substrate is weak. In addition, since the distance between adjacent growth nuclei is large, it is easy to adopt a columnar structure. Therefore, the atoms located at the grain boundaries easily move to the surface by the energy given by ion etching and grow whiskers.

【0020】他方,シリコンは表面エネルギーが大きい
ため,シリコン層表面に堆積された金属層は成長核を高
密度に生成するのである。このため,絶縁基板との密着
力が強く,また柱状構造を形成しないのでイオンエッチ
ングの際に生ずるひげ結晶の成長を抑制するのである。
On the other hand, since silicon has a large surface energy, the metal layer deposited on the surface of the silicon layer produces growth nuclei at a high density. Therefore, the adhesion with the insulating substrate is strong and the columnar structure is not formed, so that the growth of whiskers generated during ion etching is suppressed.

【0021】従って,本発明の構成によれば,比抵抗の
低い配線材料,例えばアルミニュウムを絶縁基板上に堆
積して,これをイオンエッチングして配線パターンに加
工することができるのである。なお,微細なグレインか
らなる金属層が堆積するから精密にエッチングできると
いう効果も生ずる。
Therefore, according to the structure of the present invention, a wiring material having a low specific resistance, such as aluminum, can be deposited on the insulating substrate and ion-etched to form a wiring pattern. In addition, since a metal layer made of fine grains is deposited, there is an effect that it can be precisely etched.

【0022】[0022]

【実施例】本発明を実施例を参照して説明する。絶縁基
板1は,図1(a)を参照して,表面にトランジスタ等
の素子(図1では省略されている。)が形成されたアク
テブマトリックス型の液晶表示装置の表示部となるガラ
ス基板である。
EXAMPLES The present invention will be described with reference to examples. Referring to FIG. 1A, the insulating substrate 1 is a glass substrate serving as a display portion of an active matrix type liquid crystal display device having elements such as transistors (not shown in FIG. 1) formed on the surface thereof. is there.

【0023】先ず,図1(b)を参照して,絶縁基板1
の表面に例えばプラズマCVD法(化学気相堆積法)に
より非晶質シリコン層を例えば5nm堆積する。なお,非
晶質シリコン層に代えて多結晶シリコン層でもよい。
First, referring to FIG. 1B, the insulating substrate 1
An amorphous silicon layer is deposited on the surface of the substrate by, for example, plasma CVD (chemical vapor deposition) to a thickness of 5 nm. A polycrystalline silicon layer may be used instead of the amorphous silicon layer.

【0024】次いで,図1(c)を参照して,金属層3
を例えば厚さ60nmのアルミニュウム層をスパッタ法に
より堆積する。堆積は他の通常用いられる方法によるこ
ともできる。
Next, referring to FIG. 1C, the metal layer 3
A 60 nm thick aluminum layer is deposited by sputtering. Deposition can also be by other commonly used methods.

【0025】次いで,図1(d)を参照して,チタン層
4をスパッタ法により例えば膜厚40nm堆積する。この
チタン層4はアルミニュウムの破断強度を強化し補強す
るもので,本発明の必須の要件ではないが,信頼性を向
上するために利用することが好ましい。
Next, with reference to FIG. 1D, a titanium layer 4 is deposited by sputtering, for example, to a thickness of 40 nm. The titanium layer 4 strengthens and reinforces the breaking strength of aluminum and is not an essential requirement of the present invention, but it is preferably used for improving reliability.

【0026】次いで,図1(e)を参照して,チタン層
4上にレジストを塗布しフォトリソグラフィによりレジ
ストパターン5を形成する。次いで,図1(f)を参照
して,レジストパターン5をマスクとするイオンエッチ
ングにより同時にチタン層4,金属層3及びシリコン層
2をパターニングして配線パターン6を形成する。この
配線パターン6を形成するためのイオンエッチングは,
例えば流量100cc/ 分の三塩化硼素と流量100cc/
分の塩素の圧力10mToor の混合雰囲気でする,平行平
板型のプラズマエッチングにより行うことができる。
Next, referring to FIG. 1E, a resist is applied on the titanium layer 4 and a resist pattern 5 is formed by photolithography. Next, referring to FIG. 1F, the titanium layer 4, the metal layer 3 and the silicon layer 2 are simultaneously patterned by ion etching using the resist pattern 5 as a mask to form a wiring pattern 6. The ion etching for forming this wiring pattern 6 is
For example, boron trichloride with a flow rate of 100cc / min and flow rate of 100cc / min
It can be performed by parallel plate type plasma etching in a mixed atmosphere with a chlorine pressure of 10 mToor.

【0027】本実施例では,強化のためにチタン層4を
設けても,エッチング工程が増加することがなく,工程
を増加せずに配線の信頼性を向上することができる。本
発明の他の実施例は,図1を参照して,前記実施例にお
いて,シリコン層1上に金属層3を堆積した後,熱処理
してシリコン層1を金属層3との合金層とする。
In the present embodiment, even if the titanium layer 4 is provided for strengthening, the number of etching steps does not increase, and the reliability of the wiring can be improved without increasing the number of steps. In another embodiment of the present invention, referring to FIG. 1, the metal layer 3 is deposited on the silicon layer 1 and heat-treated to make the silicon layer 1 an alloy layer with the metal layer 3 in the above embodiment. .

【0028】次いで同様にして配線パターンを形成す
る。本実施例によれば,金属層と絶縁基板との密着性を
より強くすることができ,信頼性が向上する。
Then, a wiring pattern is formed in the same manner. According to this embodiment, the adhesion between the metal layer and the insulating substrate can be made stronger and the reliability is improved.

【0029】[0029]

【発明の効果】上述のように本発明によれば,絶縁基板
表面に密着力のある,かつイオンエッチングしてもひげ
結晶を生じない金属層を堆積することができるので,信
頼性の高い配線パターンを一度のイオンエッチングによ
り形成する半導体装置の製造方法を提供することがで
き,半導体装置の性能向上に寄与するところが大きい。
As described above, according to the present invention, a highly reliable wiring can be deposited on the surface of an insulating substrate because a metal layer that has adhesion and does not generate whiskers even when ion-etched is deposited. It is possible to provide a method for manufacturing a semiconductor device in which a pattern is formed by one-time ion etching, and this greatly contributes to improving the performance of the semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第一実施例工程図FIG. 1 is a process chart of a first embodiment of the present invention.

【図2】 従来法の実施例工程図FIG. 2 is a process chart of an example of a conventional method.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 シリコン層 3 金属層 4 チタン層 5 レジストパターン 6 配線パターン 1 Insulating Substrate 2 Silicon Layer 3 Metal Layer 4 Titanium Layer 5 Resist Pattern 6 Wiring Pattern

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 29/784

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板(1)表面に,非晶質シリコン
及び多結晶シリコンのうちの何れかからなるシリコン層
(2)を堆積する工程と, 該シリコン層(2)表面に導電性の金属層(3)を堆積
する工程と, 該金属層(3)及び該シリコン層(2)を同時に選択的
にイオンエッチングして配線パターン(6)を形成する
工程とを有することを特徴とする半導体装置の製造方
法。
1. A step of depositing a silicon layer (2) made of any one of amorphous silicon and polycrystalline silicon on the surface of an insulating substrate (1), and a conductive layer on the surface of the silicon layer (2). It has a step of depositing a metal layer (3) and a step of simultaneously selectively ion-etching the metal layer (3) and the silicon layer (2) to form a wiring pattern (6). Method of manufacturing semiconductor device.
【請求項2】 請求項1記載の半導体装置の製造方法に
おいて, 該金属層(3)は,アルミニュウムからなることを特徴
とする半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the metal layer (3) is made of aluminum.
JP33903691A 1991-12-20 1991-12-20 Manufacture of semiconductor device Pending JPH05175192A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33903691A JPH05175192A (en) 1991-12-20 1991-12-20 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33903691A JPH05175192A (en) 1991-12-20 1991-12-20 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05175192A true JPH05175192A (en) 1993-07-13

Family

ID=18323668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33903691A Pending JPH05175192A (en) 1991-12-20 1991-12-20 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05175192A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005202394A (en) * 2003-12-29 2005-07-28 Lg Phillips Lcd Co Ltd Liquid crystal display element and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005202394A (en) * 2003-12-29 2005-07-28 Lg Phillips Lcd Co Ltd Liquid crystal display element and manufacturing method thereof
US7488612B2 (en) 2003-12-29 2009-02-10 Lg Dsiplay Co., Ltd. Liquid crystal display device and fabricating method thereof
US7906781B2 (en) 2003-12-29 2011-03-15 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof

Similar Documents

Publication Publication Date Title
JPH05347272A (en) Manufacture of semiconductor device
US5310695A (en) Interconnect structure in semiconductor device and method for making the same
US5583074A (en) Semiconductor circuit
JPH05175192A (en) Manufacture of semiconductor device
JPH0964050A (en) Semiconductor device and method of manufacturing the same
JP2931297B1 (en) Flexible substrate manufacturing method
JPH06310512A (en) Copper wiring and its formation
JP3036320B2 (en) Method of manufacturing transmission mask for charged beam exposure
JP2891488B2 (en) Semiconductor device and manufacturing method thereof
KR20140111050A (en) Method and structure for reducing cracks in a dielectric layer in contact with metal
JPH06132536A (en) Film transistor
JPH05343613A (en) Integrated circuit device
JPH0621052A (en) Manufacture of conductive film
JPH0536846A (en) Manufacture of semiconductor device
JPS6347981A (en) Thin film transistor and manufacture thereof
JP3279737B2 (en) Method for manufacturing semiconductor device
JP2671369B2 (en) Method for manufacturing semiconductor device
JPH039569A (en) Thin film transistor
JPH069220B2 (en) Multilayer wiring
JP2994644B2 (en) Electrode formation method
JPH0521469A (en) Manufacture of semiconductor device
JP2785474B2 (en) Method of forming an opening in a metal projection forming substrate
JPH04313266A (en) Thin-film semiconductor device
JPH0590203A (en) Manufacture of semiconductor device
JPH0878523A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000404