JPH0471331B2 - - Google Patents
Info
- Publication number
- JPH0471331B2 JPH0471331B2 JP59226361A JP22636184A JPH0471331B2 JP H0471331 B2 JPH0471331 B2 JP H0471331B2 JP 59226361 A JP59226361 A JP 59226361A JP 22636184 A JP22636184 A JP 22636184A JP H0471331 B2 JPH0471331 B2 JP H0471331B2
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- positive
- pattern
- positive photoresist
- beam exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子ビーム露光を用いた微細パター
ン形成方法に関するものである。
ン形成方法に関するものである。
従来例の構成とその問題点
半導体素子の微細化が進むにつれて、微細なパ
ターンを形成するために電子ビーム露光が用いら
れるようになつた。電子ビーム露光は微細なパタ
ーンを描画できるという長所を持つているが、反
面、その処理に長時間を要し、生産性が低いとい
う欠点を持つ。そこで、この欠点を解決するため
に光露光と電子ビーム露光とを併用するプロセス
が提案されている。たとえば、ポジ形ホトレジス
トを用いてあらかじめ、紫外光露光で比較的大き
なパターンを露光し、ついで、微細パターンは電
子ビーム露光で形成する方法がある。しかし、ポ
ジ形ホトレジスト単層を電子ビーム露光に用いる
場合には、解像度が低いために、微細化が難かし
いという問題がある。
ターンを形成するために電子ビーム露光が用いら
れるようになつた。電子ビーム露光は微細なパタ
ーンを描画できるという長所を持つているが、反
面、その処理に長時間を要し、生産性が低いとい
う欠点を持つ。そこで、この欠点を解決するため
に光露光と電子ビーム露光とを併用するプロセス
が提案されている。たとえば、ポジ形ホトレジス
トを用いてあらかじめ、紫外光露光で比較的大き
なパターンを露光し、ついで、微細パターンは電
子ビーム露光で形成する方法がある。しかし、ポ
ジ形ホトレジスト単層を電子ビーム露光に用いる
場合には、解像度が低いために、微細化が難かし
いという問題がある。
発明の目的
本発明は上記の問題を解決するものであり、本
発明の目的は紫外光露光と電子ビーム露光を併用
することにより、生産性の向上を図り、しかも微
細なパターンを形成することである。
発明の目的は紫外光露光と電子ビーム露光を併用
することにより、生産性の向上を図り、しかも微
細なパターンを形成することである。
発明の構成
本発明は基板上に、ポジ形電子ビーム露光用レ
ジストを形成し、その上にポジ形ホトレジストを
形成する工程、前記ポジ形ホトレジストを選択紫
外光露光し、現像する工程、前記ポジ形ホトレジ
ストの現像パターンをマスクとして全面遠紫外光
露光する工程、前記ポジ形ホトレジストの現像パ
ターンを除去する工程、および前記ポジ形ホトレ
ジストを電子ビーム露光し、現像する工程を備え
たパターン形成方法であり、これにより、サブミ
クロン単位の微細パターンの形成が容易に可能で
ある。
ジストを形成し、その上にポジ形ホトレジストを
形成する工程、前記ポジ形ホトレジストを選択紫
外光露光し、現像する工程、前記ポジ形ホトレジ
ストの現像パターンをマスクとして全面遠紫外光
露光する工程、前記ポジ形ホトレジストの現像パ
ターンを除去する工程、および前記ポジ形ホトレ
ジストを電子ビーム露光し、現像する工程を備え
たパターン形成方法であり、これにより、サブミ
クロン単位の微細パターンの形成が容易に可能で
ある。
実施例の説明
以下にGaAsFETのパターンを描画する場合を
例として本発明の実施例を第１図〜第６図の工程
順図に従つて説明する。
例として本発明の実施例を第１図〜第６図の工程
順図に従つて説明する。
まず、第１図のように、Si基板１上にポジ形電
子ビーム露光用レジストのポリメチルメタクリレ
ート（PMMA）２を05μmの厚さに塗布した後、
170℃で30分間プリベークを行なう。ついで、こ
のPMMA２の上に、東京応化製の製品名OFPR
８００で知られるノボラツク型ポジ形ホトレジス
ト３を1μm塗布し、85℃で30分間プリベークす
る。次に第２図のように、ゲートパツド等の比較
的大きな開口パターン４を紫外光露光し、有機ア
ルカリ系現像液、たとえば、東京応化製の製品名
NMD−３で知られる専用現像液を用いて１分間
現像する。その後、第３図のように、このノボラ
ツク型ポジ形レジスト３をマスクとして遠紫外光
（波長250nm，17mW／cm2）を５分間全面照射す
る。その結果、ゲートパツド部のPMMA２がノ
ボラツク型ポジ形レジスト３の開口パターン４の
形状に露光される。次に、再び、専用現像液
（NMD−３）中に浸して、ノボラツク型ポジ形
レジスト３を除去すると、第４図のように、遠紫
外光露光された開口用露光部５をもつPMMA２
が露出する。なお、紫外光露光後のノボラツク型
ポジ形レジスト３は、専用現像液のNMD−３に
10分以上浸せば容易に除去される。ついで、第５
図のように、PMMA２を64μc／cm2で開口用露光
部５に接する微細開口用露光部６を電子ビーム露
光した後、メチルイソブチルケトン（MIBK）で
４分間現像を行ない、第６図のように、ゲートパ
ツド部および微細パターンの開口７を有する所定
の回路パターンを得ることができる。
子ビーム露光用レジストのポリメチルメタクリレ
ート（PMMA）２を05μmの厚さに塗布した後、
170℃で30分間プリベークを行なう。ついで、こ
のPMMA２の上に、東京応化製の製品名OFPR
８００で知られるノボラツク型ポジ形ホトレジス
ト３を1μm塗布し、85℃で30分間プリベークす
る。次に第２図のように、ゲートパツド等の比較
的大きな開口パターン４を紫外光露光し、有機ア
ルカリ系現像液、たとえば、東京応化製の製品名
NMD−３で知られる専用現像液を用いて１分間
現像する。その後、第３図のように、このノボラ
ツク型ポジ形レジスト３をマスクとして遠紫外光
（波長250nm，17mW／cm2）を５分間全面照射す
る。その結果、ゲートパツド部のPMMA２がノ
ボラツク型ポジ形レジスト３の開口パターン４の
形状に露光される。次に、再び、専用現像液
（NMD−３）中に浸して、ノボラツク型ポジ形
レジスト３を除去すると、第４図のように、遠紫
外光露光された開口用露光部５をもつPMMA２
が露出する。なお、紫外光露光後のノボラツク型
ポジ形レジスト３は、専用現像液のNMD−３に
10分以上浸せば容易に除去される。ついで、第５
図のように、PMMA２を64μc／cm2で開口用露光
部５に接する微細開口用露光部６を電子ビーム露
光した後、メチルイソブチルケトン（MIBK）で
４分間現像を行ない、第６図のように、ゲートパ
ツド部および微細パターンの開口７を有する所定
の回路パターンを得ることができる。
発明の効果
本発明は、連続形成した２層からなるポジ形レ
ジストを用い、しかも紫外光露光と電子ビーム露
光とを併用することにより、高い生産性でサブミ
クロンの微細パターンを形成することが可能であ
る。
ジストを用い、しかも紫外光露光と電子ビーム露
光とを併用することにより、高い生産性でサブミ
クロンの微細パターンを形成することが可能であ
る。
第１図〜第６図は、本発明の実施例を説明する
ための工程順図である。 １……Si基板、２……ポジ形電子ビームレジス
ト（PMMA）、３……ノボラツク型ポジ形ホトレ
ジスト、４……開口パターン、５，６……開口用
露光部、７……開口。
ための工程順図である。 １……Si基板、２……ポジ形電子ビームレジス
ト（PMMA）、３……ノボラツク型ポジ形ホトレ
ジスト、４……開口パターン、５，６……開口用
露光部、７……開口。
Claims (1)
- １ 基板上に、ポジ形電子ビーム露光用レジスト
を形成し、その上にポジ形ホトレジストを形成す
る工程、前記ポジ形ホトレジストを選択紫外光露
光し、現像する工程、前記ポジ形ホトレジストの
現像パターンをマスクとして全面遠紫外光露光す
る工程、前記ポジ形ホトレジストの現像パターン
を除去する工程、および前記ポジ形電子ビーム露
光用レジストを電子ビーム露光し、現像する工程
を備えたパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59226361A JPS61102739A (ja) | 1984-10-26 | 1984-10-26 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59226361A JPS61102739A (ja) | 1984-10-26 | 1984-10-26 | パタ−ン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102739A JPS61102739A (ja) | 1986-05-21 |
| JPH0471331B2 true JPH0471331B2 (ja) | 1992-11-13 |
Family
ID=16843942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59226361A Granted JPS61102739A (ja) | 1984-10-26 | 1984-10-26 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102739A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2617923B2 (ja) * | 1986-09-16 | 1997-06-11 | 松下電子工業株式会社 | パターン形成方法 |
| JP2659203B2 (ja) * | 1988-01-27 | 1997-09-30 | 日本電気株式会社 | パターン形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145125A (ja) * | 1982-02-24 | 1983-08-29 | Nec Corp | レジスト・マスクの形成方法 |
-
1984
- 1984-10-26 JP JP59226361A patent/JPS61102739A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145125A (ja) * | 1982-02-24 | 1983-08-29 | Nec Corp | レジスト・マスクの形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61102739A (ja) | 1986-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383952B1 (en) | RELACS process to double the frequency or pitch of small feature formation | |
| US4368245A (en) | Method for making matt diffusion patterns | |
| JPH0471331B2 (ja) | ||
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| JPS6346972B2 (ja) | ||
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| JPH0544169B2 (ja) | ||
| JPS62245251A (ja) | レジストパタ−ン形成方法 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| JPH0697024A (ja) | レジストパターンの形成方法 | |
| JP2714967B2 (ja) | レジストパターンの形成方法 | |
| JPH11204414A (ja) | パターン形成法 | |
| JPH0236049B2 (ja) | ||
| KR0137618B1 (ko) | 포토레지스트 패턴 형성방법 | |
| JPS61222127A (ja) | サブミクロンホトレジストパタ−ン形成方法 | |
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| JPH05347244A (ja) | レジストパターン形成方法 | |
| JPS6321831A (ja) | パタ−ン形成方法 | |
| JPH08203821A (ja) | パターン形成方法 | |
| JP2591639B2 (ja) | 半導体装置の製造方法 | |
| JPH0518253B2 (ja) | ||
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPS5848919A (ja) | 半導体装置の製造方法 | |
| JPH01126606A (ja) | 回折格子の製造方法 | |
| KR19980045153A (ko) | 마스크 제조 방법 |