[go: up one dir, main page]

JPH0438157B2 - - Google Patents

Info

Publication number
JPH0438157B2
JPH0438157B2 JP60019775A JP1977585A JPH0438157B2 JP H0438157 B2 JPH0438157 B2 JP H0438157B2 JP 60019775 A JP60019775 A JP 60019775A JP 1977585 A JP1977585 A JP 1977585A JP H0438157 B2 JPH0438157 B2 JP H0438157B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
forming
resin
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60019775A
Other languages
Japanese (ja)
Other versions
JPS61179597A (en
Inventor
Tomohiro Nakamori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1977585A priority Critical patent/JPS61179597A/en
Publication of JPS61179597A publication Critical patent/JPS61179597A/en
Publication of JPH0438157B2 publication Critical patent/JPH0438157B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は多層配線の形成方法に関する。[Detailed description of the invention] (Industrial application field) The present invention relates to a method for forming multilayer wiring.

(従来の技術) 電子デバイスの高密度化、高集積化に伴ない、
配線基板の多層化が要求されてきている。第2図
A〜Eは従来の多層配線基板の形成方法の一例を
説明するための工程図である(電子技術、24(4)、
p.26〜30)。
(Conventional technology) With the increasing density and integration of electronic devices,
There is a growing demand for multilayer wiring boards. FIGS. 2A to 2E are process diagrams for explaining an example of a conventional method for forming a multilayer wiring board (Electronic Technology, 24 (4),
p.26-30).

この発明の説明に先立ち、この従来例につき箇
単に説明する。
Prior to explaining the present invention, this conventional example will be briefly explained.

先ず、第2図Aに示すように、下地層10とし
てのセラミツク基板上に下層配線パターンの複数
の導電層12を形成する。
First, as shown in FIG. 2A, a plurality of conductive layers 12 of a lower wiring pattern are formed on a ceramic substrate as a base layer 10.

次に、第2図Bに示すように、絶縁性を有する
感光性樹脂例えばポリイミド等の絶縁層14を、
スピンコーター或いはロールコーター等の手段を
用いて、基板10の露出表面10a及び導電層1
2の露出表面12a上に塗布する。
Next, as shown in FIG. 2B, an insulating layer 14 made of an insulating photosensitive resin, such as polyimide, is
The exposed surface 10a of the substrate 10 and the conductive layer 1 are coated using a means such as a spin coater or a roll coater.
2 on the exposed surface 12a.

続いて、この絶縁層14を露光して現像するこ
とによりパターニングを行つて、導電層12上の
複数箇所にスルーホール16を形成し第2図Cに
示すような構造を得る。
Subsequently, this insulating layer 14 is patterned by exposure and development to form through holes 16 at a plurality of locations on the conductive layer 12 to obtain a structure as shown in FIG. 2C.

次に、第2図Dに示すように、これらスルーホ
ール16に導体ペースト18を埋込みその表面1
8aが絶縁層14の表面14aで露出するように
する。
Next, as shown in FIG. 2D, conductive paste 18 is embedded in these through holes 16 and
8a is exposed at the surface 14a of the insulating layer 14.

然る後、絶縁層14の表面に、蒸着、ホトリソ
エツチング等の工程を経ることにより、上層配線
パターンの導電層20を形成してこれら導体ペー
スト18を選択的に結合させ、よつて第2図Eに
示すような多層配線構造を得る。
Thereafter, the conductive layer 20 of the upper layer wiring pattern is formed on the surface of the insulating layer 14 through processes such as vapor deposition and photolithography, and these conductive pastes 18 are selectively bonded. A multilayer wiring structure as shown in Figure E is obtained.

(発明が解決しようとする問題点) しかしながら、この従来の方法では、下地層1
0上に形成した下層配線12の凹凸が表面状態に
影響して現われ、絶縁層14の表面が凹凸を有し
てその平面度が悪くなるという欠点があつた。
(Problems to be Solved by the Invention) However, in this conventional method, the base layer 1
There was a drawback that the unevenness of the lower layer wiring 12 formed on the insulating layer 14 affected the surface condition, and the surface of the insulating layer 14 had unevenness, resulting in poor flatness.

また、この表面の凹凸を少なくするためには下
層配線12を薄く形成しなければならず、或いは
又、絶縁層14を厚く形成しようとすると、ある
程度以上の厚さになるとスルーホール16の形成
が困難となるという欠点があつた。
In addition, in order to reduce the unevenness of the surface, the lower layer wiring 12 must be formed thinly, or if the insulating layer 14 is to be formed thickly, the through holes 16 may not be formed if the thickness exceeds a certain level. The drawback was that it was difficult.

また、従来は感光性ポリイミド等の高価な絶縁
材料を使用しなければならないため製造コストが
高価となるという欠点があつた。
Furthermore, the conventional method has had the disadvantage of high manufacturing costs because it requires the use of expensive insulating materials such as photosensitive polyimide.

この発明の目的はこのような従来方法の欠点を
除去した多層配線形成方法を提供することにあ
る。
An object of the present invention is to provide a method for forming multilayer interconnections that eliminates the drawbacks of the conventional methods.

(問題点を解決するための手段) この目的の達成を図るため、この発明の多層配
線形成方法によれば、 下地層上に下層配線としての複数の第一導電層
を形成する工程と、 これら第一導電層上の所定の複数箇所に互いに
離間してコンタクトポストとしての第二導電層を
形成する工程と、 これら下地層、第一導電層及び第二導電層のそ
れぞれの露出面上に、エポキシ樹脂を被着する工
程と、 この樹脂の表面を押圧しながらこの樹脂を硬化
させて前述の第二導電層の表面を露出させる工程
と、 この樹脂の表面上にこの第二導電層の露出表面
と選択的に結合する上層配線としての複数の第三
導電層を形成する工程とを 含むことを特徴とする。
(Means for Solving the Problems) In order to achieve this object, the multilayer interconnection forming method of the present invention includes the steps of forming a plurality of first conductive layers as lower interconnections on a base layer; a step of forming second conductive layers as contact posts at predetermined locations on the first conductive layer at a distance from each other; a step of applying an epoxy resin; a step of curing the resin while pressing the surface of the resin to expose the surface of the second conductive layer; and exposing the second conductive layer on the surface of the resin. The method is characterized in that it includes a step of forming a plurality of third conductive layers as upper layer wirings selectively coupled to the surface.

(作用) このようにして多層配線を形成すれば、エポキ
シ樹脂を押圧してその表面を平担化して凹凸をな
くすことが出来るので、下層配線の厚みに拘らず
所望の厚みでかつ凹凸のない絶縁層を形成するこ
とが出来る。従つて、樹脂の塗布に際して、何等
表面平滑度が要求されないので、大面積の多層配
線の形成が簡単かつ容易となる。
(Function) If multilayer wiring is formed in this way, it is possible to press the epoxy resin to flatten the surface and eliminate unevenness, so it is possible to achieve a desired thickness and no unevenness regardless of the thickness of the underlying wiring. An insulating layer can be formed. Therefore, no surface smoothness is required when applying the resin, making it simple and easy to form multilayer wiring over a large area.

さらに、第二導電層は従来のスルーホールと同
等な機能を有するコンタクトポストとして作用す
るので、上層配線を形成したとき、設計に応じて
所望の下層配線との電気的な選択結合を容易に得
ることが出来る。
Furthermore, since the second conductive layer acts as a contact post with the same function as a conventional through hole, when forming an upper layer wiring, it is easy to obtain selective electrical coupling with the desired lower layer wiring according to the design. I can do it.

また、この発明では絶縁性樹脂として比較的安
価なエポキシ樹脂を使用するので、製造コストの
低減を図ることが出来る。
Further, in this invention, since a relatively inexpensive epoxy resin is used as the insulating resin, manufacturing costs can be reduced.

(実施例) 以下、この発明の実施例を説明する。(Example) Examples of the present invention will be described below.

第1図はこの発明の多層配線形成方法の一実施
例を説明するための工程図であり、各図は主要工
程段階で得られた構造の要部を概略的に示す断面
図である。尚、この図はこの発明が理解出来る程
度に概略的に示してあるにすぎないため、寸法、
形状及び配置関係は図示例に限定されるものでは
なく、設計に応じて設定することが出来る。
FIG. 1 is a process diagram for explaining one embodiment of the multilayer interconnection forming method of the present invention, and each figure is a sectional view schematically showing the main part of the structure obtained at the main process steps. Note that this figure is only shown schematically to the extent that this invention can be understood, so the dimensions and
The shape and arrangement relationship are not limited to the illustrated example, and can be set according to the design.

先ず、第1図Aに示すように、下地層10とし
てのセラミツク基板上に第一導電層12を下層配
線パターンで形成する。この第一導電層12は、
例えば、銅の無電解めつき又は電解めつきにより
1mm当り3本のピツチでかつ厚みを15μmとして
被着する。この被着により下層配線としての銅の
配線パターンが得られる。
First, as shown in FIG. 1A, a first conductive layer 12 is formed in a lower wiring pattern on a ceramic substrate as an underlayer 10. This first conductive layer 12 is
For example, copper is deposited by electroless plating or electrolytic plating at a pitch of 3 pieces per 1 mm and a thickness of 15 μm. This deposition provides a copper wiring pattern as the lower layer wiring.

次に、この下地層10の露出表面10a及び第
一導電層12の表面12a上に通常のホトリソ技
術を用いてホトレジストパターン22を形成して
第1図Bに示すような構造を得る。
Next, a photoresist pattern 22 is formed on the exposed surface 10a of the base layer 10 and the surface 12a of the first conductive layer 12 using a conventional photolithography technique to obtain a structure as shown in FIG. 1B.

次に、ホトレジスト22の穴23を介して露出
した第一導電層12の露出表面12a上に、第一
導電層と同一又は異なる材料を用いて電解めつき
を行つて複数の第二導電層24を被着する。この
実施例では銅を用いる。然る後、このホトレジス
ト22を剥離して、第1図Cに示すような構造を
得る。この第二導電層24の下地層10の表面1
0aに平行な面内での寸法を一例として0.167μm
×0.167μmとし、高さを約20μm程度とする。こ
の第二導電層24はコンタクトポスト(突起状電
極)として作用する。
Next, on the exposed surface 12a of the first conductive layer 12 exposed through the holes 23 of the photoresist 22, electrolytic plating is performed using the same or different material as the first conductive layer to form a plurality of second conductive layers 24. be coated with. This example uses copper. Thereafter, this photoresist 22 is peeled off to obtain a structure as shown in FIG. 1C. Surface 1 of base layer 10 of this second conductive layer 24
As an example, the dimension in the plane parallel to 0a is 0.167μm
×0.167μm, and the height is approximately 20μm. This second conductive layer 24 acts as a contact post (protruding electrode).

次に、この第二導電層24が形成された第一導
電層12の表面12a及び下地層10の露出面1
0aの全面に、硬化前後における体積変化率の低
い絶縁性の樹脂であるエポキシ樹脂26を塗布
し、第1図Dに示すような構造を得る。このよう
な樹脂として例えばエコボンド(エマーソンアン
ドカミング社製の商品名)があるが、これに限定
されるものではなく、硬化した時体積が収縮して
表面に所要な平面度を損なうよな凹凸が生じない
ような、エポキシ以外の他の樹脂であつても良
い。
Next, the surface 12a of the first conductive layer 12 on which the second conductive layer 24 is formed and the exposed surface 1 of the base layer 10
An epoxy resin 26, which is an insulating resin with a low rate of change in volume before and after curing, is applied to the entire surface of 0a to obtain a structure as shown in FIG. 1D. An example of such a resin is Ecobond (trade name manufactured by Emerson & Cuming), but it is not limited to this.When cured, the volume shrinks and the surface becomes uneven, which impairs the required flatness. It is also possible to use other resins other than epoxy that do not cause the formation of epoxy.

続いて、この樹脂層(絶縁層)26の表面から
下地層10の方向に、例えば15Kg/cm2程度の圧力
及び80℃の温度で、1時間にわたり押圧しながら
硬化させて、第1図Eに示すような構造を得る。
その結果、絶縁層26の表面26aが完全に平担
化されると共に、この絶縁層26中に第二導電層
からなるコンタクトポスト24が形成され、その
表面24aが絶縁層26の表面26aに露出した
構造となる。
Subsequently, the resin layer (insulating layer) 26 is cured while being pressed from the surface toward the base layer 10 at a pressure of, for example, about 15 kg/cm 2 and a temperature of 80° C. for one hour. Obtain the structure shown in .
As a result, the surface 26a of the insulating layer 26 is completely flattened, and the contact post 24 made of the second conductive layer is formed in the insulating layer 26, and the surface 24a is exposed to the surface 26a of the insulating layer 26. The structure is as follows.

このエポキシ樹脂の層を押圧するのみでコンタ
クトポストの表面が露出するようにするためのこ
の実施例での工程を簡単に説明する。
The steps in this embodiment for exposing the surface of the contact post simply by pressing the epoxy resin layer will be briefly described.

押圧の際、基板の表面は離型フイルム(一般に
はテフロンシートを使用する)を敷いて定盤で押
圧する。押圧によりコンタクトポスト上の樹脂は
排除され、コンタクトポストが表面に露出する。
離型フイルムを用いて押圧するのは、定盤と樹脂
が接着するのを防ぐためである。この工程により
コンタクトポストは完全に露出する。しかし極め
て薄い樹脂層が残る場合を想定し、樹脂をソフト
エツチングすることが望ましい。このエツチング
によりポスト上の樹脂残差を取り除き第3の導体
層との接続を完壁なものとすることができる。こ
の実施例では、樹脂としてエポキシを用いている
ので、クロム硫酸(CrO3:100g/1および
H2SO4:100ml/1)溶液に侵漬するのが適当で
ある。
During pressing, a release film (generally a Teflon sheet is used) is spread on the surface of the substrate, and the substrate is pressed with a surface plate. The resin on the contact post is removed by pressing, and the contact post is exposed on the surface.
The purpose of pressing using a release film is to prevent the resin from adhering to the surface plate. This process completely exposes the contact posts. However, assuming that an extremely thin resin layer remains, it is desirable to soft-etch the resin. By this etching, resin residue on the post can be removed and the connection with the third conductor layer can be completed. In this example, since epoxy is used as the resin, chromium sulfate (CrO 3 :100g/1 and
It is appropriate to immerse it in a H 2 SO 4 :100ml/1) solution.

次に、この絶縁層26の表面26a上の所定の
箇所に、露出したコンタクトポスト24の表面2
4aを電気的に選択結合する第三導電層28を蒸
着して設け、これを上層配線とする。この第三導
電層28を例えばNi−Cu及びAuの二層からなる
金属層とすることが出来る。このよにして得られ
た構造を第1図Fに示す。
Next, the exposed surface 2 of the contact post 24 is placed at a predetermined location on the surface 26a of the insulating layer 26.
A third conductive layer 28 for electrically selectively coupling 4a is provided by vapor deposition, and this is used as an upper layer wiring. This third conductive layer 28 can be made of a metal layer consisting of two layers of Ni--Cu and Au, for example. The structure thus obtained is shown in FIG. 1F.

この発明は上述した実施例にのみ限定されもの
ではなく、多くの変形または変更を行うことが出
来る。例えば、ここに用いる、絶縁層形成のため
のエポキシ樹脂以外の各構成成分の材料は一例に
すぎず設計に応じた他の好適材料を使用すること
が出来る。
The invention is not limited only to the embodiments described above, but can be subjected to many modifications and changes. For example, the materials used for each component other than the epoxy resin for forming the insulating layer are merely examples, and other suitable materials can be used depending on the design.

例えば、第一、第二及び第三導電層の材料は全
部同一材料を用いても良いし、異なる材料を用い
ても良い。
For example, the first, second, and third conductive layers may all be made of the same material, or may be made of different materials.

(発明の効果) 上述した説明からも明らかなように、この発明
の最大の特徴は、硬化収縮の小さい樹脂を用いて
押圧(プレス)により平坦化と接続導体(コンタ
クトポスト)の露出とを同時に行うことにある。
従つて、この発明による多層配線形成方法によれ
ば、一回の樹脂の流し込み工程により形成した樹
脂の表面を押圧し、よつてコンタクトポスト上の
樹脂を排除して露出させて表面の平坦化を行う。
これにより、多層配線の厚みに拘わらずに、凹凸
が無くて表面平坦度が良く、しかも絶縁層中にコ
ンタクトポストが形成された多層配線が得られ
る。従つて、当然ながら、製造コストの低減を図
ることができると共に、表面の研磨工程を全く必
要としない。
(Effects of the Invention) As is clear from the above description, the greatest feature of the present invention is that flattening and exposing the connecting conductor (contact post) can be done simultaneously by pressing using a resin with low curing shrinkage. It's about doing.
Therefore, according to the method for forming multilayer wiring according to the present invention, the surface of the resin formed in a single resin pouring process is pressed, thereby removing and exposing the resin on the contact posts and flattening the surface. conduct.
As a result, regardless of the thickness of the multilayer wiring, it is possible to obtain a multilayer wiring that has no irregularities, has good surface flatness, and has contact posts formed in the insulating layer. Therefore, as a matter of course, it is possible to reduce the manufacturing cost, and there is no need for any surface polishing process.

また、この発明によれば、絶縁層にする樹脂の
塗布の際の表面平滑度が要求されないため、多層
配線の形成が簡単かつ容易となる。
Further, according to the present invention, since surface smoothness is not required when applying the resin to form the insulating layer, the formation of multilayer wiring becomes simple and easy.

また、絶縁層としての樹脂は安価なエポキシ樹
脂を用いることが出来るので、製造コストの低減
化を図ることが出来る。
Further, since an inexpensive epoxy resin can be used as the resin for the insulating layer, manufacturing costs can be reduced.

この発明の方法は二層のみならず、三層以上の
多層配線にも適用することが出来る。
The method of this invention can be applied not only to two-layer wiring but also to multilayer wiring of three or more layers.

【図面の簡単な説明】[Brief explanation of drawings]

第1図A〜Fはこの発明の多層配線形成方法の
説明に供する工程図、第2図A〜Eは従来の多層
配線形成方法の説明に供する工程図である。 10……下地層、10a……下地層の露出表
面、12……第一導電層(又は下層配線)、12
a……第一導電層の表面、22……ホトレジス
ト、23……ホトレジストの穴、24……第二導
電層(又はコンタクトポスト)、24a……第二
導電層の表面、26……絶縁層(エポキシ樹脂
層)、26a……絶縁層の表面、28……第三導
電層(又は上層配線)。
1A to 1F are process diagrams for explaining the method for forming multilayer wiring according to the present invention, and FIGS. 2A to 2E are process diagrams for explaining the conventional method for forming multilayer wiring. DESCRIPTION OF SYMBOLS 10... Base layer, 10a... Exposed surface of base layer, 12... First conductive layer (or lower wiring), 12
a... Surface of first conductive layer, 22... Photoresist, 23... Hole in photoresist, 24... Second conductive layer (or contact post), 24a... Surface of second conductive layer, 26... Insulating layer (epoxy resin layer), 26a... surface of insulating layer, 28... third conductive layer (or upper layer wiring).

Claims (1)

【特許請求の範囲】 1 下地層上に下層配線としての複数の第一導電
層を形成する工程と、 該第一導電層上の所定の複数箇所に互いに離間
してコンタクトポストとしての第二導電層を形成
する工程と、 これら下地層、第一導電層及び第二導電層のそ
れぞれの露出面上に、エポキシ樹脂を被着する工
程と、 該エポキシ樹脂の表面を押圧しながら該エポキ
シ樹脂を硬化させて前記第二導電層の表面を露出
させる工程と、 該エポキシ樹脂の表面上に該第二導電層の露出
表面と選択的に結合する上層配線としての複数の
第三導電層を形成する工程とを 含むことを特徴とする多層配線形成方法。
[Claims] 1. A step of forming a plurality of first conductive layers as lower layer interconnects on a base layer, and forming second conductive layers as contact posts at a plurality of predetermined locations on the first conductive layer spaced apart from each other. a step of forming a layer; a step of depositing an epoxy resin on the exposed surfaces of each of the base layer, the first conductive layer, and the second conductive layer; and applying the epoxy resin while pressing the surface of the epoxy resin. curing to expose the surface of the second conductive layer; and forming a plurality of third conductive layers as upper layer wirings on the surface of the epoxy resin to selectively bond to the exposed surface of the second conductive layer. A method for forming multilayer wiring, comprising the steps of:
JP1977585A 1985-02-04 1985-02-04 Formation of multilayer interconnection Granted JPS61179597A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1977585A JPS61179597A (en) 1985-02-04 1985-02-04 Formation of multilayer interconnection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1977585A JPS61179597A (en) 1985-02-04 1985-02-04 Formation of multilayer interconnection

Publications (2)

Publication Number Publication Date
JPS61179597A JPS61179597A (en) 1986-08-12
JPH0438157B2 true JPH0438157B2 (en) 1992-06-23

Family

ID=12008704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1977585A Granted JPS61179597A (en) 1985-02-04 1985-02-04 Formation of multilayer interconnection

Country Status (1)

Country Link
JP (1) JPS61179597A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0657455B2 (en) * 1985-02-07 1994-08-03 沖電気工業株式会社 Method for manufacturing multilayer wiring board
JPH11307938A (en) * 1998-04-18 1999-11-05 Ibiden Co Ltd Core board, its manufacturing method, and multi-layer printed circuit board
JPH11307937A (en) * 1998-04-18 1999-11-05 Ibiden Co Ltd Core board, its manufacturing method, and multi-layer printed circuit board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4922552A (en) * 1972-06-26 1974-02-28
JPS502059A (en) * 1973-02-28 1975-01-10
JPS5064767A (en) * 1973-10-12 1975-06-02

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4922552A (en) * 1972-06-26 1974-02-28
JPS502059A (en) * 1973-02-28 1975-01-10
JPS5064767A (en) * 1973-10-12 1975-06-02

Also Published As

Publication number Publication date
JPS61179597A (en) 1986-08-12

Similar Documents

Publication Publication Date Title
JP3382096B2 (en) Method for manufacturing multilayer circuit board having via, chip carrier, and method for manufacturing chip carrier
US6190493B1 (en) Thin-film multilayer wiring board and production thereof
JPH04345779A (en) Manufacture of electric connecting element
JP3630777B2 (en) Multi-chip module manufacturing method
EP0450381B1 (en) Multilayer interconnection structure
JPH04355086A (en) Manufacture of electric connecting element
US6977349B2 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JPH10125818A (en) Substrate for semiconductor device, semiconductor device and manufacture thereof
US6629366B1 (en) Method of producing a multilayer wiring board
JPH0513960A (en) Manufacture of multilayer wiring board
JPH10125819A (en) Substrate for semiconductor device, semiconductor device and manufacture thereof
JP2007517410A (en) Pattern circuit and manufacturing method thereof
JPH0438157B2 (en)
JPH0438158B2 (en)
JP2748890B2 (en) Organic resin multilayer wiring board and method of manufacturing the same
JP3216130B2 (en) Method of manufacturing connection structure
JPH03270292A (en) Multilayer wiring board manufacturing method
CN100553405C (en) Method for manufacturing circuit board
JP2002314255A (en) Printed wiring board and method for manufacturing the same
JP2000294933A (en) Multilayer circuit board and method of manufacturing the same
JPS6244880B2 (en)
JPH05198901A (en) Printed circuit board and manufacture thereof
JP2720511B2 (en) Viafill formation method
JP2795475B2 (en) Printed wiring board and manufacturing method thereof
JP2918994B2 (en) Method of manufacturing circuit board and multilayer circuit board

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term