[go: up one dir, main page]

JPH04341896A - 半導体装置及びメモリーカード - Google Patents

半導体装置及びメモリーカード

Info

Publication number
JPH04341896A
JPH04341896A JP3114816A JP11481691A JPH04341896A JP H04341896 A JPH04341896 A JP H04341896A JP 3114816 A JP3114816 A JP 3114816A JP 11481691 A JP11481691 A JP 11481691A JP H04341896 A JPH04341896 A JP H04341896A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
semiconductor
lead
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3114816A
Other languages
English (en)
Inventor
Ryuji Kono
竜治 河野
Makoto Kitano
誠 北野
Asao Nishimura
西村　朝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3114816A priority Critical patent/JPH04341896A/ja
Publication of JPH04341896A publication Critical patent/JPH04341896A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Credit Cards Or The Like (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置及びメモリ
ーカードにかかり、特にその厚さを薄型化するに好適な
半導体装置とその製造方法及び同半導体装置を内蔵した
メモリーカードに関する。
【０００２】
【従来の技術】
１．半導体装置 一般に半導体装置は、タブ若しくはアイランドと呼ばれ
る半導体素子搭載板上に、接着剤を用いて半導体素子を
上向きに搭載し、タブと同材質で同一面に構成した複数
のリードと、半導体素子の複数の電極パッドとを、金属
製のワイヤを用いてそれぞれ電気接続した後、それらを
封止樹脂で封止してなっている。
【０００３】従来、それと比べて全体の厚さを低減する
ことを目的とした半導体装置には、以下のような技術が
用いられていた。
【０００４】（ａ）ＴＣＰ（Ｔａｐｅ　　Ｃａｒｒｉｅ
ｒ　　Ｐａｃｋａｇｅ）：ＴＡＢ（Ｔａｐｅ　　Ａｕｔ
ｏｍａｔｅｄ　　Ｂｏｎｄｉｎｇ）技術を用い、封止樹
脂を半導体素子やリード部に滴下して封止した半導体装
置。
【０００５】（ｂ）ＴＳＯＰ（Ｔｈｉｎ　　Ｓｍａｌｌ
　　Ｏｕｔｌｉｎｅ　　Ｐａｃｋａｇｅ）のうち特に日
経マイクロデバイス１９９０年６月号ｐ．５４に記載の
もの：タブの半導体素子搭載部分をエッチングで薄くす
ることで、従来のＴＳＯＰよりもさらに薄型化を達成し
た。
【０００６】（ｃ）特開平１−１７９３５１号公報によ
る樹脂封止型半導体装置：サポートバーと呼ばれるリー
ドと半導体素子との側面同士を、接着剤を用いて接合す
ることでタブが不要となり、その分の薄型化が可能とな
る。
【０００７】（ｄ）特開平２−１１９２５５号公報によ
る半導体装置：半導体素子との側面を、半導体素子支持
用アイランドと呼ばれるフレームに、熱収縮を利用して
保持することでタブが不要となり、その分の薄型化を図
った。またタブを不要とすることで、半導体素子はその
両面が封止樹脂と直接接合されるため、接合強度が向上
し、はんだ付け工程における高温中の信頼性向上も図っ
た。
【０００８】２．メモリーカード メモリーカードは、パーソナルコンピュータの増設メモ
リーなどに用いられるＩＣカードで、汎用品としては現
在厚さ３．３ｍｍのものが中心である。
【０００９】（ｅ）一般にメモリーカードは、厚さ０．
５ｍｍ程度の基板の片面、若しくは両面に半導体素子部
品、あるいは前述のＴＣＰを搭載し、基板周囲をプラス
チック製のフレームに固定した後、両面を厚さ０．２ｍ
ｍ程度のステンレス板でケーシングしてなっていた。
【００１０】（ｆ）あるいは、基板の片面のみに前述の
ＴＳＯＰを搭載し、同様の工程を経てなっていた。
【００１１】
【発明が解決しようとする課題】
１．半導体装置 上記した各従来技術（ａ）乃至（ｄ）は、それぞれ以下
のような問題点があった。
【００１２】（ａ）：箔状のリードを用いるため他の半
導体装置に比べて同部が微弱で、温度サイクル試験など
に対する信頼性が低く、しかも同部は滴下樹脂（ポッテ
ィングレジン）にて封止されるため、トランスファモー
ルドにて封止される他の半導体装置に比べて耐湿性が劣
る。
【００１３】（ｂ）：半導体素子搭載部分全域を所定の
平面精度を保ってエッチングすることが量産レベルでは
かなり困難であり、生産コストが大幅に増加する恐れが
あった。しかもタブをいかに薄くしたところで、接着剤
の厚さも含めてそれが半導体装置の厚さ方向寸法に関与
することは変わりなく、薄型化の度合いは小さなもので
あった。
【００１４】（ｃ）：このような技術を取り入れること
は、実際にはかなり困難である。まず用いる接着剤は、
硬化速度や硬化後の強度を考慮した場合、エポキシ系の
熱硬化性樹脂が有効と考えられるが、量産装置中では接
着剤注入口が高温となり、その段階で接着剤が硬化して
しまう、あるいは半導体素子とサポートバーを接合する
段階でステージとも接着してしまい、とり外す際にリー
ドが折れ曲がるなどの不都合が生じる。また、この技術
を薄型化を目的として取り入れた場合、半導体素子は２
５０μｍ以下と非常に薄いものが使用される場合がある
ため、その側面のみに接着剤を塗布することは困難で、
半導体素子表面の電極パッドを汚染してしまうなどの不
都合が生じる。また、半導体素子下面からリード下面に
かけてポリイミドテープを敷いてそれを避けた例も実施
されているが、これではテープの分の厚さが加算されて
しまい、薄型化に対して不都合である。
【００１５】（ｄ）：半導体素子と半導体素子支持用ア
イランドとの接合は、同アイランドの熱収縮を利用した
ものであるため、良好な接合状態を得るためにそれぞれ
の製造工程において公差を非常に厳しくとる必要がある
。また、一般に半導体装置は、１枚で４ないし６個程度
とれるリードフレームを用い、樹脂封止後に各々切断し
てそれを得るため、意図的に熱収縮を発生させた場合、
リードフレームの端に位置するものほど全体の移動量が
大きくなり、位置ずれを起こしやすくなる。また接着剤
による固定例も実施されているが、この場合は（ｃ）技
術と同様の不都合が生じる。
【００１６】２．メモリーカード 上記した各従来技術（ｅ）と（ｆ）はそれぞれ以下のよ
うな問題点があった。 （ｅ）：半導体素子表面を樹脂封止していない、若しく
はトランスファモールドによる樹脂封止をしていないた
め、耐湿性が弱いという問題があった。また半導体素子
部品やＴＣＰは、基板に搭載した後のリペアが困難、あ
るいはバーンインテストができない。
【００１７】（ｆ）：ＴＳＯＰは厚さ１．０ｍｍのもの
が中心であり、アウターリードまで含めると総厚さ１．
３ｍｍ程度となるため、前述したような基板厚さ、およ
びケーシング厚さを考慮すると、基板両面にＴＳＯＰを
搭載して３．３ｍｍの厚さ中に納めることが不可能とな
り、メモリー容量の点で要求を満たすことができない場
合がある。
【００１８】本発明の目的は、上記した欠点を解消する
こと、すなわち以下の（１）、（２）の条件を満たす半
導体装置とその製造方法及びメモリーカードを提供する
ことにある。
【００１９】（１）温度サイクル試験や高温環境中にお
いて従来に比べ高い信頼性を有し、耐湿性に優れ、かつ
ＴＳＯＰに比べ薄型で、メモリーカード内の基板両面へ
の搭載が寸法的に可能で、しかもその製造段階において
接着剤を使用することによる半導体素子の電極パッドの
汚染や、リードフレームの熱収縮を発生させることによ
る位置ずれを起こすことのない半導体装置及びその製造
方法。
【００２０】（２）基板に搭載した後の部品のリペアや
、バーンインテストが可能で、従来に比べメモリー容量
の大きなメモリーカード。
【００２１】
【課題を解決するための手段】上記目的を達成するため
本発明は、半導体素子と、この半導体素子が搭載される
リードフレームと、該リードフレームのリード部分と半
導体素子の回路形成面にある電極パッドとを電気的に接
続する複数の金属製のワイヤと、前記各部材を封止する
封止樹脂とを備えた半導体装置において、リードフレー
ムの前記半導体素子を支持する素子支持部の前記ワイヤ
側の面に絶縁フイルムが接合され、該絶縁フイルムの前
記素子支持部の接合面と同一面に半導体素子がその回路
形成面を対向させて接合されていることを特徴とする半
導体装置である。ここで、絶縁フィルムは、電極パッド
と重ならない位置に配置されているものがよい。また、
ワイヤによって電極パッドと接続される各リードは、半
導体装置の平面方向からの投影面において半導体素子と
重ならない位置に配置されているものがよい。
【００２２】また本発明は、半導体素子と、タブを有し
該タブに前記半導体素子が搭載されるリードフレームと
、該リードフレームのリード部分と半導体素子の回路形
成面にある電極パッドとを電気的に接続する複数の金属
製のワイヤと、前記各部材を封止する封止樹脂とを備え
た半導体装置において、半導体素子は、その回路形成面
がタブと対向して接合され、その電極パッドはタブと重
ならない位置に配置されていることを特徴とする半導体
装置である。ここで、ワイヤによって電極パッドと接続
される各リードは、半導体装置の平面方向からの投影面
において半導体素子と重ならない位置に配置されている
ものがよい。
【００２３】また本発明は、半導体素子の回路形成面と
リードフレームの素子支持部とを絶縁フィルムの同一面
に添付する工程と、絶縁フィルムと重ならない位置に配
置された電極パッドとリードフレームのリード部分とを
、前記回路形成面側にてワイヤで電気的に接続する工程
と、前記各部材を封止樹脂で封止する工程と、を有する
ことを特徴とする半導体装置の製造方法である。
【００２４】前記半導体装置において、半導体素子の回
路形成面とリードのワイヤ接続部とが、ほぼ面一に形成
されているものがよい。また、素子支持部の突出先端面
と半導体素子の側面との対向面は、互いに離間して実質
平行に形成されているものがよい。また、絶縁フィルム
の厚さは１００μｍ以下であるものがよい。また、半導
体素子の側面とワイヤによって電極パッドと接続される
各リードの側面との対向する部分が存在するものがよい
。また、基板に搭載された際に、半導体素子の回路形成
面が同基板に対向するようにリードを曲げ成形したもの
がよい。また、基板に搭載された際に、半導体素子の回
路形成面の裏面が同基板に対向するようにリードを曲げ
成形したものがよい。また、絶縁フィルムに、その厚さ
方向に貫通するスリット又は孔を少なくとも１つ設けた
ものがよい。また、絶縁フィルムの両平面が封止樹脂と
接触する部分にスリット又は孔の少なくとも一部が存在
するものがよい。また、タブに、その厚さ方向に貫通す
るスリット又は孔を少なくとも１つ設けたものがよい。 また、タブの両平面が封止樹脂と接触する部分にスリッ
ト又は孔の少なくとも一部が存在するものがよい。 また、絶縁フィルムは、素子支持部と半導体素子の対向
部近傍にのみ接合されているものがよい。また、半導体
素子の回路形成面を基面としたときの、電極パッドとリ
ードとを電気的に接続するワイヤの描くループの最大高
さが、絶縁フィルムの厚さよりも大であるものがよい。 また、半導体素子の回路形成面を基面としたときの、電
極パッドとリードとを電気的に接続するワイヤの描くル
ープの最大高さが、タブと接合剤との厚さの和よりも大
であるものがよい。また、半導体素子の回路形成面の裏
面が、外部に露出しているものがよい。また、半導体素
子の回路形成面の裏面が、半導体装置のいずれかの外表
面と同一平面をなしているものがよい。
【００２５】また本発明は、基板と、この基板に搭載さ
れた半導体装置と、前記基板を固定するフレームと、前
記基板を覆う表面部材とを備えたメモリーカードにおい
て、半導体装置は前記いずれかの半導体装置であること
を特徴とするメモリーカードである。ここで、基板の両
面に半導体装置を少なくとも１つずつ搭載したものがよ
い。
【００２６】
【作用】上記した手段を講じることにより、（１）半導
体素子の回路形成面、すなわち電極パッド形成面に、半
導体素子とリードとの固定のための絶縁フィルム、もし
くはタブを配置し、しかもそれらと電極パッドとを重な
らないようにすることで、それらの厚さはワイヤの描く
ループ高さに吸収され、半導体装置の厚さ方向寸法に関
与しなくなる。したがってその他の部位の厚さを従来と
同一としても従来のＴＳＯＰよりも薄型の半導体装置が
得られる。ＴＳＯＰでは一般に、タブと接合剤を合わせ
ると約０．２ｍｍ程度の厚さとなるので、本発明により
現状のトランスファモールド技術でも１．０ｍｍからそ
の分を引いた０．８ｍｍ厚さのものが得られるが、その
他に封止樹脂に対して比較的接着強度の低いタブが排除
されることや、半導体素子上下面間の封止樹脂の流動バ
ランスが良好になることなどによる封止樹脂厚さの低減
が可能となり、０．５〜０．７ｍｍの厚さとすることが
できる。したがって外部リード分を含めても、メモリー
カードの基板の両面に同装置を搭載してメモリーカード
を構成することが十分可能となる。
【００２７】また本発明では熱硬化性樹脂などの接合剤
を用いないので、半導体素子の電極パッドを汚染するこ
ともなく、リードフレームに熱収縮を発生させないので
、その際の位置ずれも生じない。
【００２８】また本発明ではＴＡＢ技術を用いず、しか
もトランスファモールドによる樹脂封止を行うので、強
度や耐湿性の点で高い信頼性を有する。
【００２９】（２）本発明の半導体装置を用いることに
より、リペア、バーンインテストが可能となると同時に
、基板の両面にその搭載が可能となるため、メモリー容
量の大きなメモリーカードが得られる。
【００３０】
【実施例】以下、本発明の実施例を図を用いて説明する
。図１は本発明の第１実施例の半導体装置内部の斜視図
である。本図において半導体素子１はその回路形成面１
０が上向きとなっており、絶縁フィルム３によって素子
支持用リード２ｓに固定されている。絶縁フィルム３は
、半導体素子１上に添付した際に電極パッド１ｐを覆わ
ないような形状となっている。電極パッド１ｐは、金属
製のワイヤ４によってリード２とそれぞれ電気接続がな
されており、リードを通じて外部との電気的導通が図ら
れている。本例の半導体装置はこの図で示されている部
分を封止樹脂にてトランスファモールドし、不要部分を
切断、除去することによって得られる。
【００３１】図２は同半導体装置のＡ−Ａ断面図で、５
は封止樹脂である。現在の技術において達成可能なワイ
ヤのループ高さｈｗは通常１８０μｍ以上、最も低く抑
えても１３０μｍ程度であり、それに対して本発明で使
用する絶縁フィルム３の厚さｔｚは、厚くても８０μｍ
、通常は４０〜５０μｍ程度とすれば強度の点でも十分
なので、その厚さｔｚは全てワイヤ４のループ高さｈｗ
に吸収され、半導体装置の厚さ寸法には関与しなくなり
、薄型化に有効となる。
【００３２】同時に、この図を用いて半導体装置全体の
厚さｔの概算を示すと、現在の技術によれば下式の如く
となり、従来のＴＳＯＰに比べ約３５〜４０％の薄型化
となる。
【００３３】
【数１】
【００３４】図３は本発明の第２実施例の半導体装置内
部の斜視図である。リードフレーム中に他のリードとと
もに構成されているタブ２ｔに、接合剤６を介して半導
体素子１が、この図において上向きに接合されている。 タブ２ｔは、半導体素子１上に添付した際に電極パッド
１ｐに重ならないような形状となっている。電極パッド
１ｐは、金属製のワイヤ４によってリード２とそれぞれ
電気接続がなされており、リードを通じて外部との電気
的導通が図られている。本例の半導体装置はこの図で示
されている部分を封止樹脂にてトランスファモールドし
、不要部分を切断、除去することによって得られる。
【００３５】図４は図３の同半導体装置のＡ−Ａ断面図
である。このようにタブ２ｔを使用しても、形状を考慮
して半導体素子１の回路形成面１０をタブ２ｔに対向さ
せて搭載することで、薄型化を図ることができる。
【００３６】図５は本発明の第３実施例の半導体装置内
部の上面図である。本例で絶縁フィルム３は厚さ方向に
貫通したスリット３ｓを有している。これは半導体素子
１と封止樹脂との接着強度が、絶縁フィルム３とのそれ
よりも高いことを利用して、半導体素子１と封止樹脂と
を接着させて高温環境中における同部のはく離などの損
傷発生の予防を図ったものである。スリット、もしくは
貫通孔の形状、数などはその半導体装置において同目的
が達せられる程度であれば良く、従って非常にたくさん
のバリエーションが存在する。
【００３７】図６から図９にかけてそれらのうちの数例
を示し、それぞれを第４から第７実施例とする。このう
ち特に図６、図７は、絶縁フィルム３の両平面に封止樹
脂が接触している部分、すなわち半導体装置の厚さ方向
に半導体素子１や素子支持用リード２ｓの存在しない部
分にスリット３ｓが存在、もしくは及んでいる例である
。このことは、同部に封止樹脂５を充填させ、温度サイ
クルなどによる熱ひずみに対する強度を向上させる効果
がある。また特に図８、図９は、接合に必要な最小面積
を残して絶縁フィルム３を分割した例である。これらの
例のように絶縁フィルム３の体積を小さくすることは、
その中に含有しうる水分の絶対量を小さくすることにも
つながり、高温環境下での水分膨張による封止樹脂のク
ラック発生を抑制する効果がある。
【００３８】図５から図９にかけて、絶縁フィルム３の
形状に関する例を示したが、これらはいずれも本発明の
第２実施例であるタブ２ｔを用いた例に対しても、タブ
２ｔの形状としてそのまま適用でき、同様の効果を上げ
ることができる。
【００３９】図１０は本発明の第８実施例の半導体装置
の、図４と同様の断面図である。本例は第２実施例に代
表される、タブ２ｔを用いたものである。タブ２ｔは一
般に、電気的に使用する他のリード２と同一面のリード
フレーム中に予め構成されるが、そのままの状態で本発
明に適用した場合、リード２のワイヤ４接続部が電極パ
ッド１ｐに比べ高くなりすぎ、電気接続や樹脂封止に支
障をきたす場合がある。本例はそれを防ぐため、予めタ
ブ２ｔとリード２との間に段差を設けて前記回路形成面
１０とリード２のワイヤ４接続部とを略同一面に形成し
た半導体装置を示したものである。
【００４０】図１１は本発明の第９実施例の半導体装置
の、図２と同様の断面図である。本例において半導体素
子１は、その裏面が外部に露出している。このような封
止形態をとることにより、半導体装置はさらなる薄型化
が図られることとなる。使用環境が温度的、あるいは湿
度的にさほど厳しくない場合には、本例によっても十分
な信頼性を得ることができる。本例は特に、極端な薄型
化が必要な場合に用いられるもので、半導体素子１裏面
の露出度はその目的が達せられる程度であれば良く、従
って樹脂封止工程の精度的な問題で同部に多少の封止樹
脂が付着しても問題はない。
【００４１】図１２は本発明の第１０実施例の半導体装
置の、図２と同様の断面図である。本例の構造は第９実
施例に準ずるが、リード２の外部に露出する部分の折り
曲げる方向を変更したものである。いずれの場合も、リ
ード２の付け根から基板との接触面までの距離はできる
だけ長くとった方が、半導体装置と基板との熱ひずみの
差や反りを吸収する上で都合が良いので、各構造とも場
合に応じてリード２の折り曲げ方向を考慮することが望
ましい。
【００４２】図１３は本発明の第１１実施例のメモリー
カードの断面図である。基板７の両面には本発明の半導
体装置が搭載されており、それをフレーム８に固定した
後、両面をステンレス板９でケーシングしてなっている
。基板７、ステンレス板９の厚さｔｂ、ｔｓはそれぞれ
０．５ｍｍ、０．２ｍｍ程度のものが採用されている。 前述したように本発明によれば、総厚さ０．８ｍｍ以下
の半導体装置が得られるので、このようにそれを搭載し
ても、３．３ｍｍ厚のメモリーカードを得ることができ
る。
【００４３】
【発明の効果】本発明によれば、課題の項で述べた目的
、すなわち以下の（１）、（２）の条件を満たす半導体
装置、およびメモリーカードが提供できる。
【００４４】（１）温度サイクル試験や高温環境中にお
いて従来に比べ高い信頼性を有し、耐湿性に優れ、かつ
ＴＳＯＰに比べ薄型で、メモリーカード内の基板両面へ
の搭載が寸法的に可能で、しかもその製造段階において
接着剤を使用することによる半導体素子の電極パッドの
汚染や、リードフレームの熱収縮を発生させることによ
る位置ずれを起こすことのない半導体装置。
【００４５】（２）基板に搭載した後の部品のリペアや
、バーンインテストが可能で、従来に比べメモリー容量
の大きなメモリーカード。
【図面の簡単な説明】
【図１】本発明の第１実施例の半導体装置内部の斜視図
である。
【図２】同半導体装置のＡ−Ａ断面図である。
【図３】本発明の第２実施例の半導体装置内部の斜視図
である。
【図４】同半導体装置のＡ−Ａ断面図である。
【図５】本発明の第３実施例の半導体装置内部の上面図
である。
【図６】本発明の第４実施例の半導体装置内部の上面図
である。
【図７】本発明の第５実施例の半導体装置内部の上面図
である。
【図８】本発明の第６実施例の半導体装置内部の上面図
である。
【図９】本発明の第７実施例の半導体装置内部の上面図
である。
【図１０】本発明の第８実施例の半導体装置の、図４と
同様の断面図である。
【図１１】本発明の第９実施例の半導体装置の、図２と
同様の断面図である。
【図１２】本発明の第１０実施例の半導体装置の、図２
と同様の断面図である。
【図１３】本発明の第１１実施例のメモリーカードの断
面図である。
【符号の説明】
１　　　　半導体素子 １ｐ　　電極パッド ２　　　　リード ２ｓ　　素子支持用リード ２ｔ　　タブ ３　　　　絶縁フィルム ３ｓ　　スリット ４　　　　ワイヤ ５　　　　封止樹脂 ６　　　　接合剤 ７　　　　基板 ８　　　　フレーム ９　　　　ステンレス板 ｈｗ　　ワイヤのループ高さ ｔ　　　　総厚さ ｔｂ　　基板厚さ ｔｃ　　半導体素子厚さ ｔｒ１とｔｒ２　　封止樹脂厚さ ｔｓ　　ステンレス板厚さ ｔｚ　　絶縁フィルム厚さ

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】　　半導体素子と、この半導体素子が搭載
    されるリードフレームと、該リードフレームのリード部
    分と半導体素子の回路形成面にある電極パッドとを電気
    的に接続する複数の金属製のワイヤと、前記各部材を封
    止する封止樹脂とを備えた半導体装置において、リード
    フレームの前記半導体素子を支持する素子支持部の前記
    ワイヤ側の面に絶縁フイルムが接合され、該絶縁フイル
    ムの前記素子支持部の接合面と同一面に半導体素子がそ
    の回路形成面を対向させて接合されていることを特徴と
    する半導体装置。
  2. 【請求項２】　　絶縁フィルムは、電極パッドと重なら
    ない位置に配置されていることを特徴とする請求項１の
    半導体装置。
  3. 【請求項３】　　ワイヤによって電極パッドと接続され
    る各リードは、半導体装置の平面方向からの投影面にお
    いて半導体素子と重ならない位置に配置されていること
    を特徴とする請求項２の半導体装置。
  4. 【請求項４】　　半導体素子と、タブを有し該タブに前
    記半導体素子が搭載されるリードフレームと、該リード
    フレームのリード部分と半導体素子の回路形成面にある
    電極パッドとを電気的に接続する複数の金属製のワイヤ
    と、前記各部材を封止する封止樹脂とを備えた半導体装
    置において、半導体素子は、その回路形成面がタブと対
    向して接合され、その電極パッドはタブと重ならない位
    置に配置されていることを特徴とする半導体装置。
  5. 【請求項５】　　ワイヤによって電極パッドと接続され
    る各リードは、半導体装置の平面方向からの投影面にお
    いて半導体素子と重ならない位置に配置されていること
    を特徴とする請求項４の半導体装置。
  6. 【請求項６】　　半導体素子の回路形成面とリードフレ
    ームの素子支持部とを絶縁フィルムの同一面に添付する
    工程と、絶縁フィルムと重ならない位置に配置された電
    極パッドとリードフレームのリード部分とを、前記回路
    形成面側にてワイヤで電気的に接続する工程と、前記各
    部材を封止樹脂で封止する工程と、を有することを特徴
    とする半導体装置の製造方法。
  7. 【請求項７】　　半導体素子の回路形成面とリードのワ
    イヤ接続部とが、ほぼ面一に形成されていることを特徴
    とする請求項１〜５のいずれかに記載の半導体装置。
  8. 【請求項８】　　素子支持部の突出先端面と半導体素子
    の側面との対向面は、互いに離間して実質平行に形成さ
    れていることを特徴とする請求項１〜３のいずれかに記
    載の半導体装置。
  9. 【請求項９】　　絶縁フィルムの厚さは１００μｍ以下
    であることを特徴とする請求項１〜３のいずれかに記載
    の半導体装置。
  10. 【請求項１０】　　半導体素子の側面とワイヤによって
    電極パッドと接続される各リードの側面との対向する部
    分が存在することを特徴とする請求項１〜５のいずれか
    に記載の半導体装置。
  11. 【請求項１１】　　基板に搭載された際に、半導体素子
    の回路形成面が同基板に対向するようにリードを曲げ成
    形したことを特徴とする請求項１〜５のいずれかに記載
    の半導体装置。
  12. 【請求項１２】　　基板に搭載された際に、半導体素子
    の回路形成面の裏面が同基板に対向するようにリードを
    曲げ成形したことを特徴とする請求項１〜５のいずれか
    に記載の半導体装置。
  13. 【請求項１３】　　絶縁フィルムに、その厚さ方向に貫
    通するスリット又は孔を少なくとも１つ設けたことを特
    徴とする請求項１〜３のいずれかに記載の半導体装置。
  14. 【請求項１４】　　絶縁フィルムの両平面が封止樹脂と
    接触する部分にスリット又は孔の少なくとも一部が存在
    することを特徴とする請求項１３に記載の半導体装置。
  15. 【請求項１５】　　タブに、その厚さ方向に貫通するス
    リット又は孔を少なくとも１つ設けたことを特徴とする
    請求項４又は５に記載の半導体装置。
  16. 【請求項１６】　　タブの両平面が封止樹脂と接触する
    部分にスリット又は孔の少なくとも一部が存在すること
    を特徴とする請求項１５に記載の半導体装置。
  17. 【請求項１７】　　絶縁フィルムは、素子支持部と半導
    体素子の対向部近傍にのみ接合されていることを特徴と
    する請求項１〜３に記載の半導体装置。
  18. 【請求項１８】　　半導体素子の回路形成面を基面とし
    たときの、電極パッドとリードとを電気的に接続するワ
    イヤの描くループの最大高さが、絶縁フィルムの厚さよ
    りも大であることを特徴とする請求項１〜３に記載の半
    導体装置。
  19. 【請求項１９】　　半導体素子の回路形成面を基面とし
    たときの、電極パッドとリードとを電気的に接続するワ
    イヤの描くループの最大高さが、タブと接合剤との厚さ
    の和よりも大であることを特徴とする請求項４又は５に
    記載の半導体装置。
  20. 【請求項２０】　　半導体素子の回路形成面の裏面が、
    外部に露出していることを特徴とする請求項１〜５のい
    ずれかに記載の半導体装置。
  21. 【請求項２１】　　半導体素子の回路形成面の裏面が、
    半導体装置のいずれかの外表面と同一平面をなしている
    ことを特徴とする請求項１〜５のいずれかに記載の半導
    体装置。
  22. 【請求項２２】　　基板と、この基板に搭載された半導
    体装置と、前記基板を固定するフレームと、前記基板を
    覆う表面部材とを備えたメモリーカードにおいて、半導
    体装置は請求項１〜５のいずれかに記載の半導体装置で
    あることを特徴とするメモリーカード。
  23. 【請求項２３】　　基板の両面に半導体装置を少なくと
    も１つずつ搭載したことを特徴とする請求項２２に記載
    のメモリーカード。
JP3114816A 1991-05-20 1991-05-20 半導体装置及びメモリーカード Pending JPH04341896A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3114816A JPH04341896A (ja) 1991-05-20 1991-05-20 半導体装置及びメモリーカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3114816A JPH04341896A (ja) 1991-05-20 1991-05-20 半導体装置及びメモリーカード

Publications (1)

Publication Number Publication Date
JPH04341896A true JPH04341896A (ja) 1992-11-27

Family

ID=14647406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3114816A Pending JPH04341896A (ja) 1991-05-20 1991-05-20 半導体装置及びメモリーカード

Country Status (1)

Country Link
JP (1) JPH04341896A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996003021A1 (en) * 1994-07-15 1996-02-01 National Semiconductor Corporation Removable computer peripheral cards having a solid one-piece housing and method of manufacturing the same
WO1996031998A1 (en) * 1995-03-20 1996-10-10 National Semiconductor Corporation Removable computer peripheral cards having a solid one-piece housing and method of manufacturing the same
WO1996036496A1 (en) * 1995-05-18 1996-11-21 Hitachi, Ltd. Semiconductor device
WO1998029261A1 (fr) * 1996-12-26 1998-07-09 Hitachi, Ltd. Dispositif a semiconducteur et son procede de production
EP0807972A3 (en) * 1996-05-09 2000-05-31 Oki Electric Industry Co., Ltd. Semiconductor device and method of its fabrication
FR2788882A1 (fr) * 1999-01-27 2000-07-28 Schlumberger Systems & Service Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554821A (en) * 1994-07-15 1996-09-10 National Semiconductor Corporation Removable computer peripheral cards having a solid one-piece housing
US5715594A (en) * 1994-07-15 1998-02-10 National Semiconductor Corporation Method of making removable computer peripheral cards having a solid one-piece housing
WO1996003021A1 (en) * 1994-07-15 1996-02-01 National Semiconductor Corporation Removable computer peripheral cards having a solid one-piece housing and method of manufacturing the same
WO1996031998A1 (en) * 1995-03-20 1996-10-10 National Semiconductor Corporation Removable computer peripheral cards having a solid one-piece housing and method of manufacturing the same
US5677511A (en) * 1995-03-20 1997-10-14 National Semiconductor Corporation Overmolded PC board with ESD protection and EMI suppression
US6140697A (en) * 1995-05-18 2000-10-31 Hitachi, Ltd. Semiconductor device
WO1996036496A1 (en) * 1995-05-18 1996-11-21 Hitachi, Ltd. Semiconductor device
CN1068546C (zh) * 1995-05-18 2001-07-18 株式会社日立制作所 半导体器件
AU710390B2 (en) * 1995-05-18 1999-09-16 Hitachi Limited Semiconductor device
EP0807972A3 (en) * 1996-05-09 2000-05-31 Oki Electric Industry Co., Ltd. Semiconductor device and method of its fabrication
US6258621B1 (en) 1996-05-09 2001-07-10 Oki Electric Industry Co., Ltd. Method of fabricating a semiconductor device having insulating tape interposed between chip and chip support
EP1381084A1 (en) * 1996-05-09 2004-01-14 Oki Electric Industry Co., Ltd. Semiconductor device and method of its fabrication
US6259158B1 (en) 1996-12-26 2001-07-10 Hitachi, Ltd. Semiconductor device utilizing an external electrode with a small pitch connected to a substrate
WO1998029261A1 (fr) * 1996-12-26 1998-07-09 Hitachi, Ltd. Dispositif a semiconducteur et son procede de production
US6841871B2 (en) 1996-12-26 2005-01-11 Hitachi, Ltd. Semiconductor device utilizing pads of different sizes connected to an antenna
WO2000045434A1 (fr) * 1999-01-27 2000-08-03 Schlumberger Systemes Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif
FR2788882A1 (fr) * 1999-01-27 2000-07-28 Schlumberger Systems & Service Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif
US7208822B1 (en) 1999-01-27 2007-04-24 Axalto Sa Integrated circuit device, electronic module for chip cards using said device and method for making same

Similar Documents

Publication Publication Date Title
US6841863B2 (en) Ball grid array package with stacked center pad chips and method for manufacturing the same
TW515013B (en) Semiconductor device and liquid crystal module adopting the same
US6340837B1 (en) Semiconductor device and method of fabricating the same
JP2001185651A (ja) 半導体装置およびその製造方法
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
JP2001217354A (ja) 半導体チップの実装構造、および半導体装置
JPH01183837A (ja) 半導体装置
US5136367A (en) Low cost erasable programmable read only memory package
US5548087A (en) Molded plastic packaging of electronic devices
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
KR100614431B1 (ko) 개선된 수율의 반도체 패키지 디바이스를 제조하기 위한 구조 및 방법
JPH04341896A (ja) 半導体装置及びメモリーカード
CN107305879B (zh) 半导体器件及相应的方法
JPH10284873A (ja) 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム
US20020153600A1 (en) Double sided chip package
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JP2001177005A (ja) 半導体装置及びその製造方法
TW426870B (en) Semiconductor device and the manufacturing method thereof
JP3367272B2 (ja) リードフレーム及び半導体装置
JPH03220761A (ja) 半導体装置
JP3082507U (ja) ダブルサイドチップパッケージ
CN2465328Y (zh) 双面晶片封装体
JP2700253B2 (ja) 電子部品装置
KR0145767B1 (ko) 초박형 반도체 패키지 및 그 제조방법
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자