JPH04266110A - バンドギャップ基準回路 - Google Patents
バンドギャップ基準回路Info
- Publication number
- JPH04266110A JPH04266110A JP3287957A JP28795791A JPH04266110A JP H04266110 A JPH04266110 A JP H04266110A JP 3287957 A JP3287957 A JP 3287957A JP 28795791 A JP28795791 A JP 28795791A JP H04266110 A JPH04266110 A JP H04266110A
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- transistor
- voltage
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、第１電源端子と第２電
源端子との間に結合され、温度係数が負である接合電圧
を発生させるための少なくとも一つの接合を有している
第１半導体素子と；前記第２電源端子と出力端子との間
に結合され、温度係数が正である基準電流を発生させる
第１電流源と；前記出力端子と第１電源端子との間に結
合され、少なくとも基準電流の測定を行う抵抗素子；と
を具えている、特定の温度係数を有している基準電圧を
発生させるバンドギャップ基準回路に関するものである
。
源端子との間に結合され、温度係数が負である接合電圧
を発生させるための少なくとも一つの接合を有している
第１半導体素子と；前記第２電源端子と出力端子との間
に結合され、温度係数が正である基準電流を発生させる
第１電流源と；前記出力端子と第１電源端子との間に結
合され、少なくとも基準電流の測定を行う抵抗素子；と
を具えている、特定の温度係数を有している基準電圧を
発生させるバンドギャップ基準回路に関するものである
。
【０００２】一般的に、このようなバンドギャップ基準
回路は、集積化された半導体回路に基準電圧を発生させ
るのに用いられる。例えば、この基準電圧は出力端子と
第１電源端子との間で得られる。
回路は、集積化された半導体回路に基準電圧を発生させ
るのに用いられる。例えば、この基準電圧は出力端子と
第１電源端子との間で得られる。
【０００３】
【従来の技術】このようなバンドギャップ基準回路は、
メイジャー（Ｇ．Ｃ．Ｍ．Ｍｅｉｊｅｒ）著作による、
１９８２年３月１９日にデルフト（オランダ）で出版さ
れた”Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃ
ｕｉｔｓ ａｎｄ Ｃｏｍｐｏｎｅｎｔｓ ｆｏｒ Ｂ
ａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅｓ ａｎｄ Ｔｅ
ｍｐｅｒａｔｕｒｅ Ｔｒａｎｓｄｕ
ｃｅｒｓ ”というタイトルの学術論文の第４．１ 図
より既知である。この既知のバンドギャップ基準回路は
、第１トランジスタによって構成される第１半導体素子
と、抵抗によって構成される抵抗素子と、第２トランジ
スタによって構成される電流源とを具え、前記第１トラ
ンジスタをダイオード接続し、第１トランジスタ、抵抗
、及び第２トランジスタを、第１電源端子と第２電源端
子との間に、直列に結合する。このようにして構成され
るバンドギャップ基準回路において、第１半導体素子の
接合の両端に発生する接合電圧は、第１トランジスタが
発生するベース−エミッタ電圧に相当し、電流源が発生
する基準電流は、第２トランジスタの主電流に相当する
。ここで、ベース−エミッタ間電圧の温度係数は負であ
り、主電流の温度係数は正である。第１トランジスタ、
抵抗、及び第２トランジスタが直列に結合されているの
で、温度係数が正である第２トランジスタの主電流の測
定は、第１トランジスタ及び抵抗の両方を介して行われ
る。これにもかかわらず、第１トランジスタのベース−
エミッタ電圧の温度係数は負のままであり、抵抗は温度
係数が正である補償電圧を受信する。バンドギャップ基
準回路によって出力端子と第１電源端子との間に発生す
る基準電圧は、ベース−エミッタ電圧と補償電圧との和
に等しい。この結果、基準電圧の温度係数は、温度係数
が負であるベース−エミッタ電圧と、温度係数が正であ
る補償電圧とによって決定される。これらの正の温度係
数及び負の温度係数は、バンドギャップ基準回路のパラ
メータ及び寸法に依存している。
メイジャー（Ｇ．Ｃ．Ｍ．Ｍｅｉｊｅｒ）著作による、
１９８２年３月１９日にデルフト（オランダ）で出版さ
れた”Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃ
ｕｉｔｓ ａｎｄ Ｃｏｍｐｏｎｅｎｔｓ ｆｏｒ Ｂ
ａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅｓ ａｎｄ Ｔｅ
ｍｐｅｒａｔｕｒｅ Ｔｒａｎｓｄｕ
ｃｅｒｓ ”というタイトルの学術論文の第４．１ 図
より既知である。この既知のバンドギャップ基準回路は
、第１トランジスタによって構成される第１半導体素子
と、抵抗によって構成される抵抗素子と、第２トランジ
スタによって構成される電流源とを具え、前記第１トラ
ンジスタをダイオード接続し、第１トランジスタ、抵抗
、及び第２トランジスタを、第１電源端子と第２電源端
子との間に、直列に結合する。このようにして構成され
るバンドギャップ基準回路において、第１半導体素子の
接合の両端に発生する接合電圧は、第１トランジスタが
発生するベース−エミッタ電圧に相当し、電流源が発生
する基準電流は、第２トランジスタの主電流に相当する
。ここで、ベース−エミッタ間電圧の温度係数は負であ
り、主電流の温度係数は正である。第１トランジスタ、
抵抗、及び第２トランジスタが直列に結合されているの
で、温度係数が正である第２トランジスタの主電流の測
定は、第１トランジスタ及び抵抗の両方を介して行われ
る。これにもかかわらず、第１トランジスタのベース−
エミッタ電圧の温度係数は負のままであり、抵抗は温度
係数が正である補償電圧を受信する。バンドギャップ基
準回路によって出力端子と第１電源端子との間に発生す
る基準電圧は、ベース−エミッタ電圧と補償電圧との和
に等しい。この結果、基準電圧の温度係数は、温度係数
が負であるベース−エミッタ電圧と、温度係数が正であ
る補償電圧とによって決定される。これらの正の温度係
数及び負の温度係数は、バンドギャップ基準回路のパラ
メータ及び寸法に依存している。
【０００４】
【発明が解決しようとする課題】しかし、既知のバンド
ギャップ基準回路では、電源が必要である。例えば、単
位温度当たりの温度係数がほぼゼロである基準電圧が必
要とされる場合には、ベース−エミッタ間電圧と補償電
圧との和は、主としてベース−エミッタ間電圧に含まれ
るバンドギャップ電圧によって規定される。このバンド
ギャップ電圧は、シリコンの場合、物理的に一定であり
、１．２０５ ボルトである。結果的に上記の場合、必
要な電源電圧、すなわち少なくとも第２トランジスタに
よって生じる飽和電圧に、補償電圧とベース−エミッタ
電圧との和を加えた電圧は、標準ボタンセルが供給する
電圧（１．２ ボルト）よりも大きく、このため、この
バンドギャップ基準回路を、例えばヒヤリング目的回路
などの比較的低い電源電圧を必要とする回路に用いるこ
とができなくなる。
ギャップ基準回路では、電源が必要である。例えば、単
位温度当たりの温度係数がほぼゼロである基準電圧が必
要とされる場合には、ベース−エミッタ間電圧と補償電
圧との和は、主としてベース−エミッタ間電圧に含まれ
るバンドギャップ電圧によって規定される。このバンド
ギャップ電圧は、シリコンの場合、物理的に一定であり
、１．２０５ ボルトである。結果的に上記の場合、必
要な電源電圧、すなわち少なくとも第２トランジスタに
よって生じる飽和電圧に、補償電圧とベース−エミッタ
電圧との和を加えた電圧は、標準ボタンセルが供給する
電圧（１．２ ボルト）よりも大きく、このため、この
バンドギャップ基準回路を、例えばヒヤリング目的回路
などの比較的低い電源電圧を必要とする回路に用いるこ
とができなくなる。
【０００５】本発明の目的は、比較的低い電源電圧の場
合であっても、単位温度当たりの温度係数がほぼゼロで
ある基準電圧発生させることのできるバンドギャップ基
準回路を提供せんとするにある。
合であっても、単位温度当たりの温度係数がほぼゼロで
ある基準電圧発生させることのできるバンドギャップ基
準回路を提供せんとするにある。
【０００６】
【課題を解決するための手段】本発明は、第１電源端子
と第２電源端子との間に結合され、温度係数が負である
接合電圧を発生させるための少なくとも一つの接合を有
している第１半導体素子と；前記第２電源端子と出力端
子との間に結合され、温度係数が正である基準電流を発
生させる第１電流源と；前記出力端子と第１電源端子と
の間に結合され、少なくとも基準電流の測定を行う抵抗
素子；とを具えている、特定の温度係数を有している基
準電圧を発生させるバンドギャップ基準回路において、
該バンドギャップ基準回路が更に、第２半導体素子と分
圧器とを具え、前記第２半導体素子の主電流通路を前記
第１電源端子と前記出力端子との間に前記抵抗素子と直
列に結合し、前記分圧器が、前記第２半導体素子の主電
流通路の両端の接合電圧を測定できるように構成するこ
とを特徴とする。
と第２電源端子との間に結合され、温度係数が負である
接合電圧を発生させるための少なくとも一つの接合を有
している第１半導体素子と；前記第２電源端子と出力端
子との間に結合され、温度係数が正である基準電流を発
生させる第１電流源と；前記出力端子と第１電源端子と
の間に結合され、少なくとも基準電流の測定を行う抵抗
素子；とを具えている、特定の温度係数を有している基
準電圧を発生させるバンドギャップ基準回路において、
該バンドギャップ基準回路が更に、第２半導体素子と分
圧器とを具え、前記第２半導体素子の主電流通路を前記
第１電源端子と前記出力端子との間に前記抵抗素子と直
列に結合し、前記分圧器が、前記第２半導体素子の主電
流通路の両端の接合電圧を測定できるように構成するこ
とを特徴とする。
【０００７】本発明によるバンドギャップ基準回路では
、温度係数が負である接合電圧の測定値と、温度係数が
正である抵抗素子の両端の補償電圧との和によって、所
定の温度係数を有する基準電圧が決定される。この接合
電圧の測定値は、第１半導体素子が発生する接合電圧の
特定の一部にすぎない。この接合電圧の一部は、分圧器
によって決定される。結果的に、単位温度当たりの温度
係数がほぼゼロの基準電圧を、比較的低い電圧で発生さ
せることができる。この比較的低い電源電圧においてこ
の接合電圧を発生させるために、例えば、接合と直列に
結合される抵抗を介して、第１半導体素子を、第１電源
端子と第２電源端子との間に結合することができる。
、温度係数が負である接合電圧の測定値と、温度係数が
正である抵抗素子の両端の補償電圧との和によって、所
定の温度係数を有する基準電圧が決定される。この接合
電圧の測定値は、第１半導体素子が発生する接合電圧の
特定の一部にすぎない。この接合電圧の一部は、分圧器
によって決定される。結果的に、単位温度当たりの温度
係数がほぼゼロの基準電圧を、比較的低い電圧で発生さ
せることができる。この比較的低い電源電圧においてこ
の接合電圧を発生させるために、例えば、接合と直列に
結合される抵抗を介して、第１半導体素子を、第１電源
端子と第２電源端子との間に結合することができる。
【０００８】本発明によるバンドギャップ基準回路の一
例では、更に、前記第２半導体素子の制御電極を、前記
第１半導体素子と前記第２電源端子との間に位置するポ
イントに結合することを特徴とする。この結果、例えば
、ユニポーラトランジスタ又はバイポーラトランジスタ
によって構成することのできる第２半導体素子が、電源
電圧を増大させる必要のない第１半導体素子が発生する
接合電圧と等しい制御電圧を受信する。
例では、更に、前記第２半導体素子の制御電極を、前記
第１半導体素子と前記第２電源端子との間に位置するポ
イントに結合することを特徴とする。この結果、例えば
、ユニポーラトランジスタ又はバイポーラトランジスタ
によって構成することのできる第２半導体素子が、電源
電圧を増大させる必要のない第１半導体素子が発生する
接合電圧と等しい制御電圧を受信する。
【０００９】本発明によるバンドギャップ基準回路の第
２の例では、前記分圧器が、少なくとも２個の抵抗から
成る直列回路を具え、該直列回路を前記接合と並列に結
合し、前記２個の抵抗の一方を、前記第２半導体素子の
主電流通路と並列に結合することを特徴とする。２個の
抵抗を第１半導体素子の接合と並列に結合しているので
、この接合電圧は、この２個の抵抗を流れる電流に変換
される。この電流は、２個の抵抗の一方の抵抗の両端に
、接合電圧の測定値を発生させる。この測定値は、２個
の抵抗の一方に結合する、第２半導体素子の主電流通路
の両端にも発生する。
２の例では、前記分圧器が、少なくとも２個の抵抗から
成る直列回路を具え、該直列回路を前記接合と並列に結
合し、前記２個の抵抗の一方を、前記第２半導体素子の
主電流通路と並列に結合することを特徴とする。２個の
抵抗を第１半導体素子の接合と並列に結合しているので
、この接合電圧は、この２個の抵抗を流れる電流に変換
される。この電流は、２個の抵抗の一方の抵抗の両端に
、接合電圧の測定値を発生させる。この測定値は、２個
の抵抗の一方に結合する、第２半導体素子の主電流通路
の両端にも発生する。
【００１０】本発明によるバンドギャップ基準回路の第
３の例では、前記第１半導体素子が、第２電流源を介し
て第２電源端子に結合されている単一方向性素子を具え
ていることを特徴とする。この第２電流源は、単一方向
性素子に特定の電流を供給する。この電流は、前記単一
方向性素子の両端に、接合電圧を発生させる。電源電圧
を増大させる必要のない第２電流源の両端には、飽和電
圧のみが必要とされる。
３の例では、前記第１半導体素子が、第２電流源を介し
て第２電源端子に結合されている単一方向性素子を具え
ていることを特徴とする。この第２電流源は、単一方向
性素子に特定の電流を供給する。この電流は、前記単一
方向性素子の両端に、接合電圧を発生させる。電源電圧
を増大させる必要のない第２電流源の両端には、飽和電
圧のみが必要とされる。
【００１１】本発明によるバンドギャップ基準回路の第
４の例では、前記第１半導体素子と、前記第１電流源と
、前記第２電流源とによって、ＰＴＡＴ電流源回路の一
部を形成することを特徴とする。この例によって、極め
てコンパクトな構造のバンドギャップ基準回路を提供す
ることができる。この本発明によるバンドギャップ基準
回路の第４の例では更に、前記ＰＴＡＴ電流源回路が、
各々ベース、コレクタ及びエミッタを有する第１、第２
、第３、及び第４トランジスタと、他の抵抗とを具え；
前記第１トランジスタのエミッタを、前記他の抵抗を介
して第１電源端子に結合し；前記第１トランジスタのベ
ースを、前記第１半導体素子と前記第２電源端子との間
のポイントに結合するとともに、前記第２トランジスタ
のベースに結合し；前記第２トランジスタのエミッタを
前記第１電源端子に結合し；前記第１トランジスタのコ
レクタを、前記第２電流源の制御電極に結合するととも
に、第３トランジスタのコレクタに結合し；第４トラン
ジスタのエミッタと同様に、第３トランジスタのエミッ
タを、第２電源端子に結合し、第３トランジスタのベー
スを、相互結合されている第４トランジスタのベース及
びコレクタに結合するとともに、第２トランジスタのコ
レクタに結合することを特徴とする。
４の例では、前記第１半導体素子と、前記第１電流源と
、前記第２電流源とによって、ＰＴＡＴ電流源回路の一
部を形成することを特徴とする。この例によって、極め
てコンパクトな構造のバンドギャップ基準回路を提供す
ることができる。この本発明によるバンドギャップ基準
回路の第４の例では更に、前記ＰＴＡＴ電流源回路が、
各々ベース、コレクタ及びエミッタを有する第１、第２
、第３、及び第４トランジスタと、他の抵抗とを具え；
前記第１トランジスタのエミッタを、前記他の抵抗を介
して第１電源端子に結合し；前記第１トランジスタのベ
ースを、前記第１半導体素子と前記第２電源端子との間
のポイントに結合するとともに、前記第２トランジスタ
のベースに結合し；前記第２トランジスタのエミッタを
前記第１電源端子に結合し；前記第１トランジスタのコ
レクタを、前記第２電流源の制御電極に結合するととも
に、第３トランジスタのコレクタに結合し；第４トラン
ジスタのエミッタと同様に、第３トランジスタのエミッ
タを、第２電源端子に結合し、第３トランジスタのベー
スを、相互結合されている第４トランジスタのベース及
びコレクタに結合するとともに、第２トランジスタのコ
レクタに結合することを特徴とする。
【００１２】本発明によるバンドギャップ基準回路の第
５の例では、前記第１電流源と前記抵抗素子とを、バッ
ファ回路を介して出力端子に結合することを特徴とする
。バッファ回路を挿入することによって、バンドギャッ
プ基準回路の出力端子に結合する負荷の影響を小さくす
ることができる。この本発明によるバンドギャップ基準
回路の第５の例では更に、前記バッファ回路が：前記第
１電流源及び前記抵抗素子に結合する第１入力端子と；
前記出力端子に結合する第２入力端子と；テイル電流源
を介して前記第１電源端子に結合する共通端子と；ロー
ド素子を介して前記第２電源端子に結合するとともに、
主電流通路を前記第２電源端子と前記出力端子との間に
結合している出力トランジスタの制御電極に結合する第
１出力端子と；前記第２電源端子に結合する第２出力端
子；とを有している差動対を具えていることを特徴とす
る。この構成のバンドギャップ基準回路によって、負荷
による悪影響を受けることなしに、比較的大きな電流が
得られる。
５の例では、前記第１電流源と前記抵抗素子とを、バッ
ファ回路を介して出力端子に結合することを特徴とする
。バッファ回路を挿入することによって、バンドギャッ
プ基準回路の出力端子に結合する負荷の影響を小さくす
ることができる。この本発明によるバンドギャップ基準
回路の第５の例では更に、前記バッファ回路が：前記第
１電流源及び前記抵抗素子に結合する第１入力端子と；
前記出力端子に結合する第２入力端子と；テイル電流源
を介して前記第１電源端子に結合する共通端子と；ロー
ド素子を介して前記第２電源端子に結合するとともに、
主電流通路を前記第２電源端子と前記出力端子との間に
結合している出力トランジスタの制御電極に結合する第
１出力端子と；前記第２電源端子に結合する第２出力端
子；とを有している差動対を具えていることを特徴とす
る。この構成のバンドギャップ基準回路によって、負荷
による悪影響を受けることなしに、比較的大きな電流が
得られる。
【００１３】以下図面を参照して本発明を説明するに、
それぞれの図面において、同一の構成部分には同一の参
照番号を付す。
それぞれの図面において、同一の構成部分には同一の参
照番号を付す。
【００１４】図１は、従来のバンドギャップ基準回路を
示す図である。この回路は、先に引用した学術論文の図
４．１ に示されている回路に相当するものである。こ
の回路は、トランジスタＴ１によって構成されＰＴＡＴ
電流源回路１０の一部を形成する第１半導体素子と、抵
抗Ｒ１によって形成される抵抗素子と、トランジスタＴ
２によって構成され電流ミラー回路２０の一部を形成す
る電流源とを具えている。ＰＴＡＴ電流源回路１０は、
トランジスタＴ１に加えて、抵抗Ｒ２とトランジスタＴ
３とを具えている。一方、電流ミラー回路２０は、トラ
ンジスタＴ２に加えて、トランジスタＴ４を具えている
。トランジスタＴ１、Ｔ２、Ｔ３及びＴ４は、それぞれ
ベース、コレクタ及びエミッタを具えている。トランジ
スタＴ１は、そのベースとそのコレクタとを違いに結合
し、ダイオードとして機能する。更に、トランジスタＴ
１のベース及びコレクタを、抵抗Ｒ１を介して出力端子
３に結合するともに、トランジスタＴ３のベースに結合
する。トランジスタＴ１及びＴ３のエミッタを第１電源
端子１に結合し、抵抗Ｒ２を、トランジスタＴ３のエミ
ッタと電源端子１との間に結合する。トランジスタＴ３
のエミッタ領域は、トランジスタＴ１のエミッタ領域の
ｎ倍である。トランジスタＴ２のベースを、トランジス
タＴ４のベースとコレクタの両方に結合することによっ
て、トランジスタＴ４もダイオードとして機能する。ト
ランジスタＴ２及びＴ４のエミッタを、第２電源端子２
に結合する。トランジスタＴ２のエミッタ領域は、トラ
ンジスタＴ４のエミッタ領域のｐ倍である。トランジス
タＴ２のコレクタを出力端子３に結合し、トランジスタ
Ｔ４のコレクタをトランジスタＴ３のコレクタに結合す
る。このようにして構成されるバンドギャップ基準回路
において、電流源によって発生する基準電流は、トラン
ジスタＴ２の主電流、少なくとも抵抗Ｒ１とトランジス
タＴ１の両方を流れる主電流の測定値に相当し、第１半
導体素子の接合の両端に発生する接合電圧は、主電流に
よってダイオード接続トランジスタＴ１のベースとエミ
ッタとの間に発生するベース−エミッタ間電圧に相当す
るものである。トランジスタＴ１のベースをトランジス
タＴ３のベースに結合し、トランジスタＴ１のエミッタ
とトランジスタＴ３のエミッタとを、第１電圧端子１と
抵抗Ｒ２とを介して結合しているので、トランジスタＴ
１のベース−エミッタ電圧とトランジスタＴ３のベース
−エミッタ電圧との電圧差に等しい電圧は、抵抗Ｒ２の
両端で得られる。この抵抗Ｒ２は、一般的に知られてい
るように、結果として発生する電圧を、温度係数が正の
ＰＴＡＴ電流に変換する。このＰＴＡＴ電流が、トラン
ジスタＴ３を介してダイオード接続トランジスタＴ４か
ら得られ、このトランジスタＴ４が、トランジスタＴ２
と相まって電流ミラー回路２０を形成するので、トラン
ジスタＴ２の主電流の温度係数も正である。従来のバン
ドギャップ基準回路は、温度係数が正の主電流と温度係
数が負であるトランジスタＴ１のベース−エミッタ電圧
とに基づき、特定の温度係数の基準電圧を発生させる。 ここで、主電流は、抵抗Ｒ１の両端に、温度係数が正の
補償電圧を発生させる。発生する基準電圧は、例えば出
力端子３と電源端子１との間で得ることができる。この
基準電圧は、補償電圧とベース−エミッタ電圧との和に
等しく、この基準電圧の温度係数は、補償電圧の正の温
度係数及びベース−エミッタ電圧の負の温度係数によっ
て決定される。前記２個の温度係数は、バンドギャップ
基準回路のパラメータ及び寸法に依存している。従来の
バンドギャップ基準回路の欠点は、必要とされる電源電
圧である。例えば、基準電圧の温度係数が単位温度当た
りほぼゼロである場合、補償電圧とベース−エミッタ電
圧との和は、ベース−エミッタ電圧に含まれるバンドギ
ャップ電圧によって主に決定される。このバンドギャッ
プ電圧は、物理的に一定であり、シリコンの場合１．２
０５ ボルトである。従って、この場合に必要な電源電
圧は、トランジスタＴ２によって生じる少なくとも一つ
の飽和電圧に、補償電圧とベース−エミッタ電圧との和
を加えたものに等しく、標準ボタンセルが供給する電圧
（１．２ ボルト）よりも大きい。このため、比較的低
い電源電圧が必要な回路内でバンドギャップ基準回路を
使用することができなくなる。更に詳しい情報は、前記
学術論文、及び”Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓ
ｉｇｎ ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔｓ ”というタイトルのグレイ（Ｐ．Ｇ
ｒａｙ）及びメイジャー（Ｒ．Ｍｅｉｊｅｒ）によるハ
ンドブック第２版に記載されている。このハンドブック
では２８９ ページから、単位温度当たりの温度係数が
ほぼゼロの基準電圧の誘導及び計算が記載されている。
示す図である。この回路は、先に引用した学術論文の図
４．１ に示されている回路に相当するものである。こ
の回路は、トランジスタＴ１によって構成されＰＴＡＴ
電流源回路１０の一部を形成する第１半導体素子と、抵
抗Ｒ１によって形成される抵抗素子と、トランジスタＴ
２によって構成され電流ミラー回路２０の一部を形成す
る電流源とを具えている。ＰＴＡＴ電流源回路１０は、
トランジスタＴ１に加えて、抵抗Ｒ２とトランジスタＴ
３とを具えている。一方、電流ミラー回路２０は、トラ
ンジスタＴ２に加えて、トランジスタＴ４を具えている
。トランジスタＴ１、Ｔ２、Ｔ３及びＴ４は、それぞれ
ベース、コレクタ及びエミッタを具えている。トランジ
スタＴ１は、そのベースとそのコレクタとを違いに結合
し、ダイオードとして機能する。更に、トランジスタＴ
１のベース及びコレクタを、抵抗Ｒ１を介して出力端子
３に結合するともに、トランジスタＴ３のベースに結合
する。トランジスタＴ１及びＴ３のエミッタを第１電源
端子１に結合し、抵抗Ｒ２を、トランジスタＴ３のエミ
ッタと電源端子１との間に結合する。トランジスタＴ３
のエミッタ領域は、トランジスタＴ１のエミッタ領域の
ｎ倍である。トランジスタＴ２のベースを、トランジス
タＴ４のベースとコレクタの両方に結合することによっ
て、トランジスタＴ４もダイオードとして機能する。ト
ランジスタＴ２及びＴ４のエミッタを、第２電源端子２
に結合する。トランジスタＴ２のエミッタ領域は、トラ
ンジスタＴ４のエミッタ領域のｐ倍である。トランジス
タＴ２のコレクタを出力端子３に結合し、トランジスタ
Ｔ４のコレクタをトランジスタＴ３のコレクタに結合す
る。このようにして構成されるバンドギャップ基準回路
において、電流源によって発生する基準電流は、トラン
ジスタＴ２の主電流、少なくとも抵抗Ｒ１とトランジス
タＴ１の両方を流れる主電流の測定値に相当し、第１半
導体素子の接合の両端に発生する接合電圧は、主電流に
よってダイオード接続トランジスタＴ１のベースとエミ
ッタとの間に発生するベース−エミッタ間電圧に相当す
るものである。トランジスタＴ１のベースをトランジス
タＴ３のベースに結合し、トランジスタＴ１のエミッタ
とトランジスタＴ３のエミッタとを、第１電圧端子１と
抵抗Ｒ２とを介して結合しているので、トランジスタＴ
１のベース−エミッタ電圧とトランジスタＴ３のベース
−エミッタ電圧との電圧差に等しい電圧は、抵抗Ｒ２の
両端で得られる。この抵抗Ｒ２は、一般的に知られてい
るように、結果として発生する電圧を、温度係数が正の
ＰＴＡＴ電流に変換する。このＰＴＡＴ電流が、トラン
ジスタＴ３を介してダイオード接続トランジスタＴ４か
ら得られ、このトランジスタＴ４が、トランジスタＴ２
と相まって電流ミラー回路２０を形成するので、トラン
ジスタＴ２の主電流の温度係数も正である。従来のバン
ドギャップ基準回路は、温度係数が正の主電流と温度係
数が負であるトランジスタＴ１のベース−エミッタ電圧
とに基づき、特定の温度係数の基準電圧を発生させる。 ここで、主電流は、抵抗Ｒ１の両端に、温度係数が正の
補償電圧を発生させる。発生する基準電圧は、例えば出
力端子３と電源端子１との間で得ることができる。この
基準電圧は、補償電圧とベース−エミッタ電圧との和に
等しく、この基準電圧の温度係数は、補償電圧の正の温
度係数及びベース−エミッタ電圧の負の温度係数によっ
て決定される。前記２個の温度係数は、バンドギャップ
基準回路のパラメータ及び寸法に依存している。従来の
バンドギャップ基準回路の欠点は、必要とされる電源電
圧である。例えば、基準電圧の温度係数が単位温度当た
りほぼゼロである場合、補償電圧とベース−エミッタ電
圧との和は、ベース−エミッタ電圧に含まれるバンドギ
ャップ電圧によって主に決定される。このバンドギャッ
プ電圧は、物理的に一定であり、シリコンの場合１．２
０５ ボルトである。従って、この場合に必要な電源電
圧は、トランジスタＴ２によって生じる少なくとも一つ
の飽和電圧に、補償電圧とベース−エミッタ電圧との和
を加えたものに等しく、標準ボタンセルが供給する電圧
（１．２ ボルト）よりも大きい。このため、比較的低
い電源電圧が必要な回路内でバンドギャップ基準回路を
使用することができなくなる。更に詳しい情報は、前記
学術論文、及び”Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓ
ｉｇｎ ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔｓ ”というタイトルのグレイ（Ｐ．Ｇ
ｒａｙ）及びメイジャー（Ｒ．Ｍｅｉｊｅｒ）によるハ
ンドブック第２版に記載されている。このハンドブック
では２８９ ページから、単位温度当たりの温度係数が
ほぼゼロの基準電圧の誘導及び計算が記載されている。
【００１５】
【実施例】以下本発明を実施例につき説明するに、図２
は、本発明によるバンドギャップ基準回路を示す図であ
る。図１と同様にして、第１半導体素子と抵抗素子とを
、トランジスタＴ１と抵抗Ｒ１とによって構成する。一
方、ダイオード接続トランジスタＴ１を、端子４と電源
端子１との間に結合する。電源端子２と出力端子３との
間に結合される電流源を、第１電流源Ｊ１によって構成
する。この温度係数が正の基準電流を発生させるための
第１電流源Ｊ１は、種々の方法で構成することができる
。トランジスタＴ５によって構成される第２半導体素子
を、抵抗Ｒ１と直列に、出力端子３と電源端子１との間
に結合する。このトランジスタＴ５は、そのベースを端
子４に結合し、その主電流通路を抵抗Ｒ１と電源端子１
との間に結合する。分圧器を、トランジスタＴ１と並列
に、端子４と電源端子１との間に結合する。分圧器は、
端子４と、抵抗Ｒ１とトランジスタＴ５の主電流通路と
の間に位置するポイントとの間に結合される抵抗Ｒ３と
；前記ポイントと電源端子１との間に結合される抵抗Ｒ
４；とを具えている。この構成のバンドギャップ基準回
路において、第２電流源Ｊ２は電流をダイオード接続ト
ランジスタＴ１に供給する。 この結果、分圧器と並列に結合されるトランジスタＴ１
の両端に、負の温度係数のベース−エミッタ電圧が発生
する。分圧器に関して、結果としてベース−エミッタ電
圧によって、抵抗Ｒ３及び抵抗Ｒ４の両方を流れる電流
が発生する。ベース−エミッタ電圧の測定は、トランジ
スタＴ５の主電流通路と並列に結合される抵抗Ｒ４の両
端で行われる。トランジスタＴ５は、ベース−エミッタ
電圧によって駆動される。このことも結果的に、トラン
ジスタＴ５の主電流通路の両端に発生するベース−エミ
ッタ電圧を測定することとなる。この測定値は、分圧器
によって変化し得る。本発明によれば、出力端子３と電
源端子１との間の基準電圧は、温度係数が正である抵抗
Ｒ１を流れる基準電流によって生じる補償電圧と、主電
流通路の両端のベース−エミッタ電圧の測定値との和に
よって規定される。基準電圧の温度係数は、温度係数が
正である補償電圧、及び温度係数が負である測定値に依
存している。補償電圧が基準電流に依存しており、測定
値が可変であるので、本発明において必要とされる最小
供給電圧は、電流源Ｊ２によって生じる飽和電圧に、ト
ランジスタＴ１の両端にかかるベース−エミッタ電圧を
加えた電圧によって決定される。この時の供給電圧にお
いて、単位温度当たりの温度係数がほぼゼロの基準電圧
を実現することができる。
は、本発明によるバンドギャップ基準回路を示す図であ
る。図１と同様にして、第１半導体素子と抵抗素子とを
、トランジスタＴ１と抵抗Ｒ１とによって構成する。一
方、ダイオード接続トランジスタＴ１を、端子４と電源
端子１との間に結合する。電源端子２と出力端子３との
間に結合される電流源を、第１電流源Ｊ１によって構成
する。この温度係数が正の基準電流を発生させるための
第１電流源Ｊ１は、種々の方法で構成することができる
。トランジスタＴ５によって構成される第２半導体素子
を、抵抗Ｒ１と直列に、出力端子３と電源端子１との間
に結合する。このトランジスタＴ５は、そのベースを端
子４に結合し、その主電流通路を抵抗Ｒ１と電源端子１
との間に結合する。分圧器を、トランジスタＴ１と並列
に、端子４と電源端子１との間に結合する。分圧器は、
端子４と、抵抗Ｒ１とトランジスタＴ５の主電流通路と
の間に位置するポイントとの間に結合される抵抗Ｒ３と
；前記ポイントと電源端子１との間に結合される抵抗Ｒ
４；とを具えている。この構成のバンドギャップ基準回
路において、第２電流源Ｊ２は電流をダイオード接続ト
ランジスタＴ１に供給する。 この結果、分圧器と並列に結合されるトランジスタＴ１
の両端に、負の温度係数のベース−エミッタ電圧が発生
する。分圧器に関して、結果としてベース−エミッタ電
圧によって、抵抗Ｒ３及び抵抗Ｒ４の両方を流れる電流
が発生する。ベース−エミッタ電圧の測定は、トランジ
スタＴ５の主電流通路と並列に結合される抵抗Ｒ４の両
端で行われる。トランジスタＴ５は、ベース−エミッタ
電圧によって駆動される。このことも結果的に、トラン
ジスタＴ５の主電流通路の両端に発生するベース−エミ
ッタ電圧を測定することとなる。この測定値は、分圧器
によって変化し得る。本発明によれば、出力端子３と電
源端子１との間の基準電圧は、温度係数が正である抵抗
Ｒ１を流れる基準電流によって生じる補償電圧と、主電
流通路の両端のベース−エミッタ電圧の測定値との和に
よって規定される。基準電圧の温度係数は、温度係数が
正である補償電圧、及び温度係数が負である測定値に依
存している。補償電圧が基準電流に依存しており、測定
値が可変であるので、本発明において必要とされる最小
供給電圧は、電流源Ｊ２によって生じる飽和電圧に、ト
ランジスタＴ１の両端にかかるベース−エミッタ電圧を
加えた電圧によって決定される。この時の供給電圧にお
いて、単位温度当たりの温度係数がほぼゼロの基準電圧
を実現することができる。
【００１６】図３は、本発明によるバンドギャップ基準
回路の他の一例を示す図である。この例は、ＰＴＡＴ電
流源回路１１、電流ミラー回路２１、及びバッファ回路
３１を加えている点、及びベースを電流ミラー回路２１
に結合し、主電流通路を電源端子２と端子４との間に結
合しているトランジスタＴ６によって第２電流源を構成
する点において、図２に示す例と異なっている。ＰＴＡ
Ｔ電流源回路１１は、トランジスタＴ１によって形成さ
れる第１半導体素子と、トランジスタＴ７と、トランジ
スタＴ８と、抵抗Ｒ５とを具えている。各トランジスタ
のエミッタ領域の寸法は、それぞれ異なっている。電流
ミラー回路２１は、トランジスタＴ２によって形成され
る電流源と、トランジスタＴ９と、トランジスタＴ１０
とを具えている。各トランジスタのエミッタ領域の寸
法は、それぞれ異なっている。バッファ回路３１は、ト
ランジスタＴ１１ とトランジスタＴ１２ とによって
形成される差動対と、トランジスタＴ１３ から成るテ
イル（ｔａｉｌ）電流源と、トランジスタＴ１４ から
成るロード素子（ｌｏａｄ ｅｌｅｍｅｎｔ）と、出力
トランジスタＴ１５ とを具えている。この例において
、これらトランジスタは、それぞれベース、コレクタ及
びエミッタを具え、トランジスタＴ１のベースをトラン
ジスタＴ７及びＴ８のベースに結合する。トランジスタ
Ｔ７及びＴ８のエミッタの各々を電源端子１に結合し、
抵抗Ｒ５を、トランジスタＴ７のエミッタと電源端子１
との間に結合する。トランジスタＴ２のベースを、トラ
ンジスタＴ９及びＴ１０ のベースに結合するとともに
、トランジスタＴ１０ のコレクタに結合し、トランジ
スタＴ１０ がダイオードとして機能するようにする。 トランジスタＴ９及びＴ１０ の各エミッタを電源端子
２に結合し、トランジスタＴ９のコレクタをトランジス
タＴ６のベースに結合するとともに、トランジスタＴ７
のコレクタに結合する。ダイオード接続トランジスタＴ
１０ のコレクタをトランジスタＴ８のコレクタに結合
する。トランジスタＴ９及びＴ１０ のベース及びエミ
ッタと同様に、トランジスタＴ１４ のベースをトラン
ジスタＴ２のベースに結合し、トランジスタＴ１４ の
エミッタを電源端子２に結合する。トランジスタＴ１１
のベースを、トランジスタＴ２の主電流通路と抵抗Ｒ
１との両方の結合し、トランジスタＴ１２ のベースを
出力端子３に結合し、トランジスタＴ１１ 及びＴ１２
の各エミッタをトランジスタＴ１３ のコレクタに結
合し、トランジスタＴ１３ のベースを端子４に結合し
、トランジスタＴ１３ のエミッタを電源端子１に結合
する。トランジスタＴ１１ のコレクタを、トランジス
タＴ１４ のコレクタと、トランジスタＴ１５ のベー
スとに結合し、このトランジスタＴ１５ のコレクタを
電源端子２に結合するとともに、そのエミッタを出力端
子３に結合する。トランジスタＴ２のコレクタも電源端
子２に結合する。このように結合されるバンドギャップ
基準回路は、温度係数が正の基準電流を発生させる電流
源を構成することができ、バッファ回路３１によって、
出力端子３に結合する負荷の回路への影響を小さくする
ことができる。バッファ回路３１では、トランジスタＴ
１１ 及びトランジスタＴ１２ によって、出力端子３
と電源端子１との間の基準電圧が、抵抗Ｒ１の両端にか
かる補償電圧とトランジスタＴ５の主電流通路にわたる
ベース−エミッタ電圧の測定値との和に等しいことが保
証され、トランジスタＴ１５ が電流を出力端子３に供
給する。トランジスタＴ１３ 及びＴ１４ は所望の電
流設定をバッファ回路３１で行う。トランジスタＴ１３
は、トランジスタＴ１，Ｔ５，Ｔ７及びＴ８に対し電
流設定を行うことができ、トランジスタＴ１４ は、ト
ランジスタＴ２，Ｔ９及びＴ１０ に対し電流設定を行
うことができる。ＰＴＡＴ電流源回路１１及び電流ミラ
ー回路２１の動作に関し、図１に関連させて説明する。 トランジスタＴ７及びＴ１０ と抵抗Ｒ５とは、トラン
ジスタＴ３及びＴ４と抵抗Ｒ２とに対応し、トランジス
タＴ８及びＴ９によって、トランジスタＴ３及びＴ４に
対するトランジスタＴ７及びＴ１０ の負荷を減少させ
ることができる。更に、トランジスタＴ６はベース電流
をトランジスタＴ７のコレクタに供給する。この供給量
は、好適な寸法の場合、トランジスタＴ２，Ｔ９，Ｔ１
０ 及びＴ１４ によってトランジスタＴ８のコレクタ
に供給されるベース電流に等しい。トランジスタＴ７と
トランジスタＴ８のいずれもダイオード接続せずに、対
称性の改善、及びこれによる性能の改善を行う。 これらのトランジスタＴ７及びＴ８は、ＰＴＡＴ電流源
回路１１の中心部分を構成する。この例は、本発明によ
るバンドギャップ基準回路のコンパクトな実現例である
。ＰＴＡＴ電流源回路１１と電流ミラー回路２１との組
み合わせによる実現例は、電源電圧の変化による影響を
受けず、バッファ回路３１を設ける実現例は、比較的大
きな出力電流を供給することができる。これにもかかわ
らず、この実現例は比較的小さな電源電圧で動作し、こ
の基準電圧において、分圧器を用いることによって単位
温度当たりの温度係数がゼロである基準電圧を得ること
ができる。
回路の他の一例を示す図である。この例は、ＰＴＡＴ電
流源回路１１、電流ミラー回路２１、及びバッファ回路
３１を加えている点、及びベースを電流ミラー回路２１
に結合し、主電流通路を電源端子２と端子４との間に結
合しているトランジスタＴ６によって第２電流源を構成
する点において、図２に示す例と異なっている。ＰＴＡ
Ｔ電流源回路１１は、トランジスタＴ１によって形成さ
れる第１半導体素子と、トランジスタＴ７と、トランジ
スタＴ８と、抵抗Ｒ５とを具えている。各トランジスタ
のエミッタ領域の寸法は、それぞれ異なっている。電流
ミラー回路２１は、トランジスタＴ２によって形成され
る電流源と、トランジスタＴ９と、トランジスタＴ１０
とを具えている。各トランジスタのエミッタ領域の寸
法は、それぞれ異なっている。バッファ回路３１は、ト
ランジスタＴ１１ とトランジスタＴ１２ とによって
形成される差動対と、トランジスタＴ１３ から成るテ
イル（ｔａｉｌ）電流源と、トランジスタＴ１４ から
成るロード素子（ｌｏａｄ ｅｌｅｍｅｎｔ）と、出力
トランジスタＴ１５ とを具えている。この例において
、これらトランジスタは、それぞれベース、コレクタ及
びエミッタを具え、トランジスタＴ１のベースをトラン
ジスタＴ７及びＴ８のベースに結合する。トランジスタ
Ｔ７及びＴ８のエミッタの各々を電源端子１に結合し、
抵抗Ｒ５を、トランジスタＴ７のエミッタと電源端子１
との間に結合する。トランジスタＴ２のベースを、トラ
ンジスタＴ９及びＴ１０ のベースに結合するとともに
、トランジスタＴ１０ のコレクタに結合し、トランジ
スタＴ１０ がダイオードとして機能するようにする。 トランジスタＴ９及びＴ１０ の各エミッタを電源端子
２に結合し、トランジスタＴ９のコレクタをトランジス
タＴ６のベースに結合するとともに、トランジスタＴ７
のコレクタに結合する。ダイオード接続トランジスタＴ
１０ のコレクタをトランジスタＴ８のコレクタに結合
する。トランジスタＴ９及びＴ１０ のベース及びエミ
ッタと同様に、トランジスタＴ１４ のベースをトラン
ジスタＴ２のベースに結合し、トランジスタＴ１４ の
エミッタを電源端子２に結合する。トランジスタＴ１１
のベースを、トランジスタＴ２の主電流通路と抵抗Ｒ
１との両方の結合し、トランジスタＴ１２ のベースを
出力端子３に結合し、トランジスタＴ１１ 及びＴ１２
の各エミッタをトランジスタＴ１３ のコレクタに結
合し、トランジスタＴ１３ のベースを端子４に結合し
、トランジスタＴ１３ のエミッタを電源端子１に結合
する。トランジスタＴ１１ のコレクタを、トランジス
タＴ１４ のコレクタと、トランジスタＴ１５ のベー
スとに結合し、このトランジスタＴ１５ のコレクタを
電源端子２に結合するとともに、そのエミッタを出力端
子３に結合する。トランジスタＴ２のコレクタも電源端
子２に結合する。このように結合されるバンドギャップ
基準回路は、温度係数が正の基準電流を発生させる電流
源を構成することができ、バッファ回路３１によって、
出力端子３に結合する負荷の回路への影響を小さくする
ことができる。バッファ回路３１では、トランジスタＴ
１１ 及びトランジスタＴ１２ によって、出力端子３
と電源端子１との間の基準電圧が、抵抗Ｒ１の両端にか
かる補償電圧とトランジスタＴ５の主電流通路にわたる
ベース−エミッタ電圧の測定値との和に等しいことが保
証され、トランジスタＴ１５ が電流を出力端子３に供
給する。トランジスタＴ１３ 及びＴ１４ は所望の電
流設定をバッファ回路３１で行う。トランジスタＴ１３
は、トランジスタＴ１，Ｔ５，Ｔ７及びＴ８に対し電
流設定を行うことができ、トランジスタＴ１４ は、ト
ランジスタＴ２，Ｔ９及びＴ１０ に対し電流設定を行
うことができる。ＰＴＡＴ電流源回路１１及び電流ミラ
ー回路２１の動作に関し、図１に関連させて説明する。 トランジスタＴ７及びＴ１０ と抵抗Ｒ５とは、トラン
ジスタＴ３及びＴ４と抵抗Ｒ２とに対応し、トランジス
タＴ８及びＴ９によって、トランジスタＴ３及びＴ４に
対するトランジスタＴ７及びＴ１０ の負荷を減少させ
ることができる。更に、トランジスタＴ６はベース電流
をトランジスタＴ７のコレクタに供給する。この供給量
は、好適な寸法の場合、トランジスタＴ２，Ｔ９，Ｔ１
０ 及びＴ１４ によってトランジスタＴ８のコレクタ
に供給されるベース電流に等しい。トランジスタＴ７と
トランジスタＴ８のいずれもダイオード接続せずに、対
称性の改善、及びこれによる性能の改善を行う。 これらのトランジスタＴ７及びＴ８は、ＰＴＡＴ電流源
回路１１の中心部分を構成する。この例は、本発明によ
るバンドギャップ基準回路のコンパクトな実現例である
。ＰＴＡＴ電流源回路１１と電流ミラー回路２１との組
み合わせによる実現例は、電源電圧の変化による影響を
受けず、バッファ回路３１を設ける実現例は、比較的大
きな出力電流を供給することができる。これにもかかわ
らず、この実現例は比較的小さな電源電圧で動作し、こ
の基準電圧において、分圧器を用いることによって単位
温度当たりの温度係数がゼロである基準電圧を得ること
ができる。
【００１７】本発明は、ここに開示されている実施例に
限定されるものではなく、要旨を変更しない範囲内で種
々の変形または変更が可能である。例えば、温度依存性
の電源の場合、出力端子と第２電源端子との間で、基準
電圧を取り出すことができる。更に、ＰＴＡＴ電流源回
路及び電流ミラー回路の両方を具えている電流源、半導
体素子、分圧器及びバッファ回路を種々の態様で実現で
きること明らかである。更に、この実施例に用いられて
いるトランジスタに関して、逆の導電型のトランジスタ
及び他の種類のトランジスタ、例えば、ユニポーラトラ
ンジスタを用いることができること明らかである。
限定されるものではなく、要旨を変更しない範囲内で種
々の変形または変更が可能である。例えば、温度依存性
の電源の場合、出力端子と第２電源端子との間で、基準
電圧を取り出すことができる。更に、ＰＴＡＴ電流源回
路及び電流ミラー回路の両方を具えている電流源、半導
体素子、分圧器及びバッファ回路を種々の態様で実現で
きること明らかである。更に、この実施例に用いられて
いるトランジスタに関して、逆の導電型のトランジスタ
及び他の種類のトランジスタ、例えば、ユニポーラトラ
ンジスタを用いることができること明らかである。
【図１】従来のバンドギャップ基準回路を示す図である
。
。
【図２】本発明によるバンドギャップ基準回路の一例を
示す図である。
示す図である。
【図３】本発明によるバンドギャップ基準回路の他の一
例を示す図である。
例を示す図である。
１ 第１電源端子
２ 第２電源端子
３ 出力端子
１０，１１ ＰＴＡＴ電流源回路
２０，２１ 電流ミラー回路
３１ バッファ回路
Ｔ１ 第１半導体素子
Ｔ５ 第２半導体素子
（Ｒ３， Ｒ４） 分圧器
Ｊ１ 第１電流源
Ｊ２ 第２電流源
（Ｔ１１， Ｔ１２） 差動対
Ｔ１３ テイル電流源
Ｔ１４ ロード素子
Ｔ１５ 出力トランジスタ
Claims (8)
- 【請求項１】 第１電源端子と第２電源端子との間に
結合され、温度係数が負である接合電圧を発生させるた
めの少なくとも一つの接合を有している第１半導体素子
と；前記第２電源端子と出力端子との間に結合され、温
度係数が正である基準電流を発生させる第１電流源と；
前記出力端子と第１電源端子との間に結合され、少なく
とも基準電流の測定を行う抵抗素子；とを具えている、
特定の温度係数を有している基準電圧を発生させるバン
ドギャップ基準回路において、該バンドギャップ基準回
路が更に、第２半導体素子と分圧器とを具え、前記第２
半導体素子の主電流通路を前記第１電源端子と前記出力
端子との間に前記抵抗素子と直列に結合し、前記分圧器
が、前記第２半導体素子の主電流通路の両端の接合電圧
を測定できるように構成することを特徴とするバンドギ
ャップ基準回路。 - 【請求項２】 更に、前記第２半導体素子の制御電極
を、前記第１半導体素子と前記第２電源端子との間に位
置するポイントに結合することを特徴とする請求項１に
記載のバンドギャップ基準回路。 - 【請求項３】 前記分圧器が、少なくとも２個の抵抗
から成る直列回路を具え、該直列回路を前記接合と並列
に結合し、前記２個の抵抗の一方を、前記第２半導体素
子の主電流通路と並列に結合することを特徴とする請求
項１又は２に記載のバンドギャップ基準回路。 - 【請求項４】 前記第１半導体素子が、第２電流源を
介して第２電源端子に結合されている単一方向性素子を
具えていることを特徴とする請求項１，２又は３に記載
のバンドギャップ基準回路。 - 【請求項５】 前記第１半導体素子と、前記第１電流
源と、前記第２電流源とによって、ＰＴＡＴ電流源回路
の一部を形成することを特徴とする請求項４に記載のバ
ンドギャップ基準回路。 - 【請求項６】 前記ＰＴＡＴ電流源回路が、各々ベー
ス、コレクタ及びエミッタを有する第１、第２、第３、
及び第４トランジスタと、他の抵抗とを具え；前記第１
トランジスタのエミッタを、前記他の抵抗を介して第１
電源端子に結合し；前記第１トランジスタのベースを、
前記第１半導体素子と前記第２電源端子との間のポイン
トに結合するとともに、前記第２トランジスタのベース
に結合し；前記第２トランジスタのエミッタを前記第１
電源端子に結合し；前記第１トランジスタのコレクタを
、前記第２電流源の制御電極に結合するとともに、第３
トランジスタのコレクタに結合し；第４トランジスタの
エミッタと同様に、第３トランジスタのエミッタを、第
２電源端子に結合し、第３トランジスタのベースを、相
互結合されている第４トランジスタのベース及びコレク
タに結合するとともに、第２トランジスタのコレクタに
結合することを特徴とする請求項５に記載のバンドギャ
ップ基準回路。 - 【請求項７】 前記第１電流源と前記抵抗素子とを、
バッファ回路を介して出力端子に結合することを特徴と
する請求項１〜６のいづれか一項に記載のバンドギャッ
プ基準回路。 - 【請求項８】 前記バッファ回路が：前記第１電流源
及び前記抵抗素子に結合する第１入力端子と；前記出力
端子に結合する第２入力端子と；テイル電流源を介して
前記第１電源端子に結合する共通端子と；ロード素子を
介して前記第２電源端子に結合するとともに、主電流通
路を前記第２電源端子と前記出力端子との間に結合して
いる出力トランジスタの制御電極に結合する第１出力端
子と；前記第２電源端子に結合する第２出力端子；とを
有している差動対を具えていることを特徴とする請求項
７に記載のバンドギャップ基準回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL9002392A NL9002392A (nl) | 1990-11-02 | 1990-11-02 | Bandgap-referentie-schakeling. |
| NL9002392 | 1990-11-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04266110A true JPH04266110A (ja) | 1992-09-22 |
| JP3194604B2 JP3194604B2 (ja) | 2001-07-30 |
Family
ID=19857915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28795791A Expired - Fee Related JP3194604B2 (ja) | 1990-11-02 | 1991-11-01 | バンドギャップ基準回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5168210A (ja) |
| EP (1) | EP0483913B1 (ja) |
| JP (1) | JP3194604B2 (ja) |
| KR (1) | KR100233761B1 (ja) |
| DE (1) | DE69116641T2 (ja) |
| HK (1) | HK170896A (ja) |
| NL (1) | NL9002392A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001517334A (ja) * | 1995-11-30 | 2001-10-02 | コネクサント・システムズ・インコーポレイテッド | 定電流およびｐｔａｔ電流のためのデュアル源 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69224136T2 (de) * | 1991-10-21 | 1998-07-16 | Matsushita Electric Ind Co Ltd | Spannungsgeneratoreinrichtung |
| WO1993026078A1 (en) * | 1992-06-10 | 1993-12-23 | Digital Equipment Corporation | High power factor switched dc power supply |
| JPH0746082A (ja) * | 1993-07-30 | 1995-02-14 | Nippondenso Co Ltd | フィルタ回路 |
| DE69326698T2 (de) * | 1993-12-17 | 2000-02-10 | Stmicroelectronics S.R.L., Agrate Brianza | Bandlückenspannungsreferenz mit niedriger Versorgungsspannung |
| US5512817A (en) * | 1993-12-29 | 1996-04-30 | At&T Corp. | Bandgap voltage reference generator |
| US5602466A (en) * | 1994-02-22 | 1997-02-11 | Motorola Inc. | Dual output temperature compensated voltage reference |
| FR2721119B1 (fr) * | 1994-06-13 | 1996-07-19 | Sgs Thomson Microelectronics | Source de courant stable en température. |
| AT403532B (de) * | 1994-06-24 | 1998-03-25 | Semcotec Handel | Verfahren zur temperaturstabilisierung |
| US5646518A (en) * | 1994-11-18 | 1997-07-08 | Lucent Technologies Inc. | PTAT current source |
| US5742154A (en) * | 1995-06-30 | 1998-04-21 | Maxim Integrated Products | Multi-stage current feedback amplifier |
| US5666046A (en) * | 1995-08-24 | 1997-09-09 | Motorola, Inc. | Reference voltage circuit having a substantially zero temperature coefficient |
| DE19535807C1 (de) * | 1995-09-26 | 1996-10-24 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Biaspotentials |
| KR20010034029A (ko) * | 1998-11-12 | 2001-04-25 | 롤페스 요하네스 게라투스 알베르투스 | 값이 절대 온도에 비례하는 기준 전류를 전달하는 전류발생기 |
| JP4314669B2 (ja) * | 1999-03-31 | 2009-08-19 | ソニー株式会社 | バンドギャップリファレンス回路 |
| US6111396A (en) * | 1999-04-15 | 2000-08-29 | Vanguard International Semiconductor Corporation | Any value, temperature independent, voltage reference utilizing band gap voltage reference and cascode current mirror circuits |
| GB2355552A (en) | 1999-10-20 | 2001-04-25 | Ericsson Telefon Ab L M | Electronic circuit for supplying a reference current |
| EP1166192B1 (en) * | 2000-01-19 | 2005-11-09 | Koninklijke Philips Electronics N.V. | Bandgap voltage reference source |
| DE10139515C2 (de) | 2001-08-10 | 2003-07-31 | Infineon Technologies Ag | Bandabstandsschaltung |
| JP4212036B2 (ja) * | 2003-06-19 | 2009-01-21 | ローム株式会社 | 定電圧発生器 |
| JP4433790B2 (ja) * | 2003-12-25 | 2010-03-17 | 株式会社デンソー | 定電圧回路 |
| CN100438330C (zh) * | 2004-04-12 | 2008-11-26 | 矽统科技股份有限公司 | 带隙参考电路 |
| JP2006018663A (ja) * | 2004-07-02 | 2006-01-19 | Fujitsu Ltd | 電流安定化回路、電流安定化方法、及び固体撮像装置 |
| US11287076B2 (en) | 2016-12-02 | 2022-03-29 | Total Piping Solutions, Inc. | Encapsulation sleeve gasket assembly with detachable inner layer |
| JP2024500588A (ja) | 2020-05-07 | 2024-01-10 | テキサス インスツルメンツ インコーポレイテッド | ノイズ低減のため入力増幅器を有するバンドギャップ基準 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4249122A (en) * | 1978-07-27 | 1981-02-03 | National Semiconductor Corporation | Temperature compensated bandgap IC voltage references |
| US4380728A (en) * | 1981-05-19 | 1983-04-19 | General Motors Corporation | Circuit for generating a temperature stabilized output signal |
| JPS6091425A (ja) * | 1983-10-25 | 1985-05-22 | Sharp Corp | 定電圧電源回路 |
| US4590418A (en) * | 1984-11-05 | 1986-05-20 | General Motors Corporation | Circuit for generating a temperature stabilized reference voltage |
| US4590419A (en) * | 1984-11-05 | 1986-05-20 | General Motors Corporation | Circuit for generating a temperature-stabilized reference voltage |
| GB2186453A (en) * | 1986-02-07 | 1987-08-12 | Plessey Co Plc | Reference circuit |
| GB2186452B (en) * | 1986-02-07 | 1989-12-06 | Plessey Co Plc | A bias current circuit,and cascade and ring circuits incorporating same |
| US5053640A (en) * | 1989-10-25 | 1991-10-01 | Silicon General, Inc. | Bandgap voltage reference circuit |
-
1990
- 1990-11-02 NL NL9002392A patent/NL9002392A/nl not_active Application Discontinuation
-
1991
- 1991-10-24 DE DE69116641T patent/DE69116641T2/de not_active Expired - Fee Related
- 1991-10-24 EP EP91202752A patent/EP0483913B1/en not_active Expired - Lifetime
- 1991-10-30 KR KR1019910019266A patent/KR100233761B1/ko not_active IP Right Cessation
- 1991-11-01 US US07/789,375 patent/US5168210A/en not_active Expired - Fee Related
- 1991-11-01 JP JP28795791A patent/JP3194604B2/ja not_active Expired - Fee Related
-
1996
- 1996-09-12 HK HK170896A patent/HK170896A/xx not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001517334A (ja) * | 1995-11-30 | 2001-10-02 | コネクサント・システムズ・インコーポレイテッド | 定電流およびｐｔａｔ電流のためのデュアル源 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0483913B1 (en) | 1996-01-24 |
| HK170896A (en) | 1996-09-20 |
| KR920011037A (ko) | 1992-06-27 |
| EP0483913A1 (en) | 1992-05-06 |
| DE69116641T2 (de) | 1996-09-12 |
| DE69116641D1 (de) | 1996-03-07 |
| KR100233761B1 (ko) | 1999-12-01 |
| NL9002392A (nl) | 1992-06-01 |
| JP3194604B2 (ja) | 2001-07-30 |
| US5168210A (en) | 1992-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| JP4328391B2 (ja) | 電圧および電流基準回路 | |
| JP2581492B2 (ja) | 入力バッファ回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JPH0272705A (ja) | 電流電圧変換回路 | |
| JP3161929B2 (ja) | 電圧変換回路 | |
| JPH0477329B2 (ja) | ||
| JPH0546096Y2 (ja) | ||
| JP2591817Y2 (ja) | 定電圧生成回路 | |
| JP2551179B2 (ja) | 基準電圧発生回路 | |
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JP2550241B2 (ja) | フローティング電源回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JP2859461B2 (ja) | 温度補償用回路 | |
| JPH07121256A (ja) | 電流ミラー回路 | |
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
| JPH05158566A (ja) | 基準電圧・電流源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |