JPH03179514A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH03179514A JPH03179514A JP1284976A JP28497689A JPH03179514A JP H03179514 A JPH03179514 A JP H03179514A JP 1284976 A JP1284976 A JP 1284976A JP 28497689 A JP28497689 A JP 28497689A JP H03179514 A JPH03179514 A JP H03179514A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- node
- resistance element
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明はトランジスタのベース・エミッタ間電圧を利
用してて定の基準電圧を発生する定電圧回路に関する。
用してて定の基準電圧を発生する定電圧回路に関する。
′１
（従来の技Ｖｒ１）
温度係数を０、又は任意の値に設定できる定電圧回路と
して、従来では特公昭５３−１８６９４号公報に記載さ
れているものが良く知られている。
して、従来では特公昭５３−１８６９４号公報に記載さ
れているものが良く知られている。
この定電圧回路は第１１図に示すように、定電流源４１
と３個の抵抗４２．４３．４４及び３個のｎｐｎ型のト
ランジスタ４５．４６．４７で構成されている。なお、
トランジスタ４５と４６とで電流密度が異なるようにす
るため、例えばトランジスタ４Ｇのエミッタ面積がトラ
ンジスタ４５のＮ倍となるように設定されている。また
、ノード４８には正極性の入力端子ＶＩＮが、ノード４
９には接地電圧ＧＮＤがそれぞれ供給され、出力電圧Ｖ
。、Ｔは出力ノード５０から得られるようになっている
。
と３個の抵抗４２．４３．４４及び３個のｎｐｎ型のト
ランジスタ４５．４６．４７で構成されている。なお、
トランジスタ４５と４６とで電流密度が異なるようにす
るため、例えばトランジスタ４Ｇのエミッタ面積がトラ
ンジスタ４５のＮ倍となるように設定されている。また
、ノード４８には正極性の入力端子ＶＩＮが、ノード４
９には接地電圧ＧＮＤがそれぞれ供給され、出力電圧Ｖ
。、Ｔは出力ノード５０から得られるようになっている
。
この従来回路において、トランジスタ４５．４８゜４７
ノベース・エミッタ間電圧を” ［ｌＥｌ ＊ Ｖ
ＢＨ２ｒＶＢＥｌ、抵抗４２．４３．４４の値をＲ＋
、Ｒ２、Ｒ，、抵抗４２．４３に流れる電流を１．、Ｉ
２及びトランジスタ４７のコレクタ電流を■、とすると
、トランジスタ４５のベース・エミッタ間電圧Ｖ８８、
は下記の式で与えられる。
ノベース・エミッタ間電圧を” ［ｌＥｌ ＊ Ｖ
ＢＨ２ｒＶＢＥｌ、抵抗４２．４３．４４の値をＲ＋
、Ｒ２、Ｒ，、抵抗４２．４３に流れる電流を１．、Ｉ
２及びトランジスタ４７のコレクタ電流を■、とすると
、トランジスタ４５のベース・エミッタ間電圧Ｖ８８、
は下記の式で与えられる。
ＶＢＥＩ ” ＶＢＥ２ ＋ Ｉ ２ °Ｒ３°゛１
また、出力ノード５０に得られる電圧Ｖ。ＩＪＴは下記
の式で与えられる。
また、出力ノード５０に得られる電圧Ｖ。ＩＪＴは下記
の式で与えられる。
ＶＯＬＩＴ ＝ Ｉ ｌ ’ Ｒ１＋ＶＢＥ＋−Ｉ２
・ＲＪ＋ＶＢＥ３ ・・・２一方、上
記各トランジスタ４５．４６．４７のベース−、エミッ
タ間電圧Ｖａｇ＋ ＋ ＶＢ＋！２ ｒ ＶＢＨ３ｉ、
ｔツレぞれ下記のように表される。
・ＲＪ＋ＶＢＥ３ ・・・２一方、上
記各トランジスタ４５．４６．４７のベース−、エミッ
タ間電圧Ｖａｇ＋ ＋ ＶＢ＋！２ ｒ ＶＢＨ３ｉ、
ｔツレぞれ下記のように表される。
ここで仮にＶ Ｂ！！ｌ ” Ｖ ＢＨ３であると仮定
すれば、上記２．３式より次式が得られる。
すれば、上記２．３式より次式が得られる。
Ｉ １ ◆ Ｒ，−１２◆ Ｒ２・・・６又、上記１．
４．５式より次式が得られる。
４．５式より次式が得られる。
さらに、上記７式に６式の関係を代入してまとめると次
式が得られる。
式が得られる。
そして、上記８式を前記２式に代入すると次式が得られ
る。
る。
・・・ ９
上記９式はいわゆるバンドギャップ電圧源の基本式とし
て良く知られている。この９式中の値度係数を持つのに
対し、トランジスタのベース・エミッタ間電圧Ｖ ＢＨ
３は負の温度係数を持つため、抵抗４３．４４の値Ｒ２
，Ｒ，を調整することにより、出力電圧■ｏＵＴの温度
係数を０、又は任意の値に設定することができる。
て良く知られている。この９式中の値度係数を持つのに
対し、トランジスタのベース・エミッタ間電圧Ｖ ＢＨ
３は負の温度係数を持つため、抵抗４３．４４の値Ｒ２
，Ｒ，を調整することにより、出力電圧■ｏＵＴの温度
係数を０、又は任意の値に設定することができる。
（発明が解決しようとする課題）
しかしながら、上記従来回路では回路に流れる電流、特
に定電流源の値の変動に基づくトランジスタ４７のコレ
クタ電流の変動を考慮しておらず、この変動により出力
電圧が大きく変動するという問題がある。
に定電流源の値の変動に基づくトランジスタ４７のコレ
クタ電流の変動を考慮しておらず、この変動により出力
電圧が大きく変動するという問題がある。
このように従来では、電流変動を考慮しておらず、電流
の変動がそのまま出力電圧に影響を与えるという問題が
ある。
の変動がそのまま出力電圧に影響を与えるという問題が
ある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、電流の変動に対して安定な定電圧回
路を提供することにある。
あり、その目的は、電流の変動に対して安定な定電圧回
路を提供することにある。
［発明の構成］
（課題を解決するための手段）
この発明の定電圧回路は、入力端及び出力端を何し入力
端に流れる電流に応じて出力が制御される制御回路と、
一端が上記制御回路の出力端に接続された第１の抵抗素
子と、一端が上記第１の抵抗素子の他端に接続された第
２の抵抗素子と、ベースが上記第１の抵抗素子の他端に
接続されコレクタが上記第２の抵抗素子の他端に接続さ
れエミＩ。
端に流れる電流に応じて出力が制御される制御回路と、
一端が上記制御回路の出力端に接続された第１の抵抗素
子と、一端が上記第１の抵抗素子の他端に接続された第
２の抵抗素子と、ベースが上記第１の抵抗素子の他端に
接続されコレクタが上記第２の抵抗素子の他端に接続さ
れエミＩ。
ツタが第１のノ・←ドに接続された第１極性の第１のト
ランジスタと、一端が上記制御回路の出力端に接続され
た第３の抵抗素子と、コレクタが上記第３の抵抗素子の
他端に接続されベースが上記第２の抵抗素子の他端に接
続されエミッタが上記第１のノードに接続された第１極
性の第２のトランジスタと、コレクタが上記制御回路の
入力端に接続されベースが上記第３の抵抗素子の他端に
接続されエミッタが上記第１のノードに接続された第１
極性の第３のトランジスタとを具備し、上記第１のトラ
ンジスタ及び第２のトランジスタに流れる電流の電流密
度を異ならせるように構成したことを特徴とする。
ランジスタと、一端が上記制御回路の出力端に接続され
た第３の抵抗素子と、コレクタが上記第３の抵抗素子の
他端に接続されベースが上記第２の抵抗素子の他端に接
続されエミッタが上記第１のノードに接続された第１極
性の第２のトランジスタと、コレクタが上記制御回路の
入力端に接続されベースが上記第３の抵抗素子の他端に
接続されエミッタが上記第１のノードに接続された第１
極性の第３のトランジスタとを具備し、上記第１のトラ
ンジスタ及び第２のトランジスタに流れる電流の電流密
度を異ならせるように構成したことを特徴とする。
さらにこの発明の定電圧回路は、入力端と第１の出力端
及び第２の出力端を有し入力端に流れる電流に応じてｍ
ｌ及び第２の出力が制御される制御回路と、上記制御回
路の第１の出力端に一端が接続された第１の抵抗素子と
、上記第１の抵抗素子の他端に一端が接続された第２の
抵抗素子と、上記第１の抵抗素子の他端にベースが接続
され上記第２の抵抗素子の他端にコレクタが接続され第
１のノードにエミッタが接続された第１極性の第１のト
ランジスタと、上記制御回路の第２の出力端に一端が接
続された第３の抵抗素子と、上記第３の抵抗素子の他端
にコレクタが接続され上記第２の抵抗素子の他端にベー
スが接続され上記第１のノードにエミッタが接続された
第１極性の第２のトランジスタと、上記制御回路の入力
端にコレクタが接続され上記第３の抵抗素子の他端にベ
ースが接続され上記第１のノードにエミッタが接続され
た第１極性の第３のトランジスタとを具備し、上記第１
のトランジスタ及び第２のトランジスタに流れる電流の
電流密度を異ならせるように構成したことを特徴とする
。
及び第２の出力端を有し入力端に流れる電流に応じてｍ
ｌ及び第２の出力が制御される制御回路と、上記制御回
路の第１の出力端に一端が接続された第１の抵抗素子と
、上記第１の抵抗素子の他端に一端が接続された第２の
抵抗素子と、上記第１の抵抗素子の他端にベースが接続
され上記第２の抵抗素子の他端にコレクタが接続され第
１のノードにエミッタが接続された第１極性の第１のト
ランジスタと、上記制御回路の第２の出力端に一端が接
続された第３の抵抗素子と、上記第３の抵抗素子の他端
にコレクタが接続され上記第２の抵抗素子の他端にベー
スが接続され上記第１のノードにエミッタが接続された
第１極性の第２のトランジスタと、上記制御回路の入力
端にコレクタが接続され上記第３の抵抗素子の他端にベ
ースが接続され上記第１のノードにエミッタが接続され
た第１極性の第３のトランジスタとを具備し、上記第１
のトランジスタ及び第２のトランジスタに流れる電流の
電流密度を異ならせるように構成したことを特徴とする
。
（作用）
この発明による定電圧回路では、第３の抵抗素子を第１
のトランジスタのベース◆コレクタ間でなおかつ第１の
抵抗素子の他端と第２のトランジスタのベースとの間に
挿入することにより、バンドギャップ電圧源の基本式中
に第３のトランジスタのベース・主１ミツ２間電圧が入
らないようにすることができる。これにより、第３のト
ランジスタに流れる電流変動に基づくベース・エミッタ
間電圧の変動が出カフは圧に現われず、出力電圧を安定
させることができる。
のトランジスタのベース◆コレクタ間でなおかつ第１の
抵抗素子の他端と第２のトランジスタのベースとの間に
挿入することにより、バンドギャップ電圧源の基本式中
に第３のトランジスタのベース・主１ミツ２間電圧が入
らないようにすることができる。これにより、第３のト
ランジスタに流れる電流変動に基づくベース・エミッタ
間電圧の変動が出カフは圧に現われず、出力電圧を安定
させることができる。
（実施例）
以下、図面を参照してこの発明を実施例により説明する
。
。
第１図はこの発明に係る定電圧回路の基本回路の構成を
示す回路図である。
示す回路図である。
図において、ＩＯは入力端子ＶＩＮが供給され、入力端
ＩＮと出力端ＯＵＴを有し、入力端ＩＮに流れる電流に
応じた値の電流又は電圧を出力端ＯＵＴから出力する制
御回路である。すなわち、この制御回路１０では、入力
端子の値に応じて出力が制御されるようになっている。
ＩＮと出力端ＯＵＴを有し、入力端ＩＮに流れる電流に
応じた値の電流又は電圧を出力端ＯＵＴから出力する制
御回路である。すなわち、この制御回路１０では、入力
端子の値に応じて出力が制御されるようになっている。
この制御回路１０の出力端ＯＵＴには抵抗１１の一端及
び抵抗１２の一端がそれぞれ接続されている。上記抵抗
１１の他端には抵抗１３の一端及びｎｐｎ型のトランジ
スタＩ４のベースが接続されている。また、上記抵抗１
３の他端は上記トランジスタ１４のコレクタに接続され
ている。さら１こ、上５己トランジスタ１４のエミッタ
は接地電位ＧＮＤが供給されるノード１５に接続されて
いる。上記抵抗１２の他端はｎｐｎ型のトランジスタ１
６のコレクタに接続されている。このトランジスタ１Ｂ
のベースは上記抵抗１３の他端に接続され、エミッタは
上記ノード１５に接続されている。
び抵抗１２の一端がそれぞれ接続されている。上記抵抗
１１の他端には抵抗１３の一端及びｎｐｎ型のトランジ
スタＩ４のベースが接続されている。また、上記抵抗１
３の他端は上記トランジスタ１４のコレクタに接続され
ている。さら１こ、上５己トランジスタ１４のエミッタ
は接地電位ＧＮＤが供給されるノード１５に接続されて
いる。上記抵抗１２の他端はｎｐｎ型のトランジスタ１
６のコレクタに接続されている。このトランジスタ１Ｂ
のベースは上記抵抗１３の他端に接続され、エミッタは
上記ノード１５に接続されている。
さらに、上記制御回路１０の入力端ＩＮにはｎｐｎ型の
トランジスタ１７のコレクタが接続されている。
トランジスタ１７のコレクタが接続されている。
このトランジスタ１７のベースは上記抵抗１２の他端に
接続され、エミッタは上記ノード１５に接続されている
。そして、出力電圧Ｖ ＯＵＴは、上記制御回路１０の
出力端ＯＵＴが接続された出力ノード２０て得られるよ
うになっている。また、上記両トランジスタ１４．１６
の電流密度を異ならせるため、上記両トランジスタ１４
．１０のエミッタ面積を異ならせるか、抵抗１１．１２
の値を異ならせるかのいずれか一方もしくは両方の手段
がとられている。
接続され、エミッタは上記ノード１５に接続されている
。そして、出力電圧Ｖ ＯＵＴは、上記制御回路１０の
出力端ＯＵＴが接続された出力ノード２０て得られるよ
うになっている。また、上記両トランジスタ１４．１６
の電流密度を異ならせるため、上記両トランジスタ１４
．１０のエミッタ面積を異ならせるか、抵抗１１．１２
の値を異ならせるかのいずれか一方もしくは両方の手段
がとられている。
すなわち、この発明の定電圧回路は、従来では、トラン
ジスタＩｆｔ、のエミッタ側に押入されていた抵抗１３
を、トラン・１ジスタ１４のコレクタ側に押入したもの
である。
ジスタＩｆｔ、のエミッタ側に押入されていた抵抗１３
を、トラン・１ジスタ１４のコレクタ側に押入したもの
である。
次にこの発明の柾々の実施例について説明する。
第２図はこの発明の第１の実施例による構成を示す回路
図である。この実施例回路は前記制御回路ｌＯとして、
前記入力端ＩＮと出力端ＯＵＴとが共通にされた定電流
源１８を用いるようにしたものであり、その他の構成は
第１図のものと同様である。すなわち、この実施例回路
において、前記制御回路ｌＯとして使用される定電流源
１８の一端は正極性の入力端子ＶＩＮが供給される人力
ノード１９に接続されており、他端は出力電圧Ｖ。ＬＩ
Ｔを得るための出力ノード２０に接続されている。さら
に、この実施例回路では、トランジスタ】４及び１Ｇに
流れる電流の電流密度を異ならせるために、トランジス
タ１６のエミッタ面積をトランジスタ１４のエミッタ面
積のＮ倍に設定している。
図である。この実施例回路は前記制御回路ｌＯとして、
前記入力端ＩＮと出力端ＯＵＴとが共通にされた定電流
源１８を用いるようにしたものであり、その他の構成は
第１図のものと同様である。すなわち、この実施例回路
において、前記制御回路ｌＯとして使用される定電流源
１８の一端は正極性の入力端子ＶＩＮが供給される人力
ノード１９に接続されており、他端は出力電圧Ｖ。ＬＩ
Ｔを得るための出力ノード２０に接続されている。さら
に、この実施例回路では、トランジスタ】４及び１Ｇに
流れる電流の電流密度を異ならせるために、トランジス
タ１６のエミッタ面積をトランジスタ１４のエミッタ面
積のＮ倍に設定している。
この実施例回路において前記制御回路１０として使用さ
れる定電流源１８では、入力端子であるトランジスタ１
７のコレクタ電流値が変化すると、出力電流である抵抗
ＩＩ、１２に流れる電流の和の値も変化する。
れる定電流源１８では、入力端子であるトランジスタ１
７のコレクタ電流値が変化すると、出力電流である抵抗
ＩＩ、１２に流れる電流の和の値も変化する。
この実施例回路において、従来と同様にトランジスタ１
４．１Ｂ、１７のベース・エミッタ間電圧をＶＢＩｌ：
１ ＋ Ｖ ＢＨ３＋ ” ＢＨ３、抵抗ＩＬ １２
．１３（７） 値ヲＲ＋ 、Ｒ２、Ｒｓ 、抵抗１１．
１２に流れる電流を１、、Ｉ２及びトランジスタ１７の
コレクタ電流をＩ、とすると、トランジスタ１４のベー
ス・エミッタ間電圧ＶＢ旧は下記の式で与えられる。
４．１Ｂ、１７のベース・エミッタ間電圧をＶＢＩｌ：
１ ＋ Ｖ ＢＨ３＋ ” ＢＨ３、抵抗ＩＬ １２
．１３（７） 値ヲＲ＋ 、Ｒ２、Ｒｓ 、抵抗１１．
１２に流れる電流を１、、Ｉ２及びトランジスタ１７の
コレクタ電流をＩ、とすると、トランジスタ１４のベー
ス・エミッタ間電圧ＶＢ旧は下記の式で与えられる。
ＶＢＥＩ −”Ｂｌ！２ ＋Ｉ １・Ｒ３・” １０ま
た、出力ノード２０に得られる電圧Ｖ。ＵＴは下記の式
で与えられる。
た、出力ノード２０に得られる電圧Ｖ。ＵＴは下記の式
で与えられる。
Ｖ□Ｕ７−１ 、 ｅ Ｒ，＋ＶＢＥｌ−Ｉ２ ・Ｒ
３＋ＶＢＥ、３ ・・・１１この場合、上
記各トランジスタ１４．１６．１７のベース・エミッタ
間電圧は前記３，４．５と同様に表される。
３＋ＶＢＥ、３ ・・・１１この場合、上
記各トランジスタ１４．１６．１７のベース・エミッタ
間電圧は前記３，４．５と同様に表される。
ここで、従来と同様に、仮にＶ ＢＥＩ ” Ｖ ８８
３であると仮定すれば上記１１式より次式が得られる。
３であると仮定すれば上記１１式より次式が得られる。
Ｉ、◆Ｒ１−１゜工２・Ｒ２・・・１２又、上記１０′
式及び前記４．５式より次式が得られる。
式及び前記４．５式より次式が得られる。
さらに、上記１３式に１２式の関係を代入してまとめる
と次式が得られる。
と次式が得られる。
そして、上記１４式を前記１１式に代入すると次式が得
られる。
られる。
・・・ １５
ここで上記１５式と従来回路における９式とをＶ Ｂｆ
ｔｌに変わっただけであり、右辺の第１項目の値は正の
温度係数を持ち、第２項目は負の温度係数を持つ。従っ
て、この実施例回路の場合でも抵抗値Ｒ，，Ｒ３を：Ｊ
！Ｊ整することにより、従来回路と同様に温度係数を０
１又は任意の値に設定することができる。
ｔｌに変わっただけであり、右辺の第１項目の値は正の
温度係数を持ち、第２項目は負の温度係数を持つ。従っ
て、この実施例回路の場合でも抵抗値Ｒ，，Ｒ３を：Ｊ
！Ｊ整することにより、従来回路と同様に温度係数を０
１又は任意の値に設定することができる。
次に上記実施例回路において、出力ノード２０に負荷回
路を接続した場合に負荷電流が変動し、トランジスタ１
７のコレクタ電流が変動したときのことを考える。負荷
電流の変動はトランジスタ１７のコレクタ電流の変動と
して表れる。このため、ノード２０に得られる電圧Ｖ
ＯＵＴを電流Ｉ３で偏微分し、まとめると次式が得られ
る。
路を接続した場合に負荷電流が変動し、トランジスタ１
７のコレクタ電流が変動したときのことを考える。負荷
電流の変動はトランジスタ１７のコレクタ電流の変動と
して表れる。このため、ノード２０に得られる電圧Ｖ
ＯＵＴを電流Ｉ３で偏微分し、まとめると次式が得られ
る。
・・・ １６
一方、上記と同様の計算を従来回路に対して同様に行う
と次式が得られる。
と次式が得られる。
・・・ １
が安定するか６１、上記１６．１７式の各右辺の分母の
値はできるだけ大きい方が良い。そこで両式の分母にお
いて異なる部分どうしを比較してその大小関係を調べれ
ば、 １６、 ７式の各右辺の分 母の値の大小関係が分かる。
値はできるだけ大きい方が良い。そこで両式の分母にお
いて異なる部分どうしを比較してその大小関係を調べれ
ば、 １６、 ７式の各右辺の分 母の値の大小関係が分かる。
すなわち、
６式に
を弓
く
と次式が得られる。
ところで、
前記７式または１３式が成立する条
になる。
従って、
実施例回路では、負荷電流が変動しても、従来回路に比
べて出力電圧をより安定に保つことができる。
べて出力電圧をより安定に保つことができる。
第３図ないし第５図はそれぞれこの発明の第２ないし第
４の実施例による構成を示す回路図であり、前記制御回
路１０として種々の構成のものを使用するようにしたも
のである。
４の実施例による構成を示す回路図であり、前記制御回
路１０として種々の構成のものを使用するようにしたも
のである。
第３図に示す第２の実施例回路では、前記制御回路１０
として定電流源２１とｎｐｎ型のトランジスタ２２とか
らなる回路を用いるようにしたものである。すなわち、
定電流源２１の一端は入力端子ＶＩＮのノード１９に接
続されており、この定電流源２１の他端は前記トランジ
スタ１７のコレクタ及び上記トランジスタ２２のベース
に共通に接続されている。
として定電流源２１とｎｐｎ型のトランジスタ２２とか
らなる回路を用いるようにしたものである。すなわち、
定電流源２１の一端は入力端子ＶＩＮのノード１９に接
続されており、この定電流源２１の他端は前記トランジ
スタ１７のコレクタ及び上記トランジスタ２２のベース
に共通に接続されている。
１−記トランジスタ２２のコレクタはノード１９に接続
されており、こ１のトランジスタ２２のエミッタは出力
電圧を得る出力ノード２０に接続されている。
されており、こ１のトランジスタ２２のエミッタは出力
電圧を得る出力ノード２０に接続されている。
第４図に示す第３の実施例回路では、前記制御回路１０
として定電流源２３、ｐｎｐ型のトランジスタ２４及び
ｎｐｎ型のトランジスタ２５からなる回路を用いるよう
にしたものである。すなわち、定電流源２３の一端は入
力電圧ＶＩＮのノード１９に接続されており、この定電
流源２３の他端は前記トランジスタ１７のコレクタ及び
上記トランジスタ２５のベースに共通に接続されている
。上記トランジスタ２４のエミッタはノード１９に接続
されており、このトランジスタ２４のコレクタは出力ノ
ード２０に、ベースは上記トランジスタ２５のコレクタ
にそれぞれ接続されている。
として定電流源２３、ｐｎｐ型のトランジスタ２４及び
ｎｐｎ型のトランジスタ２５からなる回路を用いるよう
にしたものである。すなわち、定電流源２３の一端は入
力電圧ＶＩＮのノード１９に接続されており、この定電
流源２３の他端は前記トランジスタ１７のコレクタ及び
上記トランジスタ２５のベースに共通に接続されている
。上記トランジスタ２４のエミッタはノード１９に接続
されており、このトランジスタ２４のコレクタは出力ノ
ード２０に、ベースは上記トランジスタ２５のコレクタ
にそれぞれ接続されている。
第５図に示す第４の実施例回路では、前記制御回路ｌＯ
として定電流源２６、抵抗２７及びｐｎｐ型のトランジ
スタ２８からなる回路を用いるようにしたものである。
として定電流源２６、抵抗２７及びｐｎｐ型のトランジ
スタ２８からなる回路を用いるようにしたものである。
すなわち、定電流源２６の一端は入力端子ｖＩＮのノー
ド１９に接続されており、この定電流源２６の他端は出
力ノード２０に接続されている。
ド１９に接続されており、この定電流源２６の他端は出
力ノード２０に接続されている。
また、上記抵抗２７の一端は出力ノード２０に接続され
ており、この抵抗２７の他端は前記トランジスタ１７の
コレクタ及び上記トランジスタ２８のベースに共通に接
続されている。また、上記トランジスタ２８のエミッタ
は出力ノード２０に接続されており、コレクタは接地電
位のノード１５に接続されている。
ており、この抵抗２７の他端は前記トランジスタ１７の
コレクタ及び上記トランジスタ２８のベースに共通に接
続されている。また、上記トランジスタ２８のエミッタ
は出力ノード２０に接続されており、コレクタは接地電
位のノード１５に接続されている。
第６図はこの発明の第５の実施例に係る構成を示す回路
図である。上記第３図ないし第５図に示すこの発明の第
２ないし第４の実施例回路ではそれぞれ、前記制御回路
ＩＯがそれぞれ１つの入力端ＩＮと出力端ＯＵＴとを持
つ場合について説明したが、この実施例回路では制御回
路として、定電流源３１Ｓｎｐｎ型のトランジスタ３２
．３３．３４と２個の抵抗３５．３８とから構成され、
１つの入力端ＩＮと２つの出力端０ＵＴＩ、０ＵＴ２を
持つものを使用するようにしたものである。
図である。上記第３図ないし第５図に示すこの発明の第
２ないし第４の実施例回路ではそれぞれ、前記制御回路
ＩＯがそれぞれ１つの入力端ＩＮと出力端ＯＵＴとを持
つ場合について説明したが、この実施例回路では制御回
路として、定電流源３１Ｓｎｐｎ型のトランジスタ３２
．３３．３４と２個の抵抗３５．３８とから構成され、
１つの入力端ＩＮと２つの出力端０ＵＴＩ、０ＵＴ２を
持つものを使用するようにしたものである。
上記定電流源３１の一端は入力端子ＶＩＮのノード１９
に接続されており、この定電流源３１の他端は入力端Ｉ
Ｎとして前記トランジスタ１７のコレクタに接続されて
いる。。また、上記トランジスタ３２のコレクタはノー
ド１１９に接続されており、ベースは上記定７ＩＳ流源
３１の他端に、エミッタは出力ノード２０にそれぞれ接
続されている。上記抵抗３５の一端は出力ノード２０に
接続されており、その他端は上記抵抗３６の一端に接続
されている。また、上記抵抗３Ｂの他端はノード１５に
接続されている。２個のトランジスタ３３．３４の各コ
レクタは電源電位ＶＣＣのノード１９に共通に接続され
ており、各ベースは上記抵抗３５．３Ｂの接続点に共通
に接続されており、さらに各エミッタは出力端０ＵＴ１
．０ＵＴ２として前記抵抗１１．１２それぞれの一端に
接続されている。
に接続されており、この定電流源３１の他端は入力端Ｉ
Ｎとして前記トランジスタ１７のコレクタに接続されて
いる。。また、上記トランジスタ３２のコレクタはノー
ド１１９に接続されており、ベースは上記定７ＩＳ流源
３１の他端に、エミッタは出力ノード２０にそれぞれ接
続されている。上記抵抗３５の一端は出力ノード２０に
接続されており、その他端は上記抵抗３６の一端に接続
されている。また、上記抵抗３Ｂの他端はノード１５に
接続されている。２個のトランジスタ３３．３４の各コ
レクタは電源電位ＶＣＣのノード１９に共通に接続され
ており、各ベースは上記抵抗３５．３Ｂの接続点に共通
に接続されており、さらに各エミッタは出力端０ＵＴ１
．０ＵＴ２として前記抵抗１１．１２それぞれの一端に
接続されている。
このような構成でなる実施例回路においても、入力端子
に応じた値の電流が出力端ＯＵＴ １０ＵＴ２からそれ
ぞれ流れ出し、抵抗１１．１２に流される。
に応じた値の電流が出力端ＯＵＴ １０ＵＴ２からそれ
ぞれ流れ出し、抵抗１１．１２に流される。
次に上記各実施例回路と従来回路における出力電圧の安
定性について述べる。第８図は第７図に示すような構成
の従来回路において、電流源の値Ｉを変化させたときの
出力電圧Ｖｏｕｔの変化特性をＳＰ Ｉ ＣＥ解析によ
って得た特性図である。
定性について述べる。第８図は第７図に示すような構成
の従来回路において、電流源の値Ｉを変化させたときの
出力電圧Ｖｏｕｔの変化特性をＳＰ Ｉ ＣＥ解析によ
って得た特性図である。
なお、第７図中に示すように抵抗４２．４３．４４の値
はそれぞれ２２にΩ、２２にΩ、１，８にΩに設定され
ており、かつトランジスタ４５と４６のエミツタ面積比
Ｎは４に設定されている。同様に第１０図は、第９図に
示すような構成の回路（上記第３図の実施例回路に相当
）において、電流源の値Ｉを変化させたときの出力電圧
Ｖｏｕｔの変化特性を５ＰＩＣＥ解析によって得た特性
図である。この場合も、第９図中に示すように抵抗１１
．１２．１３の値はそれぞれ２２にΩ、２２にΩ、１．
８にΩに設定されており、かつトランジスタ１４と１６
のエミツタ面積比Ｎは４に設定されている。図から明ら
かなように、電流値を１０μＡから３０μＡに変化させ
たとき、従来回路では出力電圧差が６０．２ｍＶである
のに対し、この実施例回路では２７．４ｍＶであった。
はそれぞれ２２にΩ、２２にΩ、１，８にΩに設定され
ており、かつトランジスタ４５と４６のエミツタ面積比
Ｎは４に設定されている。同様に第１０図は、第９図に
示すような構成の回路（上記第３図の実施例回路に相当
）において、電流源の値Ｉを変化させたときの出力電圧
Ｖｏｕｔの変化特性を５ＰＩＣＥ解析によって得た特性
図である。この場合も、第９図中に示すように抵抗１１
．１２．１３の値はそれぞれ２２にΩ、２２にΩ、１．
８にΩに設定されており、かつトランジスタ１４と１６
のエミツタ面積比Ｎは４に設定されている。図から明ら
かなように、電流値を１０μＡから３０μＡに変化させ
たとき、従来回路では出力電圧差が６０．２ｍＶである
のに対し、この実施例回路では２７．４ｍＶであった。
このように上記各実施例回路では従来に比べ、安定した
出力電圧を１４ることができる。
出力電圧を１４ることができる。
なお、この発、明は上記各実施例に限定されるものでは
なく、種１々の変形が可能であることはいうまでもない
。例えば上記実施例回路では、制御回路として入力端及
び出力端を有し、入力端に流れる電流に応じた値の電流
を出力端から出力する場合について説明したが、これは
入力端に流れる電流に応じた値の電圧を出力端から出力
するような１ト１成のものであってもよい。
なく、種１々の変形が可能であることはいうまでもない
。例えば上記実施例回路では、制御回路として入力端及
び出力端を有し、入力端に流れる電流に応じた値の電流
を出力端から出力する場合について説明したが、これは
入力端に流れる電流に応じた値の電圧を出力端から出力
するような１ト１成のものであってもよい。
［発明の効果］
以上、説明したようにこの発明によれば、電流の変動に
対して安定な定電圧回路を提供することができる。
対して安定な定電圧回路を提供することができる。
第１図はこの発明に係る定電圧回路の基本回路の構成を
示す回路図、第２図ないし第６図はそれぞれこの発明の
他の実施例による構成を示す回路図、第７図は実際の数
値を設定した従来の回路図、第８図は第７図回路の特性
図、第９図は実際の数値を設定したこの発明の一実施例
の回路図、第１０図は第９図回路の特性図、第１１図は
従来の回路図である。 ｌＯ・・・制御回路、１１・・・抵抗（第１の抵抗素子
）、１２・・・抵抗（第３の抵抗素子）、１３・・・抵
抗（第２の抵抗素子）、Ｉ４・・・ｎｐｎ型のトランジ
スタ（第１のトランジスタ）、１６・・・ｎｐｎ型のト
ランジスタ（第２のトランジスタ）、１７・・・ｎｐｎ
型のトランジスタ（第３のトランジスタ） 、 １８．
２＋、 ２３．２Ｂ。 ３１・・・定電流源、１９・・・人力ノード、２０・・
・出力ノード、２２、２５．３２．３３．３４・・・ｎ
ｐｎ型のトランジスタ、２４、２８・・・ｐｎｐ型のト
ランジスタ、２７．３５．３８・・・抵抗。 出廟人代理人
示す回路図、第２図ないし第６図はそれぞれこの発明の
他の実施例による構成を示す回路図、第７図は実際の数
値を設定した従来の回路図、第８図は第７図回路の特性
図、第９図は実際の数値を設定したこの発明の一実施例
の回路図、第１０図は第９図回路の特性図、第１１図は
従来の回路図である。 ｌＯ・・・制御回路、１１・・・抵抗（第１の抵抗素子
）、１２・・・抵抗（第３の抵抗素子）、１３・・・抵
抗（第２の抵抗素子）、Ｉ４・・・ｎｐｎ型のトランジ
スタ（第１のトランジスタ）、１６・・・ｎｐｎ型のト
ランジスタ（第２のトランジスタ）、１７・・・ｎｐｎ
型のトランジスタ（第３のトランジスタ） 、 １８．
２＋、 ２３．２Ｂ。 ３１・・・定電流源、１９・・・人力ノード、２０・・
・出力ノード、２２、２５．３２．３３．３４・・・ｎ
ｐｎ型のトランジスタ、２４、２８・・・ｐｎｐ型のト
ランジスタ、２７．３５．３８・・・抵抗。 出廟人代理人
Claims (11)
- （１）入力端及び出力端を有し入力端に流れる電流に応
じて出力が制御される制御回路と、一端が上記制御回路
の出力端に接続された第１の抵抗素子と、 一端が上記第１の抵抗素子の他端に接続された第２の抵
抗素子と、 ベースが上記第１の抵抗素子の他端に接続されコレクタ
が上記第２の抵抗素子の他端に接続されエミッタが第１
のノードに接続された第１極性の第１のトランジスタと
、 一端が上記制御回路の出力端に接続された第３の抵抗素
子と、 コレクタが上記第３の抵抗素子の他端に接続されベース
が上記第２の抵抗素子の他端に接続されエミッタが上記
第１のノードに接続された第１極性の第２のトランジス
タと、 コレクタが上記制御回路の入力端に接続されベースが上
記第３の抵抗素子の他端に接続されエミッタが上記第１
のノードに接続された第１極性の第３のトランジスタと
を具備し、 上記第１のトランジスタ及び第２のトランジスタに流れ
る電流の電流密度を異ならせるように構成したことを特
徴とする定電圧回路。 - （２）前記第１のトランジスタと第２のトランジスタの
エミッタ面積を異ならせることにより第１のトランジス
タ及び第２のトランジスタに流れる電流の電流密度を異
ならせるように構成した請求項１記載の定電圧回路。 - （３）前記第１の抵抗素子と第３の抵抗素子の抵抗値を
異ならせることにより第１のトランジスタ及び第２のト
ランジスタに流れる電流の電流密度を異ならせるように
構成した請求項１記載の定電圧回路。 - （４）前記制御回路が、一端が所定電位が供給される第
２のノードに接続され他端が前記第１の抵抗素子の一端
、前記第３の抵抗素子の一端及び前記第３のトランジス
タのコレクタに共通に接続された電流源で構成されてい
る請求項１記載の定電圧回路。 - （５）前記制御回路が、 コレクタが所定電位が供給される第２のノードに接続さ
れエミッタが前記第１の抵抗素子の一端及び前記第３の
抵抗素子の一端に共通に接続された第１極性の第４のト
ランジスタと、 一端が上記第２のノードに接続され他端が上記第４のト
ランジスタのベース及び前記第３のトランジスタのコレ
クタに共通に接続された電流源とから構成されている請
求項１記載の定電圧回路。 - （６）前記制御回路が、 一端が所定電位が供給される第２のノードに接続され他
端が前記第３のトランジスタのコレクタに接続された電
流源と、 エミッタが上記第２のノードに接続されコレクタが出力
電圧を得る第３のノードに接続された第２極性の第５の
トランジスタと、 コレクタが上記第５のトランジスタのベースに接続され
ベースが前記第３のトランジスタのコレクタに接続され
エミッタが前記第１のノードに接続された第１極性の第
６のトランジスタとから構成されている請求項１記載の
定電圧回路。 - （７）前記制御回路が、 一端が所定電位が供給される第２のノードに接続され他
端が前記第１の抵抗素子の一端及び前記第３の抵抗素子
の一端に共通に接続された電流源と、 一端が上記電流源の他端に接続され他端が前記第３のト
ランジスタのコレクタに接続された第４の抵抗素子と、 エミッタが上記電流源の他端に接続されベースが上記第
４の抵抗素子の他端に接続されコレクタが前記第１のノ
ードに接続された第２極性の第７のトランジスタとから
構成されている請求項１記載の定電圧回路。 - （８）入力端と第１の出力端及び第２の出力端を有し入
力端に流れる電流に応じて第１及び第２の出力が制御さ
れる制御回路と、 上記制御回路の第１の出力端に一端が接続された第１の
抵抗素子と、 上記第１の抵抗素子の他端に一端が接続された第２の抵
抗素子と、 上記第１の抵抗素子の他端にベースが接続され上記第２
の抵抗素子の他端にコレクタが接続され第１のノードに
エミッタが接続された第１極性の第１のトランジスタと
、 上記制御回路の第２の出力端に一端が接続された第３の
抵抗素子と、 上記第３の抵抗素子の他端にコレクタが接続され上記第
２の抵抗素子の他端にベースが接続され上記第１のノー
ドにエミッタが接続された第１極性の第２のトランジス
タと、 上記制御回路の入力端にコレクタが接続され上記第３の
抵抗素子の他端にベースが接続され上記第１のノードに
エミッタが接続された第１極性の第３のトランジスタと
を具備し、 上記第１のトランジスタ及び第２のトランジスタに流れ
る電流の電流密度を異ならせるように構成したことを特
徴とする定電圧回路。 - （９）前記第１のトランジスタと第２のトランジスタの
エミッタ面積を異ならせることにより第１のトランジス
タ及び第２のトランジスタに流れる電流の電流密度を異
ならせるように構成した請求項８記載の定電圧回路。 - （１０）前記第１の抵抗素子と第３の抵抗素子の抵抗値
を異ならせることにより第１のトランジスタ及び第２の
トランジスタに流れる電流の電流密度を異ならせるよう
に構成した請求項８記載の定電圧回路。 - （１１）前記制御回路が、 コレクタが所定電位が供給される第２のノードに接続さ
れエミッタが前記第１の抵抗素子の一端に接続された第
１極性の第４のトランジスタと、コレクタが上記第２の
ノードに接続されエミッタが前記第３の抵抗素子の一端
に接続された第１極性の第５のトランジスタと、 一端が上記第２のノードに接続され他端が前記第３のト
ランジスタのコレクタに接続された電流源と、 コレクタが上記第２のノードに接続されベースが上記電
流源の他端に接続されエミッタが出力電圧を得る第３の
ノードに接続された第１極性の第６のトランジスタと、 一端が上記第３のノードに接続され他端が上記第４及び
第５のトランジスタのベースに共通に接続された第４の
抵抗素子と、 一端が上記第４の抵抗素子の他端に接続され他端が前記
第１のノードに接続された第５の抵抗素子とから構成さ
れている請求項８記載の定電圧回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284976A JPH03179514A (ja) | 1989-11-02 | 1989-11-02 | 定電圧回路 |
| EP19900120902 EP0426150A3 (en) | 1989-11-02 | 1990-10-31 | Constant voltage circuit |
| KR1019900017734A KR930011724B1 (ko) | 1989-11-02 | 1990-11-02 | 정 전압회로 |
| US07/803,892 US5206581A (en) | 1989-11-02 | 1991-12-09 | Constant voltage circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284976A JPH03179514A (ja) | 1989-11-02 | 1989-11-02 | 定電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03179514A true JPH03179514A (ja) | 1991-08-05 |
Family
ID=17685520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1284976A Pending JPH03179514A (ja) | 1989-11-02 | 1989-11-02 | 定電圧回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0426150A3 (ja) |
| JP (1) | JPH03179514A (ja) |
| KR (1) | KR930011724B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006065439A (ja) * | 2004-08-25 | 2006-03-09 | Sanyo Electric Co Ltd | バンドギャップ型基準電圧発生回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19624676C1 (de) * | 1996-06-20 | 1997-10-02 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323054A (en) * | 1976-08-16 | 1978-03-03 | Rca Corp | Standard voltage generator |
| JPS56166518A (en) * | 1980-05-26 | 1981-12-21 | Pioneer Electronic Corp | Power supply circuit |
| JPS5791008A (en) * | 1980-11-26 | 1982-06-07 | Nec Corp | Reference voltage circuit |
| JPS603644A (ja) * | 1983-06-22 | 1985-01-10 | Fuji Xerox Co Ltd | トナ−組成物 |
| JPS60129818A (ja) * | 1983-12-19 | 1985-07-11 | Matsushita Electric Ind Co Ltd | 基準電圧回路 |
| JPS6158017A (ja) * | 1984-08-28 | 1986-03-25 | Matsushita Electric Ind Co Ltd | 電圧安定化回路 |
| JPS63116221A (ja) * | 1986-11-05 | 1988-05-20 | Nec Corp | 定電圧発生回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617859A (en) * | 1970-03-23 | 1971-11-02 | Nat Semiconductor Corp | Electrical regulator apparatus including a zero temperature coefficient voltage reference circuit |
| US3893018A (en) * | 1973-12-20 | 1975-07-01 | Motorola Inc | Compensated electronic voltage source |
| NL8300499A (nl) * | 1983-02-10 | 1984-09-03 | Philips Nv | Stroomstabilisatieschakeling. |
| DE3321556A1 (de) * | 1983-06-15 | 1984-12-20 | Telefunken electronic GmbH, 7100 Heilbronn | Bandgap-schaltung |
| JPS61125622A (ja) * | 1984-11-21 | 1986-06-13 | Nec Corp | 定電圧発生回路 |
-
1989
- 1989-11-02 JP JP1284976A patent/JPH03179514A/ja active Pending
-
1990
- 1990-10-31 EP EP19900120902 patent/EP0426150A3/en not_active Withdrawn
- 1990-11-02 KR KR1019900017734A patent/KR930011724B1/ko active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323054A (en) * | 1976-08-16 | 1978-03-03 | Rca Corp | Standard voltage generator |
| JPS56166518A (en) * | 1980-05-26 | 1981-12-21 | Pioneer Electronic Corp | Power supply circuit |
| JPS5791008A (en) * | 1980-11-26 | 1982-06-07 | Nec Corp | Reference voltage circuit |
| JPS603644A (ja) * | 1983-06-22 | 1985-01-10 | Fuji Xerox Co Ltd | トナ−組成物 |
| JPS60129818A (ja) * | 1983-12-19 | 1985-07-11 | Matsushita Electric Ind Co Ltd | 基準電圧回路 |
| JPS6158017A (ja) * | 1984-08-28 | 1986-03-25 | Matsushita Electric Ind Co Ltd | 電圧安定化回路 |
| JPS63116221A (ja) * | 1986-11-05 | 1988-05-20 | Nec Corp | 定電圧発生回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006065439A (ja) * | 2004-08-25 | 2006-03-09 | Sanyo Electric Co Ltd | バンドギャップ型基準電圧発生回路 |
| JP4676177B2 (ja) * | 2004-08-25 | 2011-04-27 | 三洋電機株式会社 | バンドギャップ型基準電圧発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910010267A (ko) | 1991-06-29 |
| KR930011724B1 (ko) | 1993-12-18 |
| EP0426150A3 (en) | 1991-10-02 |
| EP0426150A2 (en) | 1991-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4352056A (en) | Solid-state voltage reference providing a regulated voltage having a high magnitude | |
| US5774013A (en) | Dual source for constant and PTAT current | |
| US5229711A (en) | Reference voltage generating circuit | |
| US6426669B1 (en) | Low voltage bandgap reference circuit | |
| WO1983002342A1 (en) | Precision current source | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JPH07113864B2 (ja) | 電流源装置 | |
| US4352057A (en) | Constant current source | |
| US4433283A (en) | Band gap regulator circuit | |
| KR0128251B1 (ko) | 정전압 회로 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH03179514A (ja) | 定電圧回路 | |
| JPH0334026B2 (ja) | ||
| US5206581A (en) | Constant voltage circuit | |
| JPH05216550A (ja) | 電圧発生装置 | |
| JPH0225561B2 (ja) | ||
| JPS60129818A (ja) | 基準電圧回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| US20030071680A1 (en) | Proportional to absolute temperature references with reduced input sensitivity | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP3437274B2 (ja) | 基準電圧回路 | |
| JPH0546096Y2 (ja) | ||
| JPS5897712A (ja) | 集積化基準電源装置 |