JPH02246604A - 多段差動増幅器のオフセット調整回路 - Google Patents
多段差動増幅器のオフセット調整回路Info
- Publication number
- JPH02246604A JPH02246604A JP1068637A JP6863789A JPH02246604A JP H02246604 A JPH02246604 A JP H02246604A JP 1068637 A JP1068637 A JP 1068637A JP 6863789 A JP6863789 A JP 6863789A JP H02246604 A JPH02246604 A JP H02246604A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- offset
- waveform
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 22
- 238000000605 extraction Methods 0.000 claims description 9
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、光通信器や同軸ケーブル通信器などにおい
て受信データからクロック情報の抽出を行うタイミング
抽出回路の一部に用いられて、クロック成分抽出フィル
タの出力信号をリミッタ増幅する多段差動増幅器のオフ
セット調整回路に関する。
て受信データからクロック情報の抽出を行うタイミング
抽出回路の一部に用いられて、クロック成分抽出フィル
タの出力信号をリミッタ増幅する多段差動増幅器のオフ
セット調整回路に関する。
光通信器等では、受信データからクロック情報の再抽出
を行って、受信側でリタイミング機能を持つようにして
いる。このクロック信号抽出動作の一部として、クロッ
ク成分抽出用フィルタの出力信号を所定の波形に増幅す
るリミッタ増幅を行っている。
を行って、受信側でリタイミング機能を持つようにして
いる。このクロック信号抽出動作の一部として、クロッ
ク成分抽出用フィルタの出力信号を所定の波形に増幅す
るリミッタ増幅を行っている。
そこに用いられるリミッタ増幅器は、近年のＩＣ化に伴
ってＩＣ化されており、一般に、差動増幅器を多段に接
続した構成となっている。したがって、微小な入力信号
に対して増幅器の性能を最大限に有効に生かすためには
、増幅されて出力される出力信号のオフセット調整（オ
フセット補償ともいう）を行う必要がある。
ってＩＣ化されており、一般に、差動増幅器を多段に接
続した構成となっている。したがって、微小な入力信号
に対して増幅器の性能を最大限に有効に生かすためには
、増幅されて出力される出力信号のオフセット調整（オ
フセット補償ともいう）を行う必要がある。
第３図及び第４図は従来のオフセット調整回路を示して
いる。
いる。
第３図はオフセット調整を手動で行うものであり、多段
に接続された差動増幅器７２の初段の差動増幅器７２ａ
の一方の入力端から受信信号を入力し、他方の入力端か
ら、別途に設定されるオフセット調整用の信号、即ち可
変のバイアス電圧を入力させている。
に接続された差動増幅器７２の初段の差動増幅器７２ａ
の一方の入力端から受信信号を入力し、他方の入力端か
ら、別途に設定されるオフセット調整用の信号、即ち可
変のバイアス電圧を入力させている。
第４図は、フィードバック回路によってオフセット調整
を行うものであり、クロック波形を正弦波形ととらえて
、その平均値を検出して基準値と比較し、その誤差量を
補償するように入力部へフィードバックをかけたもので
ある。即ち、増幅回路の途中の一方の信号線にオフセッ
ト検出回路７３を接続し、その出力信号（波形の平均値
）を比較器７４で基準値と比較して、検出信号が基準値
に合致するように、初段の差動増幅器７２ａの一方の入
力端にフィードバック信号を入力させている。
を行うものであり、クロック波形を正弦波形ととらえて
、その平均値を検出して基準値と比較し、その誤差量を
補償するように入力部へフィードバックをかけたもので
ある。即ち、増幅回路の途中の一方の信号線にオフセッ
ト検出回路７３を接続し、その出力信号（波形の平均値
）を比較器７４で基準値と比較して、検出信号が基準値
に合致するように、初段の差動増幅器７２ａの一方の入
力端にフィードバック信号を入力させている。
〔発明が解決しようとする課題〕
しかし、第３図のオフセット調整回路は出力信号のオフ
セットを手動で調整するものなので、オフセット量が変
化するたびに個別に調整をくり返さなければならず、は
なはだ煩雑である。
セットを手動で調整するものなので、オフセット量が変
化するたびに個別に調整をくり返さなければならず、は
なはだ煩雑である。
第４図のオフセット調整回路は、正弦波形あるいはデユ
ーティずれのない信号波形などに、単純にオフセットが
発生しているような場合には、適正なオフセット調整が
行われる。ところが、高速波形などでデユーティずれの
ある波形歪がでるような場合には、次のような問題が生
じていた。
ーティずれのない信号波形などに、単純にオフセットが
発生しているような場合には、適正なオフセット調整が
行われる。ところが、高速波形などでデユーティずれの
ある波形歪がでるような場合には、次のような問題が生
じていた。
即ち、差動増幅器の両側の出力に、同方向にデユーティ
ずれのある、第５図（Ａ）及び（Ｂ）に示されるような
波形歪を生じた場合、オフセット検出側の出力波形は第
５図（Ｃ）のようにオフセットを補償した形に調整され
るが、もう一方の側の出力波形は、逆に第５図（Ｄ）の
ように、オフセットを増大させたのと同じような結果と
なってしまう。
ずれのある、第５図（Ａ）及び（Ｂ）に示されるような
波形歪を生じた場合、オフセット検出側の出力波形は第
５図（Ｃ）のようにオフセットを補償した形に調整され
るが、もう一方の側の出力波形は、逆に第５図（Ｄ）の
ように、オフセットを増大させたのと同じような結果と
なってしまう。
このように、第４図のオフセット調整回路は正弦波形を
検出対象としていたので、波形歪があると動作に矛盾が
生じる欠点があり、また、波形歪に弱いため、リミッタ
による波形のカットが行われる前、即ち増幅回路の中段
あたりから信号検出を行わなければならず、それより後
段の回路で生じるオフセット等に対しての制御をするこ
とができなかった。
検出対象としていたので、波形歪があると動作に矛盾が
生じる欠点があり、また、波形歪に弱いため、リミッタ
による波形のカットが行われる前、即ち増幅回路の中段
あたりから信号検出を行わなければならず、それより後
段の回路で生じるオフセット等に対しての制御をするこ
とができなかった。
本発明は、従来のそのような欠点を解消し、波形歪等が
あっても常に最適のオフセット制御を行うことができ、
高速波形にも正確に対応することができる多段差動増幅
器のオフセット調整回路を提供することを目的とする。
あっても常に最適のオフセット制御を行うことができ、
高速波形にも正確に対応することができる多段差動増幅
器のオフセット調整回路を提供することを目的とする。
上記の目的を達成するため、本発明の多段差動増幅器の
オフセット調整回路は、第１図に示されるように、受信
データからクロック情報の抽出を行うために、クロック
成分抽出フィルタｌの出力信号を所定の波形に増幅する
リミッタ増幅回路であって、複数の差動増幅器２を多段
に接続したものにおいて、最終段の差動増幅器２の両出
力端から、各出力波形の各々の平均値を検出する一対の
オフセット検出手段３と、上記各オフセット検出手段３
からの検出出力を比較して、双方の検出値が平均化する
ように初段の差動増幅器２の入力端に出力信号をフィー
ドバックする比較手段４とを設けたことを特徴とする。
オフセット調整回路は、第１図に示されるように、受信
データからクロック情報の抽出を行うために、クロック
成分抽出フィルタｌの出力信号を所定の波形に増幅する
リミッタ増幅回路であって、複数の差動増幅器２を多段
に接続したものにおいて、最終段の差動増幅器２の両出
力端から、各出力波形の各々の平均値を検出する一対の
オフセット検出手段３と、上記各オフセット検出手段３
からの検出出力を比較して、双方の検出値が平均化する
ように初段の差動増幅器２の入力端に出力信号をフィー
ドバックする比較手段４とを設けたことを特徴とする。
最終段の差動増幅器２の両側の出力から、オフセット検
出手段３によって各出力波形の各々の平均値が検出され
、それら検出値が比較手段４で比較されて、双方の検出
値が平均化するようにフィードバック制御される。
出手段３によって各出力波形の各々の平均値が検出され
、それら検出値が比較手段４で比較されて、双方の検出
値が平均化するようにフィードバック制御される。
図面を参照して実施例を説明する。
第２図は、差動増幅器を４段に接続した場合の一実施例
を示している。ｌは、例えばＳＡＷフィルタなどのよう
に、受信データを入力してそこからクロック成分を抽出
して出力するクロック成分抽出用フィルタである。
を示している。ｌは、例えばＳＡＷフィルタなどのよう
に、受信データを入力してそこからクロック成分を抽出
して出力するクロック成分抽出用フィルタである。
２は差動増幅器であり、２ａ〜２ｄの順に４段に接続さ
れている。２１及び２２は各差動増幅器２に一対ずつ設
けられた増幅用トランジスタ及び負荷抵抗器であり、各
差動増幅器２内では、同特性のトランジスタと同抵抗値
の抵抗器が用いられる。クロック成分抽出用フィルタｌ
からの出力は、初段の差動増幅器２ａの一方のトランジ
スタ２１のベースに入力するように接続されている。
れている。２１及び２２は各差動増幅器２に一対ずつ設
けられた増幅用トランジスタ及び負荷抵抗器であり、各
差動増幅器２内では、同特性のトランジスタと同抵抗値
の抵抗器が用いられる。クロック成分抽出用フィルタｌ
からの出力は、初段の差動増幅器２ａの一方のトランジ
スタ２１のベースに入力するように接続されている。
各差動増幅器２において、入力端は増幅用トランジスタ
２１のベースであり、出力は、負荷抵抗器２２から出て
くる振幅を、いわゆるＥＣＬ形式によって、エミッタホ
ロア回路６で受けてとり出し、その出力が次の段の差動
増幅器２に入力している。６１は各エミッタホロア回路
６の増幅用トランジスタである。
２１のベースであり、出力は、負荷抵抗器２２から出て
くる振幅を、いわゆるＥＣＬ形式によって、エミッタホ
ロア回路６で受けてとり出し、その出力が次の段の差動
増幅器２に入力している。６１は各エミッタホロア回路
６の増幅用トランジスタである。
最終段の差動増幅器２ｄには、エミッタホロアが２組接
続されており、その一方のエミッタホロア６ｄの出力端
がリミッタ増幅器の出力端となっており、そこから、反
転した関係にある一対のクロック信号が出力される。ま
た、他方のエミッタホロア２０は、最終段の差動増幅器
２ｄの２つの出力波形の各々の平均値を検出するための
オフセット検出回路３として形成されている。３１は抵
抗器、３２は電圧を平滑化するコンデンサであり、この
ＣＲ回路により、信号波形の平均値が検出されて出力さ
れる。したがって、２つの出力波形の各々において、正
弦波形のオフセットや波形歪によるデユーティの変動な
どがあれば、このオフセット検出回路３の出力の変動と
なってあられれる。
続されており、その一方のエミッタホロア６ｄの出力端
がリミッタ増幅器の出力端となっており、そこから、反
転した関係にある一対のクロック信号が出力される。ま
た、他方のエミッタホロア２０は、最終段の差動増幅器
２ｄの２つの出力波形の各々の平均値を検出するための
オフセット検出回路３として形成されている。３１は抵
抗器、３２は電圧を平滑化するコンデンサであり、この
ＣＲ回路により、信号波形の平均値が検出されて出力さ
れる。したがって、２つの出力波形の各々において、正
弦波形のオフセットや波形歪によるデユーティの変動な
どがあれば、このオフセット検出回路３の出力の変動と
なってあられれる。
オフセット検出回路３の両川力（検出値）は、例えばオ
ペアンプによって形成される比較器４に入力している。
ペアンプによって形成される比較器４に入力している。
そして、雨検出値が平均化するように、初段の差動増幅
器２ａの入力端の一方に、比較器４からの出力信号がフ
ィードバックされる。
器２ａの入力端の一方に、比較器４からの出力信号がフ
ィードバックされる。
このように構成された上記実施例の回路では、初段の差
動増幅器２ａに入力したクロック成分抽出信号が、各段
の差動増幅器２及びエミッタホロア回路６で増幅される
。そして、後段（例えば３段目と４段目）では−重重上
の出力値の波形をカットするリミッタ増幅が行われる。
動増幅器２ａに入力したクロック成分抽出信号が、各段
の差動増幅器２及びエミッタホロア回路６で増幅される
。そして、後段（例えば３段目と４段目）では−重重上
の出力値の波形をカットするリミッタ増幅が行われる。
また、波形のオフセットが生じれば、オフセット検出回
路３からの検出出力によって比較器４が作動して、その
比較器４からの出力信号によりフィードバック制御が行
われて、オフセットが補償される。
路３からの検出出力によって比較器４が作動して、その
比較器４からの出力信号によりフィードバック制御が行
われて、オフセットが補償される。
そして、例えば第５図（Ａ）及び（Ｂ）に示されるよう
に、最終段の差動増幅器２ｄの両側の出力波形に同方向
に歪があるような場合には、２つのオフセット検出回路
３の検出出力値は等しいので、第５１ｍ（Ｅ）及び（Ｆ
）に示されるように、出力波形は共に変動しない。した
がって、従来のように波形歪があるときにかえってオフ
セットを増大させてしまうような現象を防止することが
できる。
に、最終段の差動増幅器２ｄの両側の出力波形に同方向
に歪があるような場合には、２つのオフセット検出回路
３の検出出力値は等しいので、第５１ｍ（Ｅ）及び（Ｆ
）に示されるように、出力波形は共に変動しない。した
がって、従来のように波形歪があるときにかえってオフ
セットを増大させてしまうような現象を防止することが
できる。
なお、上記実施例の最終段の差動増幅器２ｄの出力波形
はリミッタ増幅が行われているので、実際には第５図（
Ｅ）及び（Ｆ）のような正弦波に近い形ではなく、矩形
波に近い形になっているが、従来例との対比をわかり易
くするために、従来例と同じ正弦波形をもって説明した
。
はリミッタ増幅が行われているので、実際には第５図（
Ｅ）及び（Ｆ）のような正弦波に近い形ではなく、矩形
波に近い形になっているが、従来例との対比をわかり易
くするために、従来例と同じ正弦波形をもって説明した
。
第１図は本発明の構成図、
第２図は実施例の構成図、
第３図及び第４図は各々従来例の構成図、第５図は出力
波形を示す線図である。 〔発明の効果〕 本発明の多段差動増幅器のオフセット調整回路によれば
、デユーティずれがあるような波形歪が生じていても、
従来のようにそのデユーティずれを増大させるようなこ
とがないので、波形歪の発生が避は難い高速波形に対し
ても、適確に対応して、正確なりロック波形を出力する
ことができる。 そして、波形歪に対して耐力があることから、リミッタ
領域の波形をもオフセット検出対象とすることができミ
したがって最終段の出力をフィードバックして、全段に
対して最適の制御を行うことができる等の優れた効果を
有する。 図中、１・・・クロック成分抽出フィルタ、２・・・差
動増幅器、 ３・・・オフセット検出手段、 ４−・・比較手段。
波形を示す線図である。 〔発明の効果〕 本発明の多段差動増幅器のオフセット調整回路によれば
、デユーティずれがあるような波形歪が生じていても、
従来のようにそのデユーティずれを増大させるようなこ
とがないので、波形歪の発生が避は難い高速波形に対し
ても、適確に対応して、正確なりロック波形を出力する
ことができる。 そして、波形歪に対して耐力があることから、リミッタ
領域の波形をもオフセット検出対象とすることができミ
したがって最終段の出力をフィードバックして、全段に
対して最適の制御を行うことができる等の優れた効果を
有する。 図中、１・・・クロック成分抽出フィルタ、２・・・差
動増幅器、 ３・・・オフセット検出手段、 ４−・・比較手段。
Claims (1)
- 【特許請求の範囲】 受信データからクロック情報の抽出を行うために、クロ
ック成分抽出フィルタ（１）の出力信号を所定の波形に
増幅するリミッタ増幅回路であって、 複数の差動増幅器（２）を多段に接続したものにおいて
、 最終段の差動増幅器（２）の両出力端から各出力波形の
各々の平均値を検出する一対のオフセット検出手段（３
）と、 上記各オフセット検出手段（３）からの検出出力を比較
して、双方の検出値が平均化するように初段の差動増幅
器（２）の入力端に出力信号をフィードバックする比較
手段（４）とを設けたことを 特徴とする多段差動増幅器のオフセット調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1068637A JPH02246604A (ja) | 1989-03-20 | 1989-03-20 | 多段差動増幅器のオフセット調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1068637A JPH02246604A (ja) | 1989-03-20 | 1989-03-20 | 多段差動増幅器のオフセット調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02246604A true JPH02246604A (ja) | 1990-10-02 |
Family
ID=13379449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1068637A Pending JPH02246604A (ja) | 1989-03-20 | 1989-03-20 | 多段差動増幅器のオフセット調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02246604A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196706A (ja) * | 1990-11-27 | 1992-07-16 | Matsushita Electric Ind Co Ltd | リミッタ用増幅器 |
| US5270883A (en) * | 1991-08-29 | 1993-12-14 | Mitsubishi Denki Kabushiki Kaisha | Magnetic read/write circuit |
| JPH0955632A (ja) * | 1995-08-14 | 1997-02-25 | Nec Corp | 高利得増幅回路 |
| US5654666A (en) * | 1994-08-04 | 1997-08-05 | Nec Corporation | High input resistance circuit with base current compensation and method of compensating base current |
| US5867062A (en) * | 1996-11-20 | 1999-02-02 | Nec Corporation | DC-offset canceler circuit and differential amplifier circuit equipped therewith |
| US7612600B2 (en) * | 2007-01-03 | 2009-11-03 | Realtek Semiconductor Corp. | DC offset calibration apparatus and method |
| US7777546B2 (en) | 2007-01-03 | 2010-08-17 | Realtek Semiconductor Corp. | DC offset calibration apparatus and method for differential signals |
| CN115001411A (zh) * | 2022-06-17 | 2022-09-02 | 成都仕芯半导体有限公司 | 带直流失配补偿的限幅放大器及对数检波器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142613A (ja) * | 1982-02-18 | 1983-08-24 | Nec Corp | 差動増幅器 |
| JPS59207A (ja) * | 1982-06-25 | 1984-01-05 | Nec Corp | 差動増幅回路 |
| JPS59207713A (ja) * | 1983-05-11 | 1984-11-24 | Hitachi Ltd | 電子回路 |
| JPS6288451A (ja) * | 1985-10-15 | 1987-04-22 | Mitsubishi Electric Corp | クロツク信号再生装置 |
| JPS62122350A (ja) * | 1985-11-21 | 1987-06-03 | Nec Corp | タイミング回路 |
-
1989
- 1989-03-20 JP JP1068637A patent/JPH02246604A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142613A (ja) * | 1982-02-18 | 1983-08-24 | Nec Corp | 差動増幅器 |
| JPS59207A (ja) * | 1982-06-25 | 1984-01-05 | Nec Corp | 差動増幅回路 |
| JPS59207713A (ja) * | 1983-05-11 | 1984-11-24 | Hitachi Ltd | 電子回路 |
| JPS6288451A (ja) * | 1985-10-15 | 1987-04-22 | Mitsubishi Electric Corp | クロツク信号再生装置 |
| JPS62122350A (ja) * | 1985-11-21 | 1987-06-03 | Nec Corp | タイミング回路 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196706A (ja) * | 1990-11-27 | 1992-07-16 | Matsushita Electric Ind Co Ltd | リミッタ用増幅器 |
| US5270883A (en) * | 1991-08-29 | 1993-12-14 | Mitsubishi Denki Kabushiki Kaisha | Magnetic read/write circuit |
| US5654666A (en) * | 1994-08-04 | 1997-08-05 | Nec Corporation | High input resistance circuit with base current compensation and method of compensating base current |
| JPH0955632A (ja) * | 1995-08-14 | 1997-02-25 | Nec Corp | 高利得増幅回路 |
| US5867062A (en) * | 1996-11-20 | 1999-02-02 | Nec Corporation | DC-offset canceler circuit and differential amplifier circuit equipped therewith |
| US7612600B2 (en) * | 2007-01-03 | 2009-11-03 | Realtek Semiconductor Corp. | DC offset calibration apparatus and method |
| US7777546B2 (en) | 2007-01-03 | 2010-08-17 | Realtek Semiconductor Corp. | DC offset calibration apparatus and method for differential signals |
| CN115001411A (zh) * | 2022-06-17 | 2022-09-02 | 成都仕芯半导体有限公司 | 带直流失配补偿的限幅放大器及对数检波器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2625347B2 (ja) | ディジタル受信器の自動オフセット制御回路 | |
| US5955921A (en) | Signal amplifier circuit | |
| KR0138224B1 (ko) | 무선 주파수 증폭기 바이어스 제어방법 및 장치 | |
| US5612810A (en) | Optical receiving apparatus | |
| EP1006653B1 (en) | Signal amplifying circuit | |
| JP2814990B2 (ja) | 光受信回路 | |
| JP2001358544A (ja) | 増幅回路 | |
| US5371479A (en) | Pre-amplifier with multi-stage feedback | |
| JPH02246604A (ja) | 多段差動増幅器のオフセット調整回路 | |
| EP0265763B1 (en) | Frequency response compensation circuit | |
| US4142110A (en) | Circuit to eliminate DC bias | |
| US6163212A (en) | Power amplifier system | |
| JPH0738342A (ja) | プリアンプ | |
| JP3906693B2 (ja) | 光受信差動回路および光受信装置 | |
| KR102023050B1 (ko) | 신호 검출을 위한 비선형 증폭회로 | |
| JPS62140507A (ja) | オフセツト補償自動利得制御増幅器 | |
| JPH11205050A (ja) | 差動型増幅装置 | |
| JPH0614647B2 (ja) | 光受信回路 | |
| JPH04207424A (ja) | 光受信回路 | |
| JPH0421385B2 (ja) | ||
| JPH09162931A (ja) | 光受信回路 | |
| KR100664264B1 (ko) | 알에프 검출기의 출력 보상 장치 | |
| JP3318149B2 (ja) | リミッタ増幅器 | |
| JP2002135090A (ja) | ヒステリシス・コンパレータ回路 | |
| JPH05218969A (ja) | 識別回路 |