[go: up one dir, main page]

JPH02119334A - パルススタッフ同期回路 - Google Patents

パルススタッフ同期回路

Info

Publication number
JPH02119334A
JPH02119334A JP27101288A JP27101288A JPH02119334A JP H02119334 A JPH02119334 A JP H02119334A JP 27101288 A JP27101288 A JP 27101288A JP 27101288 A JP27101288 A JP 27101288A JP H02119334 A JPH02119334 A JP H02119334A
Authority
JP
Japan
Prior art keywords
bits
circuit
stuffing
signal
elastic store
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27101288A
Other languages
English (en)
Inventor
Kou Murakami
紅 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27101288A priority Critical patent/JPH02119334A/ja
Publication of JPH02119334A publication Critical patent/JPH02119334A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、パルススタッフ同期回路に関し、特にデスタ
ッフしてからすぐにスタッフする場合のパルススタッフ
同期回路に関するものである。
パルススタッフ同期方式の一応用として、クロックの乗
り換えがある。この応用例を第4図に従い説明する。第
4図に示すように、送信側では伝送したい信号をスタッ
フ回路によりクロック源1に同期化して伝送する。受信
側ではデスタッフ回路によってデスタッフを行い、元の
信号を再現するが、すぐにスタッフ回路によってスタッ
フされ、クロック源2に同期化される。このようにする
ことで、伝送したい信号を所望のクロックに同期化でき
1、たとえば時分割スイッチによるクロスコネクトが可
能になる。
[従来の技術] 第4図に現れるデスタッフしてからすぐにスタラフする
ための回路は、従来より用いられているデスタッフ回路
とスタッフ回路を用いることができ、その回路構成は、
例えば、第5図のようになる。以下、第5図の回路を簡
単に説明する。入力信号はデスタッフ回路11でデスタ
ッフされてエラスティックストア12に書き込まれる。
書き込まれた情報は順次読み出されるが、その際スタッ
フ回路13でスタッフが行われる。スタッフを行うかど
うかの判定は、書き込みカウンタ14と読み出しカウン
タ15の位相を位相比較器16により比較した結果で行
われ、情報の書き込みから読み出しまでの時間間隔が、
たとえば2ビツト以下になった場合に、スタッフを行う
というような制御がなされる。このように、第5図の回
路構成によりデスタッフしてからすぐにスタッフするこ
とが可能である。
[発明が解決しようとする課yXJ] しかしながら、第5図の回路にはエラスティックストア
12の容量が必要以上に大きくなるという欠点がある。
これについて以下に説明する。
スタッフによって情報を伝送する場合、オーバーヘッド
を付加する必要がある。オーバーヘッドには、スタッフ
を行ったかどうかを示すビットや、フレーム同期を取る
ためのビットなどが含まれる。
例として、第2図に示すフレームを考える。このフレー
ムは、オーバーヘッドを3ビット有し、それ以外のビッ
トが情報ビットであるようなものである。なお、オーバ
ーヘッドの直後のビットはスタッフが行われるビットで
ある。このようにオーバーヘッドがまとめて配置されて
いるのを集中配置と言い、1ビツトづつ配置されるのを
分散配置という。さて、このフレームに乗せられた情報
がデスタッフされてエラスティックストアに書き込まれ
る場合、書き込み位相の変化は、第6図(a)の実線の
様になる。3ビツトのオーバーヘッドのために3ビツト
分の位相跳躍が起こっていることがわかる。また、スタ
ッフが行われているところでは4ビツトの位相跳躍とな
っている。ここで書き込みと読み出しの位相差が2ビツ
ト以下になるとスタッフが行われるとすると、スタッフ
を行うか行わないかのしきい値は、第6図(a)の点線
のように変化する。一方、読み出し位相の変化も書き込
み位相の変化と同じように変化するので、スタッフを行
わないぎりぎりの所まで読み出しが書き込みに近づいた
場合、相互の位相変化の様子は、第6図(b)のように
なる。すなわち、オーバーヘッドによる位相跳躍の付近
では書き込みと読み出しが接近しており、メモリスリッ
プが発生する可能性がある。これを避けるためには、第
6図(C)のように、スタッフが行われる位相差を少な
くとも5ビツトとする必要がある。すなわち、不必要に
位相差を確保しなくてはならず、エラスティックストア
容量が増大する。この場合、書き込みと読み出しが最も
離れてスタッフが行われると、第6図(d)のように位
相が変化する。すると、この場合にはエラスティックス
トア容量として最低12ビツトが必要である。一般に、
オーバーヘッドが分散配置ではこのようなことは起こら
ないが、集中配置では常に起こる。
本発明の目的は、従来技術に内在する上述の欠点を解決
するためになされたものであり、オーバーヘッドが集中
配置でもエラスティックストア容量の増大を最小限に抑
えることができるようなパルススタッフ同期回路を提供
することにある。
〔課題を解決するための手段〕
本発明によるパルススタッフ同期回路は、パルススタッ
フ同期方式によって同期化されている入力信号をデスタ
ッフし、デスタッフされた信号を出力するデスタッフ回
路と、前記デスタッフされた信号を一時的に保持し、ス
トアされた信号を出力するエラスティックストアと、前
記ストアされた信号をスタッフ要求信号に応答してスタ
ッフし、スタッフされた信号を出力するスタッフ回路と
、前記エラスティックストアの書き込みと読み出しの位
相差を監視する位相比較器と、前記位相差がnビット以
下になったとき、前記スタッフ要求信号を発生する手段
と、前記nを時間とともに変換させる手段とを有するこ
とを特徴とする。
[実施例コ 以下、本発明の実施例について図面を参照して詳細に説
明する。
第1図は本発明の一実施例によるパルススタッフ同期回
路の構成を示すブロック図である。第1図において、書
き込みカウンタ14から位相比較用信号が3本出力され
ている部分と、そのうち1本を選択する選択回路17が
追加されている部分が、本発明によって追加された部分
である。
フレーム構成として同じく第2図のものを仮定すると、
書き込みの位相の変化は第3図(a)の実線のように変
化するが、このときフレームを3等分し、スタッフが行
われる位相差を最初は3ビツト、次に4ビツト、最後は
5ビツトと、順に増加させ、第3図(a)の点線のよう
に変化させる。すると、第6図(d)に対応する場合を
考えると、第3図(b)のような位相変化となり、エラ
スティックストア12の容量は10ビツトでよく、従来
技術と比較して2ビツト少なくてよい。デスタッフ・ス
タッフ回路が多数ある場合、本発明によればかなりエラ
スティックストアの容量を節約できる。
なお、ここで説明したパルススタッフ同期はスタッフ時
に無駄パルスを挿入する正スタッフの場合であるが、同
様なことはスタッフ時に無駄パルスを抜き取る負スタッ
フや、それらを合わせた正/零/負スタッフにも同様に
適用できる。
[発明の効果] 以上に述べたように、本発明によればエラスティックス
トアの容量を少なくすることができ、非常に有用である
【図面の簡単な説明】
第1図は本発明の一実施例によるパルススタッフ同期回
路の構成を示すブロック図、第2図は説明に用いたフレ
ーム構成の例を示す図、第3図は第1図の回路における
エラスティックストアの書き込みと読み出しの位相差を
示す図、第4図はパルススタッフ同期方式によるクロッ
ク乗り換えの応用例を示す図、第5図は従来技術による
パルススタッフ同期回路の一例を示すブロック図、第6
図は第5図の回路におけるエラスティックストアの書き
込みと読み出しの位相差を示す図である。 11・・・デスタッフ回路、12・・・エラスティック
ストア、13・・・スタッフ回路、14・・・書き込み
カウンタ、15・・・読み出しカウンタ、16・・・位
相比較器、17・・・選択回路。 第 図 スタッフ可能ピント(1ビツト) 第 図 クロックa1に同期した信号 / 第 図 第 図 スタ、フ !き込み伍相

Claims (1)

  1. 【特許請求の範囲】 1、パルススタッフ同期方式によって同期化されている
    入力信号をデスタッフし、デスタッフされた信号を出力
    するデスタッフ回路と、 前記デスタッフされた信号を一時的に保持し、ストアさ
    れた信号を出力するエラスティックストアと、 前記ストアされた信号をスタッフ要求信号に応答してス
    タッフし、スタッフされた信号を出力するスタッフ回路
    と、 前記エラスティックストアの書き込みと読み出しの位相
    差を監視する位相比較器と、 前記位相差がnビット以下になったとき、前記スタッフ
    要求信号を発生する手段と、 前記nを時間とともに変換させる手段とを 有することを特徴とするパルススタッフ同期回路。
JP27101288A 1988-10-28 1988-10-28 パルススタッフ同期回路 Pending JPH02119334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27101288A JPH02119334A (ja) 1988-10-28 1988-10-28 パルススタッフ同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27101288A JPH02119334A (ja) 1988-10-28 1988-10-28 パルススタッフ同期回路

Publications (1)

Publication Number Publication Date
JPH02119334A true JPH02119334A (ja) 1990-05-07

Family

ID=17494182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27101288A Pending JPH02119334A (ja) 1988-10-28 1988-10-28 パルススタッフ同期回路

Country Status (1)

Country Link
JP (1) JPH02119334A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009525583A (ja) * 2006-01-31 2009-07-09 トーマス・アンド・ベッツ・インターナショナル・インコーポレーテッド 真空開閉装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009525583A (ja) * 2006-01-31 2009-07-09 トーマス・アンド・ベッツ・インターナショナル・インコーポレーテッド 真空開閉装置

Similar Documents

Publication Publication Date Title
CA2048514A1 (en) Synchronous processor unit with interconnected, separately clocked processor sections
JPS63139436A (ja) スタツフ同期回路
US6140946A (en) Asynchronous serialization/deserialization system and method
US4173027A (en) Write precompensation system
JPH02119334A (ja) パルススタッフ同期回路
US5420894A (en) Elastic storage circuit
JPS6386630A (ja) 並列伝送路におけるフレ−ム同期方式
JP2626476B2 (ja) フレームアライナ
JPS581917Y2 (ja) 複数記憶回路の位相同期回路
JP3034561B2 (ja) フレーム位相同期回路
JPH0758950B2 (ja) フレームアライナ回路
KR0172459B1 (ko) 클럭재생방법 및 장치
JPH0564495B2 (ja)
JP2962288B2 (ja) ディジタルコードレス電話機
JP2819955B2 (ja) 装置内誤り監視回路
JPH02146834A (ja) クロック乗り換え方式
JPS6236933A (ja) フレ−ム位相補正回路
JPS6221337A (ja) スタツフ同期方式
JPS62128633A (ja) スタツフ同期クロツク発生回路
JPH1168879A (ja) 通信回路及び通信回路制御プログラム
JPH0454044A (ja) ディジタル信号の速度変換回路
JPH0697925A (ja) データ速度変換回路
JPS62290222A (ja) 位相整列回路
JPH0690657B2 (ja) クロツク切替回路
JPH0238601U (ja)