JPH01251016A - 薄膜トランジスタとその製造方法 - Google Patents
薄膜トランジスタとその製造方法Info
- Publication number
- JPH01251016A JPH01251016A JP63079199A JP7919988A JPH01251016A JP H01251016 A JPH01251016 A JP H01251016A JP 63079199 A JP63079199 A JP 63079199A JP 7919988 A JP7919988 A JP 7919988A JP H01251016 A JPH01251016 A JP H01251016A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- tpt
- type semiconductor
- holding capacitor
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010409 thin film Substances 0.000 title claims 4
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 claims 9
- 238000000151 deposition Methods 0.000 claims 2
- 239000003990 capacitor Substances 0.000 description 26
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6746—Amorphous silicon
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は液晶パネルの駆動に用いられるＴｌ１ｔＩ＊ト
ランジスタ（ＴＰＴ）とその製造方法に関する。
ランジスタ（ＴＰＴ）とその製造方法に関する。
本発明は保持コンデンサを持つＴＰＴをわずか２回のフ
ォトプロセスで作成することにより液晶駆動用として高
品質のＴＰＴを歩留まりよく提供するためになされたも
のである。
ォトプロセスで作成することにより液晶駆動用として高
品質のＴＰＴを歩留まりよく提供するためになされたも
のである。
従来、保持コンデンサを持つＴＰＴとしては第２図のよ
うな複雑な構造のＴＰＴが知られていた。
うな複雑な構造のＴＰＴが知られていた。
あるいは２回のフォトプロセスで作られるＴＰＴとして
は第３図のように、保持コンデンサを持たない簡単化構
造のＴＰＴが知られていた。
は第３図のように、保持コンデンサを持たない簡単化構
造のＴＰＴが知られていた。
上記のようなＴＰＴでは製造工程が難しく歩留まりが低
い。一方、簡単化製造のＴＰＴは保持コンデンサがない
ために液晶駆動を行うと最初の信号の書込みから次の書
込みまでの開信号を保持できないという欠点があった。
い。一方、簡単化製造のＴＰＴは保持コンデンサがない
ために液晶駆動を行うと最初の信号の書込みから次の書
込みまでの開信号を保持できないという欠点があった。
本発明は保持コンデンサを有しながら、しかも構造が簡
単で、製造工程が簡単なＴＰＴを得ることを目的とした
ものである。
単で、製造工程が簡単なＴＰＴを得ることを目的とした
ものである。
上記問題点を解決するため本発明ではある行のＴＰＴの
保持コンデンサを隣接するＴＰＴのゲート環ｉを利用し
て作ることにした。
保持コンデンサを隣接するＴＰＴのゲート環ｉを利用し
て作ることにした。
〔作用〕
上記の構成にすれば保持コンデンサを有するＴＰＴが簡
単な構造となり、またプロセスも簡単になり歩留まり良
く高品質なＴＰＴが提供できる。
単な構造となり、またプロセスも簡単になり歩留まり良
く高品質なＴＰＴが提供できる。
以下に本発明の実施例を図面に基づいて説明する。第１
図（Ａ）に本発明のＴＰＴの平面図を示す。
図（Ａ）に本発明のＴＰＴの平面図を示す。
第１図（Ａ）において１，２はそれぞれドレイン電極及
びソース電極である。３１．３２はゲート電極であり、
４は保持コンデンサである０次に、断線Ｘ−Ｘに沿って
切った断面図を第１図（Ｂ）に示す。
びソース電極である。３１．３２はゲート電極であり、
４は保持コンデンサである０次に、断線Ｘ−Ｘに沿って
切った断面図を第１図（Ｂ）に示す。
７は絶縁性基板で石英、ガラス等から成る。１゜２はそ
れぞれドレイン及びソース電極でインジウム−錫酸化物
（以下ＩＴＯと略記）などから成る。
れぞれドレイン及びソース電極でインジウム−錫酸化物
（以下ＩＴＯと略記）などから成る。
８はドレイン電極ｌやソース電極２がその上の半導体Ｈ
９とオーミック接触するためのＮ型半導体層でリンをド
ープした水素化アモルファスシリコン、リンをドープし
た微結晶シリコンなどから成る。又、半導体Ｎ９は水素
化アモルファスシリコン、フッ化アモルファスシリコン
等から成る。１０は絶縁膜でチッ化アモルファスシリコ
ン、酸化アモルファスシリコンなどから成る。 ３１．
３２はゲート電極でクロム、アルミニウム、モリブデン
、タンタル等の金属並びにそれらの合金で作られる。
９とオーミック接触するためのＮ型半導体層でリンをド
ープした水素化アモルファスシリコン、リンをドープし
た微結晶シリコンなどから成る。又、半導体Ｎ９は水素
化アモルファスシリコン、フッ化アモルファスシリコン
等から成る。１０は絶縁膜でチッ化アモルファスシリコ
ン、酸化アモルファスシリコンなどから成る。 ３１．
３２はゲート電極でクロム、アルミニウム、モリブデン
、タンタル等の金属並びにそれらの合金で作られる。
第１図（Ｃ）は第１図（Ａ）における断線Ｙ−Ｙに沿っ
て切った断面図である９本発明のＴＰＴを液晶の駆動素
子として用いる場合は、ゲート電極３２に入力したゲー
トパルスでＴＰＴをオン状態にし、その間にドレイン電
極ｌから信号を書込む、書込まれた信号は保持コンデン
サ４に電荷として貯えられる。ゲートパルスが切られる
とＴＰＴはオフ状態となり、保持コンデンサに貯えられ
た電荷は次のゲートパルスが人力されるまでの間に液晶
等を伝わってリークする。このＴＰＴの等価回路を第４
図に示す０図の中で２０の破線内は液晶の等価回路を示
す。黒い下向きの矢印２１はコモン電位（対向基板の電
位）に液晶の一端が落ちていることを示す、２２は保持
コンデンサでＮ＋１段目のＴＰＴの保持コンデンサの一
方は、Ｎ段目のゲート電極すなわち前段のゲート電極に
接続する。保持コンデンサ４の拡大図を第５図に示す、
２３はコンデンサのネック、２４はコンデンサ部を示す
。この保持コンデンサは、ゲート電極２５にゲートパル
スが入った時に出来るチャネルを通じて、２６あるいは
２７のドレイン電橋の信号が書込まれてしまうおそれが
ある。これを防ぐためになるべくネック２３の幅（１，
）をせまく、最寄りのドレイン電極２６゜２７からの距
１）＜ｉ＋、ｐｔ＞を広く取るのが望ましい。又、コン
デンサ部２４の面積はＴＰＴの書込み能力、液晶の抵抗
、ＴＰＴのオフ状態での抵抗、絶縁膜の誘電率等から計
算して設計する０次にこのＴＰＴの製造方法を第６図（
Ａ）〜（Ｄ）で説明する。絶縁性基板上にＩＴＯなどの
透明導電膜２８をスパッタ法、蒸着法等で堆積する０次
にその上にＮ型半導体層２９をプラズマＣＶＤ法、反応
性スパッタ法等で堆積する（第６図（Ａ））。
て切った断面図である９本発明のＴＰＴを液晶の駆動素
子として用いる場合は、ゲート電極３２に入力したゲー
トパルスでＴＰＴをオン状態にし、その間にドレイン電
極ｌから信号を書込む、書込まれた信号は保持コンデン
サ４に電荷として貯えられる。ゲートパルスが切られる
とＴＰＴはオフ状態となり、保持コンデンサに貯えられ
た電荷は次のゲートパルスが人力されるまでの間に液晶
等を伝わってリークする。このＴＰＴの等価回路を第４
図に示す０図の中で２０の破線内は液晶の等価回路を示
す。黒い下向きの矢印２１はコモン電位（対向基板の電
位）に液晶の一端が落ちていることを示す、２２は保持
コンデンサでＮ＋１段目のＴＰＴの保持コンデンサの一
方は、Ｎ段目のゲート電極すなわち前段のゲート電極に
接続する。保持コンデンサ４の拡大図を第５図に示す、
２３はコンデンサのネック、２４はコンデンサ部を示す
。この保持コンデンサは、ゲート電極２５にゲートパル
スが入った時に出来るチャネルを通じて、２６あるいは
２７のドレイン電橋の信号が書込まれてしまうおそれが
ある。これを防ぐためになるべくネック２３の幅（１，
）をせまく、最寄りのドレイン電極２６゜２７からの距
１）＜ｉ＋、ｐｔ＞を広く取るのが望ましい。又、コン
デンサ部２４の面積はＴＰＴの書込み能力、液晶の抵抗
、ＴＰＴのオフ状態での抵抗、絶縁膜の誘電率等から計
算して設計する０次にこのＴＰＴの製造方法を第６図（
Ａ）〜（Ｄ）で説明する。絶縁性基板上にＩＴＯなどの
透明導電膜２８をスパッタ法、蒸着法等で堆積する０次
にその上にＮ型半導体層２９をプラズマＣＶＤ法、反応
性スパッタ法等で堆積する（第６図（Ａ））。
次にＮ型半導体層上にフォトレジストを塗布した後、第
１のフォトマスクによって露光、現像を行いＮ型半導体
層と透明導電膜層を同じパターンになるようにこれらを
選択除去する。こうしてソース電極ｌとドレイン電極２
ができあがる（第６図（Ｂ））。
１のフォトマスクによって露光、現像を行いＮ型半導体
層と透明導電膜層を同じパターンになるようにこれらを
選択除去する。こうしてソース電極ｌとドレイン電極２
ができあがる（第６図（Ｂ））。
次のその上に半導体層３３．絶縁膜３４．導電膜３５を
プラズマＣＶＤ法１反応性スパッタ法、スパッタ法、蒸
着法等で堆積する（第６図（Ｃ） ）、その上に再びフ
ォトレジスト３６を塗布後、第２のフォトマスクにより
露光、現像を行い、第６図（Ｃ）で堆積した３層を同じ
パターンになるよう選択除去する（第６図（Ｄ） ）
、この時、導電膜３５はゲート電極３１と保持コンデン
サ４の一部を兼ねることになる０以上のように本発明の
ＴＦＴはゲート電極と保持コンデンサの電極とを共通に
して同じ積層断面構造とし、ソース電極上に、ゲート電
極と別のゲート電極と共通な電極をもつ保持コンデンサ
とを設けて、ソース！極上をこれらの電極が通る構成と
したので、保持コンデンサを作るためにわざわざ工程を
多くする必要がない。
プラズマＣＶＤ法１反応性スパッタ法、スパッタ法、蒸
着法等で堆積する（第６図（Ｃ） ）、その上に再びフ
ォトレジスト３６を塗布後、第２のフォトマスクにより
露光、現像を行い、第６図（Ｃ）で堆積した３層を同じ
パターンになるよう選択除去する（第６図（Ｄ） ）
、この時、導電膜３５はゲート電極３１と保持コンデン
サ４の一部を兼ねることになる０以上のように本発明の
ＴＦＴはゲート電極と保持コンデンサの電極とを共通に
して同じ積層断面構造とし、ソース電極上に、ゲート電
極と別のゲート電極と共通な電極をもつ保持コンデンサ
とを設けて、ソース！極上をこれらの電極が通る構成と
したので、保持コンデンサを作るためにわざわざ工程を
多くする必要がない。
以上述べたように本発明はわずか２回のフォトプロセス
でＴＰＴを作成できるため歩留まり、製造コストの点で
有利であるばかりでなく、従来の簡単化構造のＴＰＴと
異なり保持コンデンサを持っているため画質を損なわな
いという効果を有す
でＴＰＴを作成できるため歩留まり、製造コストの点で
有利であるばかりでなく、従来の簡単化構造のＴＰＴと
異なり保持コンデンサを持っているため画質を損なわな
いという効果を有す
第１図（Ａ）は本発明の実施例のＴＰＴの平面図、第１
図（＋１）は断線Ｘ−Ｘに沿って切ったＴＰＴの断面図
、第１図（Ｃ）は断＆ＩＹ−Ｙに沿って切ったＴＰＴの
断面図、第２図は従来の保持コンデンサ付ＴＰＴの断面
図、第３図は従来の保持コンデンサのない簡略化構造の
ＴＰＴの平面図、第４図は本発明の実施例のＴＰＴを用
いた液晶表示体の等価回路、第５図は保持コンデンサの
拡大平面図、第６図（Ａ）〜（０）は本発明の実施例の
ＴＰＴの製造方法の例を説明する工程説明断面図である
。 １・・・ドレイン電極 ２・・・ソース電極 ４・・・保持コンデンサ １）・・・ゲート電極 以上 出願人 セイコー電子工業株式会社 本光明のＴＦＴの製渥方法第１工程図 第６図（Ａ） 本１）ａＦ４のＴＰＴの判Ｊ１方−第ζ 考ト２ニオを
口笛６ 図（Ｂ） 第６図（Ｃ） 第６ ｒｌ！Ｊ（Ｄ）
図（＋１）は断線Ｘ−Ｘに沿って切ったＴＰＴの断面図
、第１図（Ｃ）は断＆ＩＹ−Ｙに沿って切ったＴＰＴの
断面図、第２図は従来の保持コンデンサ付ＴＰＴの断面
図、第３図は従来の保持コンデンサのない簡略化構造の
ＴＰＴの平面図、第４図は本発明の実施例のＴＰＴを用
いた液晶表示体の等価回路、第５図は保持コンデンサの
拡大平面図、第６図（Ａ）〜（０）は本発明の実施例の
ＴＰＴの製造方法の例を説明する工程説明断面図である
。 １・・・ドレイン電極 ２・・・ソース電極 ４・・・保持コンデンサ １）・・・ゲート電極 以上 出願人 セイコー電子工業株式会社 本光明のＴＦＴの製渥方法第１工程図 第６図（Ａ） 本１）ａＦ４のＴＰＴの判Ｊ１方−第ζ 考ト２ニオを
口笛６ 図（Ｂ） 第６図（Ｃ） 第６ ｒｌ！Ｊ（Ｄ）
Claims (2)
- （１）絶縁性基板と該絶縁性基板の上に設けられたソー
ス電極及びドレイン電極と該ソース電極及び該ドレイン
電極上に設けられたＮ型半導体層と該Ｎ型半導体層及び
前記絶縁性基板上に設けられた半導体層と該半導体層上
に設けられた絶縁膜と該絶縁膜上に設けられたゲート電
極とからなる薄膜トランジスタにおいて、１つの前記ソ
ース電極上に２本の前記ゲート電極が通ることを特徴と
する薄膜トランジスタ。 - （２）（ａ）絶縁性基板上に透明導電膜、Ｎ型半導体層
を順番に堆積する第１工程。 （ｂ）前記Ｎ型半導体層上にフォトレジストを塗布し第
１のフォトマスクによって露光及び現像を行ってしかる
後に、前記Ｎ型半導体層、前記透明導電膜層の選択除去
を行う第２工程。 （ｃ）前記Ｎ型半導体層と前記絶縁性基板の上に半導体
層、絶縁膜、導電膜を順番に堆積する第３工程。 （ｄ）前記導電膜上にフォトレジストを塗布し第２のフ
ォトマスクによって露光及び現像を行った後に前記導電
膜、前記絶縁膜、前記半導体層の選択除去を行う第４工
程。 とから成る薄膜トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079199A JPH01251016A (ja) | 1988-03-31 | 1988-03-31 | 薄膜トランジスタとその製造方法 |
| EP19890303169 EP0335724A3 (en) | 1988-03-31 | 1989-03-30 | Thin film transistor array for an electro-optical device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079199A JPH01251016A (ja) | 1988-03-31 | 1988-03-31 | 薄膜トランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01251016A true JPH01251016A (ja) | 1989-10-06 |
Family
ID=13683294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63079199A Pending JPH01251016A (ja) | 1988-03-31 | 1988-03-31 | 薄膜トランジスタとその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0335724A3 (ja) |
| JP (1) | JPH01251016A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009210579A (ja) * | 2008-02-29 | 2009-09-17 | Palo Alto Research Center Inc | トランジスタアレイの改善されたテスト方法及びテストシステム |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3556679B2 (ja) * | 1992-05-29 | 2004-08-18 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
| FR2702882B1 (fr) * | 1993-03-16 | 1995-07-28 | Thomson Lcd | Procédé de fabrication de transistors à couches minces étagés directs. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2837433C2 (de) * | 1977-08-30 | 1985-02-14 | Sharp K.K., Osaka | Flüssigkristall-Anzeigetafel in Matrixanordnung |
| FR2593631B1 (fr) * | 1986-01-27 | 1989-02-17 | Maurice Francois | Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran |
-
1988
- 1988-03-31 JP JP63079199A patent/JPH01251016A/ja active Pending
-
1989
- 1989-03-30 EP EP19890303169 patent/EP0335724A3/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009210579A (ja) * | 2008-02-29 | 2009-09-17 | Palo Alto Research Center Inc | トランジスタアレイの改善されたテスト方法及びテストシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0335724A2 (en) | 1989-10-04 |
| EP0335724A3 (en) | 1990-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7022557B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US6809785B2 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
| JPS60103676A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01217421A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法 | |
| JPS63289533A (ja) | 液晶ディスプレイ装置 | |
| JPH01251016A (ja) | 薄膜トランジスタとその製造方法 | |
| JP2866516B2 (ja) | アクティブマトリックス基板およびその製造方法 | |
| JPH05216067A (ja) | 薄膜トランジスタアレイ | |
| JPH02170135A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPS61188967A (ja) | 薄膜トランジスタ | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JPH01245226A (ja) | アクティブマトリクス基板の製造方法 | |
| JPS59228289A (ja) | 液晶表示パネルの構成法 | |
| JPH02245736A (ja) | 液晶表示装置およびその製造方法 | |
| JPS6269670A (ja) | 表示装置用基板の製造方法 | |
| JPH0723938B2 (ja) | 液晶表示装置の製造方法 | |
| JP3200638B2 (ja) | 配線形成方法 | |
| JP2934731B2 (ja) | 非線形抵抗素子とその製造方法 | |
| JPS61170776A (ja) | アクテイブマトリクス表示装置用基板の製造方法 | |
| JPH02273935A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| JP2664814B2 (ja) | アクティブマトリクス表示装置 | |
| JPH08298325A (ja) | 薄膜トランジスタの製造方法 | |
| JP2878516B2 (ja) | フォトレジストの現像液、現像方法及び薄膜トランジスタの製造方法 |