[go: up one dir, main page]

JP2006084469A - マイクロマシニング型の構成素子及びその製造法 - Google Patents

マイクロマシニング型の構成素子及びその製造法 Download PDF

Info

Publication number
JP2006084469A
JP2006084469A JP2005267223A JP2005267223A JP2006084469A JP 2006084469 A JP2006084469 A JP 2006084469A JP 2005267223 A JP2005267223 A JP 2005267223A JP 2005267223 A JP2005267223 A JP 2005267223A JP 2006084469 A JP2006084469 A JP 2006084469A
Authority
JP
Japan
Prior art keywords
silicon
layer
silicon substrate
oxidation
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2005267223A
Other languages
English (en)
Inventor
Heribert Weber
ヘリベルト ヴェーバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2006084469A publication Critical patent/JP2006084469A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158Diaphragms, membranes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0278Temperature sensors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0315Cavities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)

Abstract

【課題】シリコン基板1にエッチング媒体を導入するための、最小直径の入口開口を有する、マイクロマシニング型の構成素子を提供する。
【解決手段】シリコン基板1と、該シリコン基板1に設けられた中空室8と、シリコン基板1の表面に設けられた、中空室8を閉鎖するダイヤフラムとを有しており、前記ダイヤフラムが、互いに向き合う、酸化シリコンのくさび状先端5a,5bによって形成された開口7′を備えた酸化シリコン層5を有しており、前記ダイヤフラムが、前記開口7′を閉鎖する少なくとも1つの閉鎖層9を有している。
【選択図】図1d

Description

本発明はマイクロマシニング型の構成素子に関する。また本発明はマイクロマシニング型の構成素子の製造法に関する。
表面マイクロマシニング・ダイヤフラムセンサを製造する場合、熱的に絶縁されたダイヤフラムをダイヤフラムの下側に設ける際に、シリコンを取り除く必要がある。これは一般的に、ダイヤフラム層に入口開口を設けることによって実施される。この入口開口を通じて例えばClFエッチングを用いて、この入口開口の下にあるシリコンが取り除かれるようになっている。汚れ、湿気又は異物がダイヤフラムとシリコン基板との間に堆積するのを避けるために、又はダイヤフラムの前側と後ろ側との間の圧力差を調節するために、エッチングプロセス後に入口開口を再び閉鎖する必要がある。しかしながら入口開口を閉鎖するためには、一般的な方法において得られる大きい開口直径に基づいて厚い閉鎖層を必要とする。
原則として、このような問題には、例えばステッパー露光によってフォトレジストにおいて実現されるような、直径<500nmを有する小さい孔の入口開口によって対処することができる。しかしながらこのために必要なステッパーは、非常に高価な投資をかけることになる。しかもフォトレジスト構造を例えば酸化層に転移させる場合、構造の拡大及びひいては孔直径の増大を招くことになる。最小の孔直径は、フォトレジスト層に形成された構造と同じであれば最も好都合である。
そこで本発明の課題は、上記のような問題に対処できるような最小の入口開口を有する、マイクロマシニング型の構成素子及びその製造法を提供することである。
この課題を解決した本発明のマイクロマシニングで製造された構成素子によれば、シリコン基板と、該シリコン基板に設けられた中空室と、シリコン基板の表面に設けられた、中空室を閉鎖するダイヤフラムとを有しており、前記ダイヤフラムが、互いに向き合う酸化シリコンのくさび状先端によって形成された開口を備えた酸化シリコン層を有しており、前記ダイヤフラムが、前記開口を閉鎖する少なくとも1つの閉鎖層を有している。
またこの課題を解決した本発明の製造法によれば、
シリコン基板を設け、
該シリコン基板の上側に酸化マスクを形成し、
該酸化マスクを用いてシリコン基板の上側を熱的に酸化させ、この際に、シリコン基板の上側に、前記酸化マスクの下側に達する酸化シリコン層を形成し、該酸化シリコン層が酸化マスクの下側で、互いに向き合う酸化シリコンのくさび状先端によって制限された、酸化されていないシリコン領域を有するようにし、
シリコン基板の酸化されていないシリコン領域を露出するために酸化マスクを取り除き、
シリコン基板に設けられた中空室をエッチングプロセスによって形成し、この場合、開口をシリコン基板へのエッチング媒体導入のための入口として用い、
前記開口及び中空室を少なくとも1つの閉鎖層によって閉鎖する、
ステップを有しているようにした。
また前記課題を解決した本発明の別の製造法によれば、
シリコン基板を設け、
該シリコン基板の上側に酸化停止層を設け、
該酸化停止層上にシリコン層を設け、
該シリコン層の上側に酸化マスクを形成し、
該酸化マスクを用いてシリコン層を熱的に酸化させ、この際に、酸化層が酸化マスクの下側に達する酸化シリコン層に変換され、該酸化シリコン層が酸化マスクの下側で酸化されていないシリコン領域を有していて、該シリコン領域が、互いに向き合う酸化シリコンのくさび状先端部によって制限されており、
開口を露出させるために、酸化マスク及び、シリコン層の酸化されていないシリコン領域を取り除き、
シリコン基板を露出させるために、前記開口の領域に酸化停止層を設け、
シリコン基板に設けられた中空室をエッチングプロセスによって形成し、この場合、前記開口をシリコン基板へのエッチング媒体のための入口として用い、
前記開口及び中空室を少なくとも1つの閉鎖層によって閉鎖する、
ステップを有しているようにした。
請求項1の特徴部を有する、若しくは請求項5及び請求項6に記載した製造法による、本発明によるマイクロマシニング型の構成素子は、最小の入口開口を簡単に製造することができるという利点を有している。
本発明の基本となる考え方は、シリコン基板にエッチングプロセス用の入口開口を次のようにして実現するという点にある。つまり、酸化マスクを用いて、酸化シリコン層に、熱的な酸化時間によって直径を調節することができる、酸化されていないシリコン領域を設けることによって実現する、という点にある。このようにして非常に簡単な形式で、サブミクロン範囲のエッチング開口を製作することができる。
本発明の対象は、例えばシリコン基板に対する良好な熱的な絶縁を必要とするすべてのセンサに用いることができる。このセンサは、例えばエアマスセンサ、サーモパイル(熱電対列)、ガスセンサその他である。
従属請求項には本発明のそれぞれの対象の有利な実施態様及び改良が記載されている。
有利な実施態様によれば、閉鎖層は酸化シリコンより成っている。閉鎖層は有利な形式で、析出された多結晶シリコンより形成されており、この多結晶シリコンは付加的に、熱的な酸化によって酸化シリコンに変化する。
有利な実施態様によれば、酸化シリコン層の下側に酸化停止層が設けられており、この酸化停止層は開口の領域に設けられている。
別の有利な実施態様によれば、酸化停止層は窒化シリコン及び/又は炭化シリコンを含有している。
図面では同一の構成素子又は機能的に同じ構成素子が同じ符号で示されている。
図1a〜図1dには、本発明の第1実施例によるマイクロマシニングの構成素子、つまりマイクロマシニング技術を用いて製作される構成素子の概略的な横断面図が示されている。
図1aには符号1でシリコン基板が示されている。シリコン基板1上に、薄い熱的な酸化シリコン層(図示せず)を付加的に被着することができる。図1aには符号3で酸化マスクが示されており、この酸化マスクは、LPCVD窒化シリコン層を析出及びパターン形成(構造化)することによって製作される。
図1bによれば、酸化マスク3の形成後に酸化マスク3を使用してシリコン基板の上側が熱的に酸化される。この場合、シリコン基板の上側に、酸化マスク3の下側に達する酸化シリコン層5が形成される。この酸化シリコン層5は、酸化マスク3の下側において酸化されていないシリコン領域7を有しており、このシリコン領域7は、互いに向き合う酸化シリコンのくさび状先端5a,5bによって制限されている。このプロセス段階において、酸化マスク3はその縁部が、酸化シリコンのくさび状先端5a,5bの形状に相応して上方に湾曲する。このような酸化シリコンのくさび状先端5a,5bは、「バードビーク:bird's beak」とも称呼されている。酸化時間に関しては、酸化シリコンのくさび状先端5a,5bが酸化マスク3の下側でどの程度成長できるか、及びそれに応じて酸化しないシリコン領域7のどの程度の大きさを有しているかに応じて、調節することができる。
図1cには、図1bに続くプロセス段階において、例えば選択的な湿式プロセス有利な形式で熱い亜リン酸によって、窒化シリコンから酸化マスク3が取り除かれる状態が示されている。酸化マスク3を取り除いた後で、酸化時間を相応に調節することによって、サブミクロン(ミクロン以下)範囲の直径を有する、酸化されないシリコン領域7が得られる。
酸化されないシリコン領域7は、同様に図1cに示されている別のプロセス段階において、エッチング剤をシリコン基板に導入するための入口として用いられる。このエッチングによって、図1c及び図1dに示されているように、シリコン基板1に中空室8が形成される。この場合、シリコン基板1のエッチングは、有利な形式でC1Fによって行われる。
シリコン基板1のエッチング後に、酸化シリコン層5の開口7′は、例えばPECVD酸化シリコン層を析出することによって簡単な形式で閉じることができる。
このような形式の閉鎖層を製作するために選択的に、シリコン層を析出し次いで付加的に酸化させるようにしてもよい。この代替案によれば、さらなる高温段階において応力が変化しないダイヤフラム層構造を有している、という付加的な利点が得られる。
開口7′を形成する際に得られる酸化層の厚さは窒化シリコンより成る酸化マスク3の寸法、及び酸化マスク3の下側の酸化されていないシリコン領域7′の所望の大きさに基づいている。酸化されていないシリコン領域の大きさは、この技術においてサブミクロン範囲に調節される。
図2a〜図2gは、本発明の第2実施例によるマイクロマシニング型の構成素子の主要な製造段階の概略的な横断面図を示している。
この第2実施例に関する以下の説明においては、酸化層5の厚さは前もって決められていて、第1実施例との関連において挙げられたファクターとは無関係である。
図2aに関して、まずシリコン基板1上に、薄い熱的なシリコン酸化層(図示せず)が付加的に形成される。次いでLPCVD窒化シリコン層30がシリコン基板1の上側に析出され、このLPCVD窒化シリコン層30は後で酸化停止層として働く。次いで図2bに示されているように、この窒化シリコン層30上に多結晶シリコン層40が析出される。酸化マスク3′を形成する前に、付加的に、多結晶層40上に同様に薄い熱的な酸化シリコン層が形成される。
次いで図2cに関連して前記第1実施例と同様に、シリコン層40上に酸化マスク3′が形成される。
図2dに示されているように、次いで酸化マスク3′を用いてすべてのシリコン層40の熱的な酸化が行われる。この場合、シリコン層40は、酸化マスク3′の下側に達する酸化シリコン層5に変化する。この酸化シリコン層5は、酸化マスク3′の下側で、互いに向き合う、酸化シリコンのくさび状先端5a,5bによって制限されている、酸化されないシリコン領域7を有している。酸化停止層として働く窒化シリコン層30は、シリコン基板1から多結晶シリコン層40を分離し、酸化時間が長くになるにつれて酸化シリコン層5の厚さが次第に大きくなるのを阻止する。窒化シリコン層30上に得られる酸化シリコン層5は、多結晶シリコン層40の厚さにのみ基づいている。
図2dに示したプロセス状態において、酸化されないシリコン領域7は、酸化マスク3′の下側のシリコン層40を成している。
開口7′を露出させるために、図2cによれば、酸化マスク3′と、シリコン層40の酸化されていないシリコン領域7と、窒化シリコンより成る酸化停止層30とが、相次いで取り除かれて、シリコン基板の上側に達するようになっている。
次いで第1実施例と同様に、エッチングプロセスによってシリコン基板1に中空室8が形成され、この場合、図2f及び図2gに示されているように、開口7がシリコン基板1にエッチング媒体を導入するための入口として用いられる。
次いで、図2gに示されているように、開口7′及びひいては中空室8を閉鎖するためにPECVD酸化層9の析出が行われる。
第2実施例においては、開口7′によって、互いに向き合う左右対称の酸化シリコンのくさび状先端5a,5bの尖端部によって最小横断面が規定されているエッチング入口が得られる。前述のように、窒化シリコン層5の得られた最大厚さは、多結晶シリコン層40の厚さだけに基づいており、熱的な酸化の時間ファクターには基づいていない。さらに、酸化停止層としてしようされる窒化シリコン層30は、最終状態におけるダイヤフラムの応力調節のために有利に用いることができる。
本発明は有利な実施例を用いて説明されているが、この実施例だけに限定されるものではなく、多様な形式の変化実施例が可能である。
上記実施例において、PECVD酸化シリコン層若しくは酸化された多結晶シリコン層が閉鎖層として使用されているが、このためにその他の材料を使用することができるのは自明である。勿論、それぞれの使用時において最大可能な応力が考慮される。
本発明の第1実施例による、マイクロマシニングで製造される構成素子の主な製造段階の概略的な横断面図である。 本発明の第1実施例による、マイクロマシニングで製造される構成素子の主な製造段階の概略的な横断面図である。 本発明の第1実施例による、マイクロマシニングで製造される構成素子の主な製造段階の概略的な横断面図である。 本発明の第1実施例による、マイクロマシニングで製造される構成素子の主な製造段階の概略的な横断面図である。 本発明の第2実施例によるマイクロマシニングで製造される構成素子の主な製造段階の概略的な横断面図である。 本発明の第2実施例によるマイクロマシニングで製造される構成素子の主な製造段階の概略的な横断面図である。 本発明の第2実施例によるマイクロマシニングで製造される構成素子の主な製造段階の概略的な横断面図である。 本発明の第2実施例によるマイクロマシニングで製造される構成素子の主な製造段階の概略的な横断面図である。 本発明の第2実施例によるマイクロマシニングで製造される構成素子の主な製造段階の概略的な横断面図である。 本発明の第2実施例によるマイクロマシニングで製造される構成素子の主な製造段階の概略的な横断面図である。 本発明の第2実施例によるマイクロマシニングで製造される構成素子の主な製造段階の概略的な横断面図である。
符号の説明
1 シリコン半導体基板、 3 窒化シリコン層、 5 酸化シリコン層、 5a,5b 酸化シリコンのくさび状先端、 7 酸化されていないシリコン領域、 7′ 開口、 8 中空室、 9 閉鎖層、 30 酸化停止層、 40 多結晶シリコン層

Claims (11)

  1. マイクロマシニング型の構成素子において、
    シリコン基板(1)と、該シリコン基板(1)に設けられた中空室(8)と、シリコン基板(1)の表面に設けられた、中空室(8)を閉鎖するダイヤフラムとを有しており、前記ダイヤフラムが、互いに向き合う酸化シリコンのくさび状先端(5a,5b)によって形成された開口(7′)を備えた酸化シリコン層(5)を有しており、前記ダイヤフラム(M)が、前記開口(7′)を閉鎖する少なくとも1つの閉鎖層(9)を有していることを特徴とする、マイクロマシニング型の構成素子。
  2. 閉鎖層(9)が酸化シリコンより成っている、請求項1記載のマイクロマシニング型の構成素子。
  3. 酸化シリコン層(5)の下側に酸化停止層(30)が設けられており、この酸化停止層(30)が開口(7′)の領域内に設けられている、請求項1又は2記載のマイクロマシニング型の構成素子。
  4. 酸化停止層(30)が窒化シリコン及び/又は炭化ケイ素を含有している、請求項3記載のマイクロマシニング型の構成素子。
  5. マイクロマシニング型の構成素子の製造法において、次のステップつまり、
    シリコン基板(1)を設け、
    該シリコン基板(1)の上側に酸化マスク(3)を形成し、
    該酸化マスク(3)を用いてシリコン基板(1)の上側を熱的に酸化させ、この際に、シリコン基板(1)の上側に、前記酸化マスク(3)の下側に達する酸化シリコン層(5)を形成し、該酸化シリコン層(5)が酸化マスク(3)の下側で、互いに向き合う酸化シリコンのくさび状先端(5a,5b)によって制限された、酸化されていないシリコン領域(7)を有するようにし、
    シリコン基板(7)の酸化されていないシリコン領域(7)を露出するために酸化マスク(3)を取り除き、
    シリコン基板(1)に設けられた中空室(8)をエッチングプロセスによって形成し、この場合、開口(7′)をシリコン基板(1)へのエッチング媒体導入のための入口として用い、
    前記開口(7′)及び中空室(8)を少なくとも1つの閉鎖層(9)によって閉鎖する、
    ステップを有していることを特徴とする、マイクロマシニング型の構成素子の製造法。
  6. マイクロマシニング型の構成素子のための製造法において、次のステップつまり、
    シリコン基板(1)を設け、
    該シリコン基板(1)の上側に酸化停止層(30)を設け、
    該酸化停止層(30)上にシリコン層(40)を設け、
    該シリコン層(40)の上側に酸化マスク(3′)を形成し、
    該酸化マスク(3′)を用いてシリコン層(40)を熱的に酸化させ、この際に、酸化層(40)が酸化マスク(3′)の下側に達する酸化シリコン層(5)に変換され、該酸化シリコン層(5)が酸化マスク(3′)の下側で酸化されていないシリコン領域(7)を有していて、該シリコン領域(7)が、互いに向き合う酸化シリコンのくさび状先端部(5a,5b)によって制限されており、
    開口(7′)を露出させるために、酸化マスク(3′)及び、シリコン層(40)の酸化されていないシリコン領域を取り除き、
    シリコン基板(1)を露出させるために、前記開口(7′)の領域に酸化停止層(30)を設け、
    シリコン基板(1)に設けられた中空室(8)をエッチングプロセスによって形成し、この場合、前記開口(7′)をシリコン基板(1)へのエッチング媒体導入のための入口として用い、
    前記開口(7′)及び中空室(8)を少なくとも1つの閉鎖層(9)によって閉鎖する、
    ステップを有していることを特徴とする、マイクロマシニング型の構成素子の製造法。
  7. 閉鎖層(9)として酸化シリコン層を析出させる、請求項5又は6記載の製造法。
  8. 閉鎖層(9)としてシリコン層を析出させる、請求項5又は6記載の製造法。
  9. 閉鎖層(9)として析出されたシリコン層を、全部又は少なくとも部分的に酸化させる、請求項5又は6記載の製造法。
  10. 酸化マスク(3)を形成する前に、シリコン基板(1)の上側に熱的な酸化シリコン層を形成する、請求項5又は6記載の製造法。
  11. 酸化マスク(3′)を形成する前に、シリコン層(40)の上側に熱的な酸化シリコン層を形成する、請求項6記載の製造法。
JP2005267223A 2004-09-14 2005-09-14 マイクロマシニング型の構成素子及びその製造法 Ceased JP2006084469A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004044222A DE102004044222A1 (de) 2004-09-14 2004-09-14 Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren

Publications (1)

Publication Number Publication Date
JP2006084469A true JP2006084469A (ja) 2006-03-30

Family

ID=35853588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005267223A Ceased JP2006084469A (ja) 2004-09-14 2005-09-14 マイクロマシニング型の構成素子及びその製造法

Country Status (4)

Country Link
US (1) US7435691B2 (ja)
JP (1) JP2006084469A (ja)
DE (1) DE102004044222A1 (ja)
IT (1) ITMI20051681A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749619B1 (ko) 2006-08-24 2007-08-14 동부일렉트로닉스 주식회사 반도체 장치 형성 방법
JP2009200474A (ja) * 2008-01-04 2009-09-03 Honeywell Internatl Inc 単一soiウェハ加速度計の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718141B1 (ko) * 2005-12-01 2007-05-14 삼성전자주식회사 임베드된 정렬 마크를 이용한 양면 식각 방법
DE102008002332B4 (de) * 2008-06-10 2017-02-09 Robert Bosch Gmbh Verfahren zur Herstellung einer mikromechanischen Membranstruktur mit Zugang von der Substratrückseite
NL2003514C2 (en) * 2009-09-18 2011-03-21 Otb Solar Bv Thin film deposition apparatus and method for the same.
DE102017218635B4 (de) * 2017-10-18 2021-03-18 Infineon Technologies Ag Verfahren zum Verschließen einer Zugangsöffnung zu einer Kavität und MEMS-Bauelement mit einem Verschlusselement
DE102020200333A1 (de) * 2020-01-14 2021-07-15 Robert Bosch Gesellschaft mit beschränkter Haftung Mikromechanisches Bauteil für eine Sensor- oder Mikrofonvorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04299871A (ja) * 1991-03-28 1992-10-23 Nippondenso Co Ltd 半導体圧力センサおよびその製造方法
JPH05326687A (ja) * 1992-05-25 1993-12-10 Fujitsu Ltd Soi構造半導体装置
JPH08274325A (ja) * 1995-04-03 1996-10-18 Fujitsu Ltd 半導体装置の製造方法
JPH09506470A (ja) * 1993-12-10 1997-06-24 フアーマシア・バイオテツク・アー・ベー キャビティ構造の製造方法
JPH11135806A (ja) * 1997-10-28 1999-05-21 Denso Corp 半導体圧力センサおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175123A (en) * 1990-11-13 1992-12-29 Motorola, Inc. High-pressure polysilicon encapsulated localized oxidation of silicon
FR2672731A1 (fr) * 1991-02-07 1992-08-14 France Telecom Procede d'oxydation localisee enterree d'un substrat de silicium et circuit integre correspondant.
KR950002188B1 (ko) * 1992-02-12 1995-03-14 삼성전자주식회사 반도체 장치의 소자분리 방법
KR960005553B1 (ko) * 1993-03-31 1996-04-26 현대전자산업주식회사 필드산화막 형성 방법
US5393692A (en) * 1993-07-28 1995-02-28 Taiwan Semiconductor Manufacturing Company Recessed side-wall poly plugged local oxidation
US5994203A (en) * 1996-02-28 1999-11-30 Micron Technology, Inc. Process for stress reduction in silicon during field isolation
US5789305A (en) * 1997-01-27 1998-08-04 Chartered Semiconductor Manufacturing Ltd. Locos with bird's beak suppression by a nitrogen implantation
US6245643B1 (en) * 1999-04-30 2001-06-12 Mosel Vitelic, Inc. Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04299871A (ja) * 1991-03-28 1992-10-23 Nippondenso Co Ltd 半導体圧力センサおよびその製造方法
JPH05326687A (ja) * 1992-05-25 1993-12-10 Fujitsu Ltd Soi構造半導体装置
JPH09506470A (ja) * 1993-12-10 1997-06-24 フアーマシア・バイオテツク・アー・ベー キャビティ構造の製造方法
JPH08274325A (ja) * 1995-04-03 1996-10-18 Fujitsu Ltd 半導体装置の製造方法
JPH11135806A (ja) * 1997-10-28 1999-05-21 Denso Corp 半導体圧力センサおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749619B1 (ko) 2006-08-24 2007-08-14 동부일렉트로닉스 주식회사 반도체 장치 형성 방법
JP2009200474A (ja) * 2008-01-04 2009-09-03 Honeywell Internatl Inc 単一soiウェハ加速度計の製造方法

Also Published As

Publication number Publication date
US20060057755A1 (en) 2006-03-16
ITMI20051681A1 (it) 2006-03-15
DE102004044222A1 (de) 2006-03-16
US7435691B2 (en) 2008-10-14

Similar Documents

Publication Publication Date Title
US7745248B2 (en) Fabrication of capacitive micromachined ultrasonic transducers by local oxidation
US6547973B2 (en) Fabrication of suspended structures using a sacrificial layer
JP5222399B2 (ja) 基板背面からアクセスされる、マイクロメカニカル技術によるメンブラン構造体の製造方法
US8165324B2 (en) Micromechanical component and method for its production
US7368313B2 (en) Method of making a differential pressure sensor
US7456041B2 (en) Manufacturing method of a MEMS structure, a cantilever-type MEMS structure, and a sealed fluidic channel
US6395574B2 (en) Micromechanical component and appropriate manufacturing method
US7514285B2 (en) Isolation scheme for reducing film stress in a MEMS device
CN101559916A (zh) 一种掩蔽微结构的制备方法
US20060276040A1 (en) Ion implanted microscale and nanoscale device method
JP2004521354A (ja) マイクロメカニカルマスフローセンサおよびその製造方法
JP2006084469A (ja) マイクロマシニング型の構成素子及びその製造法
JP2004524983A (ja) 半導体部品の製造方法および前記方法により製造される半導体部品
JP2005246602A (ja) ダイヤフラムを備えたマイクロマシニング型の構成エレメントおよびこのような構成エレメントを製作するための方法
US5966617A (en) Multiple local oxidation for surface micromachining
JP4327456B2 (ja) マイクロメカニックス構成素子及びその製造方法
Berenschot et al. Advanced sacrificial poly-Si technology for fluidic systems
JP4368971B2 (ja) センサ膜基板の製造方法
JP2011236121A (ja) 実質的に垂直な側面を有するAlN層を得る方法
US20090115017A1 (en) Selective formation of trenches in wafers
KR101056547B1 (ko) 마이크로 기계식 센서
JPS6021541A (ja) 半導体装置の製造方法
JP2007294889A (ja) メンブレン構造素子及びその製造方法
JP2005279928A (ja) 穿孔されたダイアフラムを閉鎖する方法
JPH09205216A (ja) 微細加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110922

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120921

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130125