JP2005504644A - Ｓｏｉ基板にキャビティ構造を形成する方法およびｓｏｉ基板に形成されたキャビティ構造 - Google Patents
Ｓｏｉ基板にキャビティ構造を形成する方法およびｓｏｉ基板に形成されたキャビティ構造 Download PDFInfo
- Publication number
- JP2005504644A JP2005504644A JP2003533331A JP2003533331A JP2005504644A JP 2005504644 A JP2005504644 A JP 2005504644A JP 2003533331 A JP2003533331 A JP 2003533331A JP 2003533331 A JP2003533331 A JP 2003533331A JP 2005504644 A JP2005504644 A JP 2005504644A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cavity
- window
- silicon
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000000758 substrate Substances 0.000 title description 27
- 238000005530 etching Methods 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 238000001465 metallisation Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 238000005459 micromachining Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00047—Cavities
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00388—Etch mask forming
- B81C1/00412—Mask characterised by its behaviour during the etching process, e.g. soluble masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0111—Bulk micromachining
- B81C2201/0115—Porous silicon
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0145—Hermetically sealing an opening in the lid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Analytical Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Pressure Sensors (AREA)
- Micromachines (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
本発明は、第１のシリコン層（１）と、第１のシリコン層（１）と実質的に平行である第２の単結晶シリコン層、またはいわゆる構造層（３）と、第１の層（１）と第２の層（３）との間に配置された絶縁層（２）とを備える、予め製造されたシリコン・ウエハにキャビティを形成する方法を開示している。本発明の方法によれば、少なくとも導電層（１、３）の中に前記層の厚みを介して延在する窓（４）が作成され、作成された窓（４）を介して前記層まで通過するエッチング液を用いて、絶縁層（２）の中にキャビティがエッチングされる。本発明によれば、窓（４）の作成工程の後で、エッチング工程の前に、エッチング液が薄い多孔性の層（５）を介してエッチングされるキャビティ（６）に届くように、処理される面に薄い多孔性の層（５）が形成され、キャビティ（６）が予めエッチングされた後に、多孔性の層の材料をガスに対して不浸透性にするために少なくとも１つの補助層（７）が堆積される。
Description
【技術分野】
【０００１】
本発明はＳＯＩ基板にキャビティ構造を形成するための請求項１の上位概念による方法に関する。
本発明はまた、ＳＯＩ基板に形成されたキャビティ構造に関する。
【背景技術】
【０００２】
近年、いわゆるＳＯＩ（シリコン・オン・インシュレータ）微細機械加工法が、従来の表面およびバルクの微細機械加工法に匹敵するものとなった。この技術は最新のシリコン・ドライ・エッチング技術、および表面微細機械加工から知られている犠牲となる酸化層の利用と組み合わされたウエハ・ボンディングに基づくものである。
【０００３】
その最も単純な形態において、ＳＯＩ構成要素は、犠牲層をエッチバックするために、ＳＯＩ基板の構造層の上にエッチングに利用される窓をパターニングすることによって形成される。その後、高濃度のフッ酸（ＨＦ）を用いて犠牲酸化膜がエッチングされる。このタイプのＳＯＩ微細マイクロ工学において最も大きな問題の１つは、導体パターンの作成において発生する。ＨＦエッチングの前に導体パターンを作成するには、メタライゼーションがＨＦによって加えられるエッチングの攻撃に耐える必要があり、他方ではＨＦエッチング工程の後のメタライゼーションの作成は、構成要素の形状が高くなっているためにパターニング上の問題を生むことが多い。さらなる問題が滑らかな表面に関する多くの密着性の複雑さから生じる。
【０００４】
ＳＯＩの微細機械加工装置の製造上の問題に対する従来の解決策は、参考文献［１］に記載の予備処理された基板ウエハの使用によって提供されている。ここでは、キャビティのパターニングはＳＯＩ基板ウエハの作成（ボンディング、薄膜化および研磨による）前に行われる。予めパターニングすることはＳＯＩ基板のボンディングを複雑にし、さらには、例えば、薄膜化工程中にボンディング後に基板ウエハが割れる可能性がある。いずれの場合でも、ボンディング工程は後から適用される様々なキャビティの形状の範囲を制限する。さらには、参考文献［２］に記載されるように、薄膜化工程中にシリコンを曲げることで、キャビティ上に残存している構造層の厚みが不均一になってしまう。ボンディング後に実行される高温の処理工程の間に基板材料がキャビティ内にガスを放出することがあるために、気密封止されたキャビティの内圧を正確に制御することができない。
【０００５】
さらに予め作成されたＳＯＩ基板ウエハをさらに処理するには、２つの側面のある配置構造または処理される表面への複雑な配置パターンの作成が必要となる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、上記の従来技術の問題を解決することのできる新規なタイプの方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の目的はエッチングに利用される窓を作成した後、およびＨＦ（フッ酸）を用いてエッチングする前に、処理される表面上に多孔性の多結晶シリコン薄層を形成することによって達成され、そこを介してそこを介してエッチングが実行される。エッチングに続き、多孔性の多結晶シリコン層上にキャビティを気密封止する第２の多結晶シリコン層が形成される。多結晶シリコンの代わりに、十分に共形（ｃｏｎｆｏｒｍａｌ）に堆積できる他の気密封止材料を使用してもよい。
【０００８】
さらに特定的には、本発明によるキャビティ構造は、請求項１の特徴部分に記載したことによって特徴付けられる。
【０００９】
さらには、本発明によるキャビティ構造は、請求項４の特徴部分に記載したことによって特徴付けられる。
本発明は大きな利点を提供する。
【００１０】
本発明は単純なＳＯＩ工程を妨げる複数の問題を避けることをを可能にする。基本的には、気密封止されたキャビティが、構成要素のメタライゼーションの前にＳＯＩ基板上に形成され、キャビティ形成工程完了後のウエハ表面は平らになっているため、広範囲のさらなる加工が容易になる。
【００１１】
本発明による方法は、ほぼすべての種類のＳＯＩ微細機械加工の構成要素を作成する場合に用いることができる。本発明によって、犠牲層のエッチング後の処理工程は実質的に容易になり、これによって工程歩留まりも増大する。キャビティが完成すると、従来技術の方法によって処理されるＳＯＩ基板ウエハの高くなった形状の表面よりも、多くの加工装置および方法によってさらに加工するのに適した平らな表面が残る。
【００１２】
ある場合には、本発明による方法は、ＳＯＩ基板ウエハのための呼び処理［１］に完全に取って代わり、これによって本発明は、キャビティが予備処理されたウエハのボンディングおよび薄膜化の際に生じる問題を克服することができる。これは新規な方法で処理されたキャビティが、ボンディングの前にキャビティが予め形成された基板ウエハの薄膜化の場合と同じ方法で、ＳＯＩ基板上の構造層の厚みに影響を及ぼさないからである。
【００１３】
次に、キャビティは知られている集積回路技術と適合する方法を用いて形成かつ気密封止される。したがって、キャビティの気密封止後には平らな表面が残っているので、同じウエハに能動回路を組み込むことが容易になる［４］。
【００１４】
本発明はまた、従来メタライゼーション後に犠牲層に実施されたウェットエッチングに完全に取って代わるものであるため、ＨＦを用いたエッチングの際に非常に長時間のエッチングが可能となる。さらに、メタライゼーションはＨＦ耐性金属膜を単独で使用することには限定されない。また導電パターンのメタライゼーションを平らな面に適用してよい。
【００１５】
キャビティが気密封止構造になっているため、液体が完成したキャビティに達するリスクが全くない状態で、さらなる加工を行うことができ、これにより内部構造の静止摩擦問題は低減される。必要に応じて、貼り付き（ｓｔｉｃｋ−ｏｎ）によるリスクは、反スティクション（ａｎｔｉ−ｓｔｉｃｔｉｏｎ）な隆起を持った構造を補助することによって抑えることができる。
【００１６】
この方法は放出される微細機械加工的構造（ｍｉｃｒｏｍｅｃｈａｎｉｃａｌ ｓｔｒｕｃｔｕｒｅ）（例えば、側方に移動する静電アクチュエータ）を製造することを可能にし、その最終の放出はドライエッチングを用いて実行される。この構造は、処理中に支持構造として使用される補助的なアンカー領域が活性構造の外に位置することができるように設計されてよい。
【００１７】
例えば、圧力トランスデューサおよび超音波トランスデューサのほか垂直に動く静電アクチュエータなど、内圧が制御された気密封止された微細機械加工構造を製造するために本発明の方法を用いることがさらに可能である
以下本発明を添付図面に示した模範的な実施形態を参照して検証する。
【発明を実施するための最良の形態】
【００１８】
次に、本発明による製造方法を図１〜４を参照して説明する。
したがって、ＳＯＩ基板は単結晶シリコン導電層１、該導電層上に形成された絶縁層２、および絶縁層２上に堆積された構造層３と呼ばれる第２の単結晶シリコン導電層から構成される。層１、２および３は互いに実質的に平行である。層１は基板として機能しており、層３の厚みに関して実質的に厚く製造されている。典型的には、絶縁層２は二酸化ケイ素である。図１および３に示すように、エッチングに利用される従来の窓４は、異方性エッチングによってＳＯＩ基板の構造層３内に作られる。その後、犠牲層をエッチングするのに用いられるフッ酸などの化学成分に対して、浸透性があり、逆に言えばエッチングされた犠牲層の除去を可能にする微細な孔を有する薄膜５が堆積される。この薄膜５は、例えば、多結晶シリコンでよい。
【００１９】
犠牲層２として機能する典型的には二酸化ケイ素である材料のエッチングは、多孔性（孔が開けられた）の薄膜５を介して行われる。この構成要素の構造のエッチングおよび乾燥の後に、典型的には内部が不完全な真空になったキャビティ６が、薄膜の小さな孔を塞ぐ気相層堆積工程の最初に形成される。この工程は一般に多結晶シリコン層７を堆積することによって気密封止７を形成する。気密封止された層５、７は、後の処理工程で気体分子および液体がキャビティ６の内部に入らないようにしている。
【００２０】
気密封止層とも呼ばれる多結晶シリコン層５および７は、プラズマエッチング法を用いて処理層と呼ばれる水平面から除去することができ、これによってエッチング工程は、例えば二酸化ケイ素層に達することにより、または所定のエッチング時間が終了した後にエッチング工程を停止することによって完了することができる。気密封止層はまた、酸化または研磨ラッピングなど他の方法によって除去されてよい。ある場合には、気密封止層を除去する必要がない。
【００２１】
図３および４に示すように、薄い多孔性のシリコン層５を堆積する前に、層２の酸化物が窓でより薄くエッチングされると、反スティクション隆起９が処理中に形成され、これによって凹部８が酸化膜２内に開かれる。この構造の放出の間およびその構成要素を使用しているとき、キャビティ６の平行で水平な壁を形成する研磨された単結晶シリコン表面の粘着性（ｓｔｉｃｋ−ｏｎ ｔｅｎｄｅｎｃｙ）を弱める。典型的なセンサに適用する場合、これらの表面は容量センサの測定電極を形成し、これによって相互のスティクションがセンサを動作不能にするかもしれない。
【００２２】
図１〜４に示した窓は、１つの孔、孔のマトリックス、無作為なパターンの孔の集まり、狭い隙間または隙間のアレイであってよく、これによってこれらの共通の特徴は図示したタイプの断面となる。典型的には、窓４の直径は０．５〜２マイクロメートルである。単結晶シリコン層において、窓の大きさの下限は多結晶層５中の孔の密度によって設定され、上限は窓を再度埋めるのに用いられる多結晶シリコン層７の厚みによって設定される。
【００２３】
エッチングに利用される窓４の大きさ、数および位置は、これらパラメータが実質的にＳＯＩ基板ウエハの構造層材料のほぼ理想的な機械的品質に影響を及ぼさないように設計してよい。エッチバック（ｕｎｐｌｕｇ）することになっている構成要素の構造では、そこに実施されたすべてのプラグ（または所望のプラグの数）は、構成要素の活性領域の外部に位置することができるか、最後のシリコンのディープエッチング工程で完全に除去してしまうこともできる。
【００２４】
窓４を埋めるのに用いられる薄膜７は、典型的には多結晶シリコンから製造されるが、択一的には複数の異なる薄膜層によって形成されてよい。
本発明に従って製造されるキャビティ６の内圧は、窓４のリプラグ工程の間の処理圧力および処理温度によって決定される。気密封止構造が厚いために、キャビティの内圧は薄膜構造のみで形成したキャビティの内圧よりもより安定していると推察される［３］。キャビティの気密封止はまた、環境大気圧で操作される堆積工程において熟慮されてよい。
【００２５】
図５ａ〜５ｈに示すように、本発明による工程は、例えば以下の工程の連続を実行することによって実施されてよい。
【００２６】
図５ａ：ＳＯＩ基板ウエハの構造層３のパターニング工程（エッチングに利用される窓が示されている）。
図５ｂ：多孔性多結晶シリコン層５の堆積工程。
図５ｃ：犠牲層２のエッチング工程（例えば、フッ酸を使用する）。
【００２７】
図５ｄ：エッチングに利用される窓４を多結晶シリコン７を用いて埋める工程。
図５ｅ：単結晶層１の処理表面を平面にするための多結晶シリコン７のエッチバック工程。
【００２８】
図５ｆ：メタライゼーション１０の堆積工程およびそのパターニング工程。
図５ｇ：ＳＯＩ基板ウエハの構造層３をパターニングする工程。これによって活性領域が描かれ、その構造はフォトレジスト１１を用いて定められる。
【００２９】
図５ｈ：例えば、カンチレバー・ビーム要素を放出するためのエッチングに利用される窓１２を作り、フォトレジスト１１を除去するために、ＳＯＩ基板ウエハの構造層３をエッチングする工程を示す図である（放出されたカンチレバー・ビームが左側に示され、気密封止されたキャビティが右側に示されている）。
【００３０】
本発明を実施する場合、図に示した方向は関係なく、ＳＯＩ基板ウエハを所望の方向に向けた状態で工程を実行可能にする。この特許出願に関し、模範的実施形態では層３の上面である処理される表面は処理面と呼ばれる。
【００３１】
図６は本発明に従って実施される構造の詳細を拡大して示している。基板材料がそこを介して放出されるエッチングに利用される窓１２を介して、例えば加速センサにおいて活性要素として機能することのできるビーム部材１５が放出される。導電層１の上面と協働して、導電ビーム１５の底面は例えば加速を感知するために静電容量を測定することができる電極対を形成する。隆起構造９は可動センサ要素が強い加速下で、または電気信号によって過熱された場合の各々で、層１の表面にスティクトしないようにしている。コンタクトのメタライゼーション１０は、センサ要素の上面に堆積される。
【００３２】
図７は前置増幅器などの電子機器１３が組み込まれたセンサの表側を示しており、このセンサは電気的に絶縁された状態または導電的方法１６で封入構造１４に設置されている。基本的には、この膜構造の材料はこの処理と適合する材料のグループから自由に選択することができる。しかし、膜７から要求される唯一の特徴は、気密封止として機能できることである。
【００３３】
シリコンの導電性がほとんどの絶縁タイプから高い導電性のあるタイプまで（典型的には、微細機械加工センサでは高導電型であるが、放射センサおよび一体化構造内の間のある場所では、極端な低導電型である）変化できる限り、前述の層３をシリコン層として示すことが適している。
【００３４】
ＳＯＩ基板ウエハでは、前述のシリコン層は一般に単結晶シリコンから製造される。しかし、本発明は多結晶シリコン・ウエハまたは同様の層に適用してよい。したがって、本発明の範囲から逸脱せずに、層１は単結晶シリコンまたは多結晶シリコンのいずれかで製造されてよい。
【図面の簡単な説明】
【００３５】
【図１】本発明による方法の第１の実施形態の処理工程の縦方向側断面図である。
【図２】図１に示した方法の後の処理工程の同様の図である。
【図３】本発明による方法の第２の実施形態の処理工程の縦方向側断面図であり、処理工程が変化している状態が示されており、後で反スティクション隆起を形成するのに利用される浅い穴がエッチングされた犠牲酸化膜を有している。
【図４】図３に示した方法の後の処理工程の同様の図である。
【図５ａ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。図５ａの構造の代替実施形態が図１および３で拡大して示されるように図１〜４の処理工程がより詳細に示され。図５ｅの代替実施形態の各々は図２および４で拡大して示されている。
【図５ｂ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。
【図５ｃ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。
【図５ｄ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。
【図５ｅ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。図５ｅの代替実施形態の各々は図２および４で拡大して示されている。
【図５ｆ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。
【図５ｇ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。
【図５ｈ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。
【図６】本発明により製造されたセンサ構造の縦方向側断面図である。
【図７】本発明により製造されたセンサ構造の縦方向側断面図であり、統合された電子機器が封止基板構造中に埋め込まれている。
【０００１】
本発明はＳＯＩ基板にキャビティ構造を形成するための請求項１の上位概念による方法に関する。
本発明はまた、ＳＯＩ基板に形成されたキャビティ構造に関する。
【背景技術】
【０００２】
近年、いわゆるＳＯＩ（シリコン・オン・インシュレータ）微細機械加工法が、従来の表面およびバルクの微細機械加工法に匹敵するものとなった。この技術は最新のシリコン・ドライ・エッチング技術、および表面微細機械加工から知られている犠牲となる酸化層の利用と組み合わされたウエハ・ボンディングに基づくものである。
【０００３】
その最も単純な形態において、ＳＯＩ構成要素は、犠牲層をエッチバックするために、ＳＯＩ基板の構造層の上にエッチングに利用される窓をパターニングすることによって形成される。その後、高濃度のフッ酸（ＨＦ）を用いて犠牲酸化膜がエッチングされる。このタイプのＳＯＩ微細マイクロ工学において最も大きな問題の１つは、導体パターンの作成において発生する。ＨＦエッチングの前に導体パターンを作成するには、メタライゼーションがＨＦによって加えられるエッチングの攻撃に耐える必要があり、他方ではＨＦエッチング工程の後のメタライゼーションの作成は、構成要素の形状が高くなっているためにパターニング上の問題を生むことが多い。さらなる問題が滑らかな表面に関する多くの密着性の複雑さから生じる。
【０００４】
ＳＯＩの微細機械加工装置の製造上の問題に対する従来の解決策は、参考文献［１］に記載の予備処理された基板ウエハの使用によって提供されている。ここでは、キャビティのパターニングはＳＯＩ基板ウエハの作成（ボンディング、薄膜化および研磨による）前に行われる。予めパターニングすることはＳＯＩ基板のボンディングを複雑にし、さらには、例えば、薄膜化工程中にボンディング後に基板ウエハが割れる可能性がある。いずれの場合でも、ボンディング工程は後から適用される様々なキャビティの形状の範囲を制限する。さらには、参考文献［２］に記載されるように、薄膜化工程中にシリコンを曲げることで、キャビティ上に残存している構造層の厚みが不均一になってしまう。ボンディング後に実行される高温の処理工程の間に基板材料がキャビティ内にガスを放出することがあるために、気密封止されたキャビティの内圧を正確に制御することができない。
【０００５】
さらに予め作成されたＳＯＩ基板ウエハをさらに処理するには、２つの側面のある配置構造または処理される表面への複雑な配置パターンの作成が必要となる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、上記の従来技術の問題を解決することのできる新規なタイプの方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の目的はエッチングに利用される窓を作成した後、およびＨＦ（フッ酸）を用いてエッチングする前に、処理される表面上に多孔性の多結晶シリコン薄層を形成することによって達成され、そこを介してそこを介してエッチングが実行される。エッチングに続き、多孔性の多結晶シリコン層上にキャビティを気密封止する第２の多結晶シリコン層が形成される。多結晶シリコンの代わりに、十分に共形（ｃｏｎｆｏｒｍａｌ）に堆積できる他の気密封止材料を使用してもよい。
【０００８】
さらに特定的には、本発明によるキャビティ構造は、請求項１の特徴部分に記載したことによって特徴付けられる。
【０００９】
さらには、本発明によるキャビティ構造は、請求項４の特徴部分に記載したことによって特徴付けられる。
本発明は大きな利点を提供する。
【００１０】
本発明は単純なＳＯＩ工程を妨げる複数の問題を避けることをを可能にする。基本的には、気密封止されたキャビティが、構成要素のメタライゼーションの前にＳＯＩ基板上に形成され、キャビティ形成工程完了後のウエハ表面は平らになっているため、広範囲のさらなる加工が容易になる。
【００１１】
本発明による方法は、ほぼすべての種類のＳＯＩ微細機械加工の構成要素を作成する場合に用いることができる。本発明によって、犠牲層のエッチング後の処理工程は実質的に容易になり、これによって工程歩留まりも増大する。キャビティが完成すると、従来技術の方法によって処理されるＳＯＩ基板ウエハの高くなった形状の表面よりも、多くの加工装置および方法によってさらに加工するのに適した平らな表面が残る。
【００１２】
ある場合には、本発明による方法は、ＳＯＩ基板ウエハのための呼び処理［１］に完全に取って代わり、これによって本発明は、キャビティが予備処理されたウエハのボンディングおよび薄膜化の際に生じる問題を克服することができる。これは新規な方法で処理されたキャビティが、ボンディングの前にキャビティが予め形成された基板ウエハの薄膜化の場合と同じ方法で、ＳＯＩ基板上の構造層の厚みに影響を及ぼさないからである。
【００１３】
次に、キャビティは知られている集積回路技術と適合する方法を用いて形成かつ気密封止される。したがって、キャビティの気密封止後には平らな表面が残っているので、同じウエハに能動回路を組み込むことが容易になる［４］。
【００１４】
本発明はまた、従来メタライゼーション後に犠牲層に実施されたウェットエッチングに完全に取って代わるものであるため、ＨＦを用いたエッチングの際に非常に長時間のエッチングが可能となる。さらに、メタライゼーションはＨＦ耐性金属膜を単独で使用することには限定されない。また導電パターンのメタライゼーションを平らな面に適用してよい。
【００１５】
キャビティが気密封止構造になっているため、液体が完成したキャビティに達するリスクが全くない状態で、さらなる加工を行うことができ、これにより内部構造の静止摩擦問題は低減される。必要に応じて、貼り付き（ｓｔｉｃｋ−ｏｎ）によるリスクは、反スティクション（ａｎｔｉ−ｓｔｉｃｔｉｏｎ）な隆起を持った構造を補助することによって抑えることができる。
【００１６】
この方法は放出される微細機械加工的構造（ｍｉｃｒｏｍｅｃｈａｎｉｃａｌ ｓｔｒｕｃｔｕｒｅ）（例えば、側方に移動する静電アクチュエータ）を製造することを可能にし、その最終の放出はドライエッチングを用いて実行される。この構造は、処理中に支持構造として使用される補助的なアンカー領域が活性構造の外に位置することができるように設計されてよい。
【００１７】
例えば、圧力トランスデューサおよび超音波トランスデューサのほか垂直に動く静電アクチュエータなど、内圧が制御された気密封止された微細機械加工構造を製造するために本発明の方法を用いることがさらに可能である
以下本発明を添付図面に示した模範的な実施形態を参照して検証する。
【発明を実施するための最良の形態】
【００１８】
次に、本発明による製造方法を図１〜４を参照して説明する。
したがって、ＳＯＩ基板は単結晶シリコン導電層１、該導電層上に形成された絶縁層２、および絶縁層２上に堆積された構造層３と呼ばれる第２の単結晶シリコン導電層から構成される。層１、２および３は互いに実質的に平行である。層１は基板として機能しており、層３の厚みに関して実質的に厚く製造されている。典型的には、絶縁層２は二酸化ケイ素である。図１および３に示すように、エッチングに利用される従来の窓４は、異方性エッチングによってＳＯＩ基板の構造層３内に作られる。その後、犠牲層をエッチングするのに用いられるフッ酸などの化学成分に対して、浸透性があり、逆に言えばエッチングされた犠牲層の除去を可能にする微細な孔を有する薄膜５が堆積される。この薄膜５は、例えば、多結晶シリコンでよい。
【００１９】
犠牲層２として機能する典型的には二酸化ケイ素である材料のエッチングは、多孔性（孔が開けられた）の薄膜５を介して行われる。この構成要素の構造のエッチングおよび乾燥の後に、典型的には内部が不完全な真空になったキャビティ６が、薄膜の小さな孔を塞ぐ気相層堆積工程の最初に形成される。この工程は一般に多結晶シリコン層７を堆積することによって気密封止７を形成する。気密封止された層５、７は、後の処理工程で気体分子および液体がキャビティ６の内部に入らないようにしている。
【００２０】
気密封止層とも呼ばれる多結晶シリコン層５および７は、プラズマエッチング法を用いて処理層と呼ばれる水平面から除去することができ、これによってエッチング工程は、例えば二酸化ケイ素層に達することにより、または所定のエッチング時間が終了した後にエッチング工程を停止することによって完了することができる。気密封止層はまた、酸化または研磨ラッピングなど他の方法によって除去されてよい。ある場合には、気密封止層を除去する必要がない。
【００２１】
図３および４に示すように、薄い多孔性のシリコン層５を堆積する前に、層２の酸化物が窓でより薄くエッチングされると、反スティクション隆起９が処理中に形成され、これによって凹部８が酸化膜２内に開かれる。この構造の放出の間およびその構成要素を使用しているとき、キャビティ６の平行で水平な壁を形成する研磨された単結晶シリコン表面の粘着性（ｓｔｉｃｋ−ｏｎ ｔｅｎｄｅｎｃｙ）を弱める。典型的なセンサに適用する場合、これらの表面は容量センサの測定電極を形成し、これによって相互のスティクションがセンサを動作不能にするかもしれない。
【００２２】
図１〜４に示した窓は、１つの孔、孔のマトリックス、無作為なパターンの孔の集まり、狭い隙間または隙間のアレイであってよく、これによってこれらの共通の特徴は図示したタイプの断面となる。典型的には、窓４の直径は０．５〜２マイクロメートルである。単結晶シリコン層において、窓の大きさの下限は多結晶層５中の孔の密度によって設定され、上限は窓を再度埋めるのに用いられる多結晶シリコン層７の厚みによって設定される。
【００２３】
エッチングに利用される窓４の大きさ、数および位置は、これらパラメータが実質的にＳＯＩ基板ウエハの構造層材料のほぼ理想的な機械的品質に影響を及ぼさないように設計してよい。エッチバック（ｕｎｐｌｕｇ）することになっている構成要素の構造では、そこに実施されたすべてのプラグ（または所望のプラグの数）は、構成要素の活性領域の外部に位置することができるか、最後のシリコンのディープエッチング工程で完全に除去してしまうこともできる。
【００２４】
窓４を埋めるのに用いられる薄膜７は、典型的には多結晶シリコンから製造されるが、択一的には複数の異なる薄膜層によって形成されてよい。
本発明に従って製造されるキャビティ６の内圧は、窓４のリプラグ工程の間の処理圧力および処理温度によって決定される。気密封止構造が厚いために、キャビティの内圧は薄膜構造のみで形成したキャビティの内圧よりもより安定していると推察される［３］。キャビティの気密封止はまた、環境大気圧で操作される堆積工程において熟慮されてよい。
【００２５】
図５ａ〜５ｈに示すように、本発明による工程は、例えば以下の工程の連続を実行することによって実施されてよい。
【００２６】
図５ａ：ＳＯＩ基板ウエハの構造層３のパターニング工程（エッチングに利用される窓が示されている）。
図５ｂ：多孔性多結晶シリコン層５の堆積工程。
図５ｃ：犠牲層２のエッチング工程（例えば、フッ酸を使用する）。
【００２７】
図５ｄ：エッチングに利用される窓４を多結晶シリコン７を用いて埋める工程。
図５ｅ：単結晶層１の処理表面を平面にするための多結晶シリコン７のエッチバック工程。
【００２８】
図５ｆ：メタライゼーション１０の堆積工程およびそのパターニング工程。
図５ｇ：ＳＯＩ基板ウエハの構造層３をパターニングする工程。これによって活性領域が描かれ、その構造はフォトレジスト１１を用いて定められる。
【００２９】
図５ｈ：例えば、カンチレバー・ビーム要素を放出するためのエッチングに利用される窓１２を作り、フォトレジスト１１を除去するために、ＳＯＩ基板ウエハの構造層３をエッチングする工程を示す図である（放出されたカンチレバー・ビームが左側に示され、気密封止されたキャビティが右側に示されている）。
【００３０】
本発明を実施する場合、図に示した方向は関係なく、ＳＯＩ基板ウエハを所望の方向に向けた状態で工程を実行可能にする。この特許出願に関し、模範的実施形態では層３の上面である処理される表面は処理面と呼ばれる。
【００３１】
図６は本発明に従って実施される構造の詳細を拡大して示している。基板材料がそこを介して放出されるエッチングに利用される窓１２を介して、例えば加速センサにおいて活性要素として機能することのできるビーム部材１５が放出される。導電層１の上面と協働して、導電ビーム１５の底面は例えば加速を感知するために静電容量を測定することができる電極対を形成する。隆起構造９は可動センサ要素が強い加速下で、または電気信号によって過熱された場合の各々で、層１の表面にスティクトしないようにしている。コンタクトのメタライゼーション１０は、センサ要素の上面に堆積される。
【００３２】
図７は前置増幅器などの電子機器１３が組み込まれたセンサの表側を示しており、このセンサは電気的に絶縁された状態または導電的方法１６で封入構造１４に設置されている。基本的には、この膜構造の材料はこの処理と適合する材料のグループから自由に選択することができる。しかし、膜７から要求される唯一の特徴は、気密封止として機能できることである。
【００３３】
シリコンの導電性がほとんどの絶縁タイプから高い導電性のあるタイプまで（典型的には、微細機械加工センサでは高導電型であるが、放射センサおよび一体化構造内の間のある場所では、極端な低導電型である）変化できる限り、前述の層３をシリコン層として示すことが適している。
【００３４】
ＳＯＩ基板ウエハでは、前述のシリコン層は一般に単結晶シリコンから製造される。しかし、本発明は多結晶シリコン・ウエハまたは同様の層に適用してよい。したがって、本発明の範囲から逸脱せずに、層１は単結晶シリコンまたは多結晶シリコンのいずれかで製造されてよい。
【図面の簡単な説明】
【００３５】
【図１】本発明による方法の第１の実施形態の処理工程の縦方向側断面図である。
【図２】図１に示した方法の後の処理工程の同様の図である。
【図３】本発明による方法の第２の実施形態の処理工程の縦方向側断面図であり、処理工程が変化している状態が示されており、後で反スティクション隆起を形成するのに利用される浅い穴がエッチングされた犠牲酸化膜を有している。
【図４】図３に示した方法の後の処理工程の同様の図である。
【図５ａ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。図５ａの構造の代替実施形態が図１および３で拡大して示されるように図１〜４の処理工程がより詳細に示され。図５ｅの代替実施形態の各々は図２および４で拡大して示されている。
【図５ｂ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。
【図５ｃ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。
【図５ｄ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。
【図５ｅ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。図５ｅの代替実施形態の各々は図２および４で拡大して示されている。
【図５ｆ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。
【図５ｇ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。
【図５ｈ】本発明による方法の第３の実施形態の処理工程の縦方向側断面図である。
【図６】本発明により製造されたセンサ構造の縦方向側断面図である。
【図７】本発明により製造されたセンサ構造の縦方向側断面図であり、統合された電子機器が封止基板構造中に埋め込まれている。
Claims (6)
- 第１のシリコン層（１）と、第２の単結晶シリコン層、またはいわゆる構造層（３）とから成る予め製造されたシリコン・ウエハにキャビティを形成する方法であって、
絶縁層（２）が前記第１のシリコン層（１）と実質的に平行で、前記第１の層（１）と前記第２の層（２）との間に配置され、該方法が、
前記第２の層（１、３）の１つの中に前記層の厚みを介して延在する窓（４）を作成する工程と、
前記作成された窓（４）を介して前記層まで通過するエッチング液を用いて、前記絶縁層（２）の中にキャビティをエッチングする工程とを含む方法において、
前記窓（４）の作成工程の後で、前記エッチング工程の前に、薄い多孔性の層（５）をエッチングされている前記孔（６）に形成することと、
前記キャビティ（６）が予めエッチングされた後に、前記多孔性の層の材料をガスに対して不浸透性にするために少なくとも１つの補助層（７）が堆積されたこととを特徴とするシリコン・ウエハにキャビティを形成することを特徴とする方法。 - 前記窓（４）の作成と共に、前記絶縁層（２）は、前記層（５および７）の堆積と共に前記キャビティ（６）の内部に伸びる隆起（９）を形成するのに適した凹部（８）を含むようにさらに処理されることを特徴とする請求項１に記載の方法。
- 前記層（１、３）において、前記窓（４）が形成され、実質的に平面処理された表面を持つように処理され、該表面上に一体化された構成要素（１３）およびメタライゼーションが作成可能であることを特徴とする請求項１または２のいずれか１項に記載の方法。
- 第１のシリコン層（１）と、前記第１のシリコン層（１）と実質的に平行である第２の単結晶シリコン層、またはいわゆる構造層（３）と、前記第１の層（１）と前記第２の層（３）との間に配置された絶縁層（２）とを備えた予め製造されたシリコン・ウエハ内のキャビティ構造であって、
キャビティ構造（６）は、実質的に前記第１のシリコン層（１）と前記第２のシリコン層（３）との間に位置する前記絶縁層（２）に形成され、かつ
このように形成されたキャビティ（６）の各々は、少なくとも１つの気密封止された窓構造（４、５、７）によって輪郭が描かれたキャビティ構造において、
前記気密封止された窓構造（４、５、７）はその端部で、前記エッチング液が、エッチングされる前記キャビティ（６）内に作成される工程の間にそこを通過するように、前記キャビティ（６）に対して少なくとも１つの多孔性の層（５）に開口を有していることと、
前記気密封止された窓構造（４、５、７）は、前記多孔性の層の材料をガスに対して不浸透性にするために、少なくとも１つの補助層（７）がその上に堆積されていることを特徴とするシリコン・ウエハ内のキャビティ構造。 - 前記窓構造（４、５、７）は、前記キャビティ（６）の内部に延びる隆起（９）を形成するのに適していることを特徴とする請求項４に記載のキャビティ構造。
- 前記窓構造（４、５、７）が形成された前記層（１、３）は、実質的に平面処理された表面を持つように処理され、該表面上に一体化された構成要素（１３）およびメタライゼーションが作成可能であることを特徴とする請求項４または５のいずれか１項に記載のキャビティ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI20011922A FI114755B (fi) | 2001-10-01 | 2001-10-01 | Menetelmä ontelorakenteen muodostamiseksi SOI-kiekolle sekä SOI-kiekon ontelorakenne |
| PCT/FI2002/000772 WO2003030234A1 (en) | 2001-10-01 | 2002-09-27 | Method for forming a cavity structure on soi substrate and cavity structure formed on soi substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005504644A true JP2005504644A (ja) | 2005-02-17 |
Family
ID=8561984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003533331A Pending JP2005504644A (ja) | 2001-10-01 | 2002-09-27 | Ｓｏｉ基板にキャビティ構造を形成する方法およびｓｏｉ基板に形成されたキャビティ構造 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6930366B2 (ja) |
| EP (1) | EP1433199B1 (ja) |
| JP (1) | JP2005504644A (ja) |
| KR (1) | KR100889115B1 (ja) |
| CN (1) | CN1288724C (ja) |
| FI (1) | FI114755B (ja) |
| WO (1) | WO2003030234A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006007459A (ja) * | 2004-06-23 | 2006-01-12 | Sony Corp | 機能素子およびその製造方法、流体吐出ヘッド、並びに印刷装置 |
| JP2013520118A (ja) * | 2010-02-16 | 2013-05-30 | エプコス アクチエンゲゼルシャフト | Ｍｅｍｓマイクロフォンと製造方法 |
| US11385049B2 (en) | 2016-04-26 | 2022-07-12 | Teknologian Tutkimuskeskus Vtt Oy | Apparatus associated with analysis of thin film layer and manufacturing method thereof |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7625603B2 (en) * | 2003-11-14 | 2009-12-01 | Robert Bosch Gmbh | Crack and residue free conformal deposited silicon oxide with predictable and uniform etching characteristics |
| EP1758814A4 (en) * | 2004-03-15 | 2010-12-15 | Georgia Tech Res Inst | PACKAGING FOR MICROELECTRIC MECHANICAL SYSTEMS AND METHODS OF MAKING SAME |
| US7292111B2 (en) * | 2004-04-26 | 2007-11-06 | Northrop Grumman Corporation | Middle layer of die structure that comprises a cavity that holds an alkali metal |
| KR100579490B1 (ko) * | 2004-09-20 | 2006-05-15 | 삼성전자주식회사 | 실리콘 절연체 실리콘 구조물 및 그 제조방법 |
| US7303936B2 (en) * | 2005-04-13 | 2007-12-04 | Delphi Technologies, Inc. | Method for forming anti-stiction bumps on a micro-electro mechanical structure |
| CN101456532B (zh) * | 2005-07-04 | 2012-06-20 | 俞度立 | 微涡卷叶片及微涡卷基板的制造方法 |
| DE102008002332B4 (de) * | 2008-06-10 | 2017-02-09 | Robert Bosch Gmbh | Verfahren zur Herstellung einer mikromechanischen Membranstruktur mit Zugang von der Substratrückseite |
| WO2010111601A2 (en) * | 2009-03-26 | 2010-09-30 | Semprius, Inc. | Methods of forming printable integrated circuit devices and devices formed thereby |
| KR101298114B1 (ko) * | 2009-06-02 | 2013-08-20 | 한국과학기술원 | Mems 또는 mems 소자의 패키지 및 패키징 방법 |
| DE102010006769A1 (de) * | 2010-02-04 | 2014-10-30 | Dominik Mösch | Verfahren zur Herstellung von kleinen Hohlräumen oder Maskierungen/Strukturen in der Halbleiterindustrie, Mikroelektronik, Mikrosystemtechnik o.ä. anhand von Substanzen mit einem geringen Schmelz- und Siedepunkt |
| CH708827A2 (fr) * | 2013-11-08 | 2015-05-15 | Nivarox Sa | Pièce de micromécanique creuse, à plusieurs niveaux fonctionnels et monobloc en un matériau à base d'un allotrope synthétique du carbone. |
| CN103926034B (zh) * | 2014-03-25 | 2016-08-31 | 慧石（上海）测控科技有限公司 | 硅压力芯片结构设计及工艺 |
| CN103926028B (zh) * | 2014-03-25 | 2016-05-18 | 慧石（上海）测控科技有限公司 | 一种应变片的结构设计及制作工艺 |
| CN114267628A (zh) * | 2021-03-24 | 2022-04-01 | 青岛昇瑞光电科技有限公司 | 超薄绝缘体上硅（soi）衬底基片及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2700003B1 (fr) * | 1992-12-28 | 1995-02-10 | Commissariat Energie Atomique | Procédé de fabrication d'un capteur de pression utilisant la technologie silicium sur isolant et capteur obtenu. |
| SE9304145D0 (sv) | 1993-12-10 | 1993-12-10 | Pharmacia Lkb Biotech | Sätt att tillverka hålrumsstrukturer |
| US5942802A (en) | 1995-10-09 | 1999-08-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of producing the same |
| DE69627645T2 (de) | 1996-07-31 | 2004-02-05 | Stmicroelectronics S.R.L., Agrate Brianza | Integrierter piezoresistiver Druckwandler und Herstellungsverfahren dazu |
| US6093330A (en) * | 1997-06-02 | 2000-07-25 | Cornell Research Foundation, Inc. | Microfabrication process for enclosed microstructures |
| US6239473B1 (en) * | 1998-01-15 | 2001-05-29 | Kionix, Inc. | Trench isolation for micromechanical devices |
| JP4168497B2 (ja) * | 1998-10-13 | 2008-10-22 | 株式会社デンソー | 半導体力学量センサの製造方法 |
| JP2000124469A (ja) * | 1998-10-13 | 2000-04-28 | Toyota Central Res & Dev Lab Inc | 微小密閉容器及びその製造方法 |
| EP1077475A3 (en) | 1999-08-11 | 2003-04-02 | Applied Materials, Inc. | Method of micromachining a multi-part cavity |
-
2001
- 2001-10-01 FI FI20011922A patent/FI114755B/fi not_active IP Right Cessation
-
2002
- 2002-09-27 US US10/491,193 patent/US6930366B2/en not_active Expired - Lifetime
- 2002-09-27 JP JP2003533331A patent/JP2005504644A/ja active Pending
- 2002-09-27 CN CNB028194314A patent/CN1288724C/zh not_active Expired - Lifetime
- 2002-09-27 KR KR1020047004728A patent/KR100889115B1/ko not_active Expired - Lifetime
- 2002-09-27 WO PCT/FI2002/000772 patent/WO2003030234A1/en active Application Filing
- 2002-09-27 EP EP02764899.7A patent/EP1433199B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006007459A (ja) * | 2004-06-23 | 2006-01-12 | Sony Corp | 機能素子およびその製造方法、流体吐出ヘッド、並びに印刷装置 |
| JP2013520118A (ja) * | 2010-02-16 | 2013-05-30 | エプコス アクチエンゲゼルシャフト | Ｍｅｍｓマイクロフォンと製造方法 |
| US9133016B2 (en) | 2010-02-16 | 2015-09-15 | Epcos Ag | MEMS microphone and method for manufacture |
| US11385049B2 (en) | 2016-04-26 | 2022-07-12 | Teknologian Tutkimuskeskus Vtt Oy | Apparatus associated with analysis of thin film layer and manufacturing method thereof |
| US11668561B2 (en) | 2016-04-26 | 2023-06-06 | Chipmetrics Oy | Apparatus associated with analysis of thin film layer and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1288724C (zh) | 2006-12-06 |
| FI20011922L (fi) | 2003-04-02 |
| FI114755B (fi) | 2004-12-15 |
| CN1561539A (zh) | 2005-01-05 |
| WO2003030234A1 (en) | 2003-04-10 |
| KR20040037218A (ko) | 2004-05-04 |
| US20040248376A1 (en) | 2004-12-09 |
| HK1072497A1 (en) | 2005-08-26 |
| EP1433199B1 (en) | 2013-11-06 |
| KR100889115B1 (ko) | 2009-03-16 |
| US6930366B2 (en) | 2005-08-16 |
| EP1433199A1 (en) | 2004-06-30 |
| FI20011922A0 (fi) | 2001-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005504644A (ja) | Ｓｏｉ基板にキャビティ構造を形成する方法およびｓｏｉ基板に形成されたキャビティ構造 | |
| CN109429158B (zh) | 双膜mems器件和用于双膜mems器件的制造方法 | |
| JP5123457B2 (ja) | 膜型センサの製造方法 | |
| KR101357312B1 (ko) | 테이퍼 형상 표면을 갖는 멤브레인 지지대를 구비한 마이크로기계 음향 변환기 및 제조 방법 | |
| US6552404B1 (en) | Integratable transducer structure | |
| EP2011132B1 (en) | Capacitive micro- electro- mechanical sensors with single crystal silicon electrodes | |
| KR100996157B1 (ko) | Ｍｅｍｓ 센서 및 제조방법 | |
| KR101080496B1 (ko) | 마이크로 기계식 용량성 압력 변환기 및 이의 제조 방법 | |
| US6461888B1 (en) | Lateral polysilicon beam process | |
| JP5090603B2 (ja) | マイクロメカニック構造素子および相当する製造方法 | |
| KR100849570B1 (ko) | 박막 구조체의 형성 방법 및 박막 구조체, 진동 센서, 압력센서 및 가속도 센서 | |
| KR101074581B1 (ko) | 이중 박막을 갖는 마이크로공학적 박막 센서 및 그 제조 방법 | |
| JP2006205352A (ja) | Ｍｅｍｓ構造体の製造方法 | |
| JP2009538238A (ja) | マイクロマシン構成素子及びその製法 | |
| US6521965B1 (en) | Integrated pressure sensor | |
| US20020088646A1 (en) | Structure equipped with electrical contacts formed through the substrate of this structure and process for obtaining such a structure | |
| US6794271B2 (en) | Method for fabricating a microelectromechanical system (MEMS) device using a pre-patterned bridge | |
| JP2001504995A (ja) | マイクロメカニカルセンサの製造方法 | |
| US20100155961A1 (en) | Micromechanical component having wafer through-plating and corresponding production method | |
| KR20010072390A (ko) | 마이크로 미케니칼 센서 및 그 제조 방법 | |
| KR20010074906A (ko) | 마이크로 기계 부품 및 그의 제조 방법 | |
| JP4081868B2 (ja) | 微小装置の製造方法 | |
| US20080185669A1 (en) | Silicon Microphone | |
| US20040089903A1 (en) | Method for producing surface micromechanical structures, and sensor | |
| CN210559358U (zh) | 压力传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061025 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070125 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080221 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080407 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080523 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090217 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090220 |