[go: up one dir, main page]

DE69634888T2 - Kontaktlochätzverfahren für eine Flüssigkristallanzeige mit aktiver Matrix - Google Patents

Kontaktlochätzverfahren für eine Flüssigkristallanzeige mit aktiver Matrix Download PDF

Info

Publication number
DE69634888T2
DE69634888T2 DE69634888T DE69634888T DE69634888T2 DE 69634888 T2 DE69634888 T2 DE 69634888T2 DE 69634888 T DE69634888 T DE 69634888T DE 69634888 T DE69634888 T DE 69634888T DE 69634888 T2 DE69634888 T2 DE 69634888T2
Authority
DE
Germany
Prior art keywords
passivation layer
gate
electrodes
over
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69634888T
Other languages
English (en)
Other versions
DE69634888D1 (de
Inventor
William Los Altos Yao
Ronald T. Mountain View Fulks
Chuang C. San Jose Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23801837&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69634888(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of DE69634888D1 publication Critical patent/DE69634888D1/de
Application granted granted Critical
Publication of DE69634888T2 publication Critical patent/DE69634888T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

  • Die Erfindung bezieht sich allgemein auf eine Flüssigkristallanzeige mit aktiver Matrix und ein Herstellungsverfahren, welches eine Anzeigearchitektur mit fünf Masken verwendet.
  • Flüssigkristallanzeigen mit aktiver Matrix (active matrix liquid crystal devices: AMLCD) verbessern die Anzeigequalität durch die Verwendung von Dünnschichttransistoren (thin film transistors: TFT), um die Bildelementelektroden anzusteuern. Die AMLCD werden in Anzeigeabschnitten von vielen Produkten mit großer Stückzahl verwendet, wie etwa Laptops. Daher besteht ein großer Anreiz, die Herstellungsausbeute durch Vereinfachung der Herstellungsprozesse zu verbessern, welche eine größere Produktzuverlässigkeit und Verminderung in den Stückkosten bedingen.
  • Die Bildelementelektrode in einer AMLCD-Auslegung umfasst üblicherweise eine Schicht aus Indiumzinnoxid (indium-tin-oxide: ITO), weil ITO sowohl transparent als auch leitend ist. Der derzeitige Aufbau eines AMLCD bildet eine Passivierungsschicht über der ITO-Schicht aus. Das Flüssigkristallmaterial wird über der Passivierungsschicht angeordnet und es wird eine gemeinsame Elektrode über dem Flüssigkristallmaterial bei der Fertigstellung der AMLCD-Einrichtung ausgebildet.
  • Da AMLCDs üblicherweise in tragbaren Geräten eingesetzt werden, welche begrenzte Batterielebensdauern aufweisen, wird eine neue AMLCD-Struktur entworfen, um den Leistungsverbrauch des AMLCDs zu vermindern. Diese Struktur ist eingehend in der Stammanmeldung EP-A-0 679 922 beschrieben. Die neue Struktur ordnet die ITO-Schicht oberhalb der Passivierungsschicht an, so dass die Spannung, welche notwendig ist, um die Bildelementelektrode anzusteuern, vermindert wird, wodurch der Leistungsverbrauch des AMLCDs vermindert wird.
  • Ein Prozess zur Herstellung der neuen AMLCD-Struktur ist günstiger als vorhergehende Verfahren. Da sich die ITO-Schicht oberhalb der Passivierungsschicht befindet, erfordert jedoch eine Verbindung von der Sourceelektrode zu der Gateelektrode das Ätzen eines Durchgangsloches durch mehrere Schichten unterschiedlichen Materials. Dieser Ätzprozess erfordert zusätzliche Schritte zu denjenigen, welche erforderlich sind, die TFTs und Bildelementelektroden auszubilden. Diese zusätzlichen Schritte können vermieden werden, ohne die Prozesse zu berühren, welche erforderlich sind, die TFTs und die Bildelementelektroden auszubilden. Wenn diese zusätzlichen Schritte vermieden werden, werden die Kosten des AMLCDs verringert.
  • JP 06202153 beschreibt eine Matrixeinrichtung mit Dünnschichttransistoren und deren Herstellung. Ein Gateanschlussabschnitt ist aus einer unteren Gateanschlusselektrode und einer oberen Gateanschlusselektrode aufgebaut, welche auf dieser unteren Gateanschlusselektrode auflaminiert ist über einen isolierenden Film, welcher eine gemeinsame Schicht mit einem Gateisolationsfilm auf demselben aufbaut und einem Kontaktloch, welches in einem Passivierungsfilm geöffnet wird und besteht aus einer Transportelektrode desselben Materials, wie das Material einer Bildelementelektrode. Der Speicherkapazitätsabschnitt ist aus einer Cs-Elektrode, einem Film einer dielektrischen Substanz, welcher aus einem isolierenden Film und aus einer a-Si-Schicht vom i-Typ auf demselben besteht und einer Gegenelektrode aufgebaut, welche aus einer a-Si-Schicht vom n+-Typ und einer metallischen Schicht auf derselben besteht. Diese Gegenelektrode wird über ein Kontaktloch, welches in dem Passivierungsfilm geöffnet wird, mit der Bildelementelektrode verbunden.
  • Es ist das Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Flüssigkristallanzeige mit aktiver Matrix zu verbessern, insbesondere in Bezug auf das Ätzen von Durchgangslöchern durch die Passivierungsschicht und die Gateisolationsschicht. Dieses Ziel wird durch Bereitstellung eines Verfahrens gemäß Anspruch 1 erreicht. Die vorliegende Erfindung stellt weiterhin eine Flüssigkristallanzeige mit aktiver Matrix gemäß Anspruch 5 bereit. Ausführungsformen des Verfahrens und der Einrichtung werden in den abhängigen Ansprüchen beschrieben. Die Merkmale des Oberbegriffes von Anspruch 1 und 5 sind aus dem Dokument JP 06202153 bekannt.
  • Die Erfindung wird nachfolgend in Form eines Beispiels mit Bezug auf die beiliegenden Zeichnungen beschrieben:
  • 1 ist eine Draufsicht von Bildelementabschnitten einer Flüssigkristallanzeige mit aktiver Matrix;
  • 2 ist eine Querschnittsansicht entlang der Schnittlinie II-II der 1;
  • 3A–3E sind Querschnittsansichten eines Dünnschichttransistors, welcher gemäß der Erfindung unter der Verwendung von fünf Masken ausgebildet wird;
  • 4 zeigt einen Transistoraufbau, welcher eine Sourceelektrode und eine Gateelektrode verbindet;
  • 5 zeigt einen Querschnitt einer Source- und Gateleitungsverbindung;
  • 6 ist ein Querschnitt eines Durchgangslochs, welches durch die Passivierungsschicht und die Gateisolationsschicht ausgebildet wird, wenn die Ätzrate der Passivierungsschicht gleich zu der Ätzrate der Gateisolationsschicht ist;
  • 7 ist ein Querschnitt eines Durchgangsloches durch die Passivierungsschicht und die Gateisolationsschicht, wenn die Ätzrate der Passivierungsschicht geringer ist als die Ätzrate der Gateisolationsschicht; und
  • 8 ist ein Querschnitt eines Durchgangsloches durch die Passivierungsschicht und die Gateisolationsschicht, wenn die Ätzrate der Passivierungsschicht größer als die Ätzrate der Gateisolationsschicht ist.
  • 1 zeigt eine Substratoberfläche eines AMLCD, welche in Bildelementgebiete 100–102, 200–202 und 300–302 durch die Gateleitungen 34 und die Datenleitungen 32 unterteilt ist. Jedes Bildelementgebiet umfasst eine Bildelementelektrode 38 und einen TFT 50. Jeder TFT 50 umfasst eine Gateelektrode 44, eine Drainelektrode 40 und eine Sourceelektrode 41. Die Drainelektrode 40 des TFT 50 ist mit der Bildelementelektrode 38 bei dem Durchgangsloch 43 verbunden. Die Sourceelektrode 41 ist mit der Datenleitung 32 verbunden.
  • 2 zeigt den Querschnitt des TFT 50, welcher das Durchgangsloch 43 entlang der Schnittlinie II-II einschließt. Die Gateelektrode 44 ist über dem Substrat 52 ausgebildet. Die Gateisolationsschicht 56 ist über der Gateelektrode 44 ausgebildet und eine aktive Schicht aus amorphem Silizium (a-Si) 58 ist über der Gateelektrode 44 über der Gateisolationsschicht 56 ausgebildet. Die Gateisolationsschicht 56 umfasst Materialien, einschließlich, aber nicht beschränkt auf Siliziumnitrid (SiN), Siliziumoxinitrid (SiON), zusammengesetzte Schichten aus SiN und SiON und anodischen Oxiden, wie etwa Tantaloxid und Aluminiumoxid. Eine Ätzbarriere 60 ist überhalb der Gateelektrode 44 über der a-Si-Schicht 58 ausgebildet.
  • Die Drainelektrode des TFT 50 umfasst eine n+-dotierte Siliziumschicht 62 und eine Metallschicht, welche über der a-Si-Schicht 58 und teilweise über der Ätzbarriere 60 ausgebildet ist. In dieser Ausführungsform umfasst die Metallschicht eine Titanwolframsperrschicht 64 (TiW) und eine Aluminiumschicht 66 und eine weitere TiW-Schicht 68. Die Metallschichten 64, 66 und 68 bilden einen Metallkontakt für die Drainelektrode 40 aus. Die Sourceelektrode 41 des TFT ist ähnlich ausgebildet wie die Drainelektrode 40, ist jedoch von der Drainelektrode 40 über der Ätzbarriere 60 getrennt.
  • Über dem TFT 50 ist eine Passivierungsschicht 60 ausgebildet. Das Durchgangsloch 43 ist in der Passivierungsschicht 70 ausgebildet, um die Drainelektrode 40 freizulegen. Die Bildelementelektrode 38 ist über der Passivierungsschicht 70 ausgebildet und stellt einen Kontakt mit der Drainelektrode 41 durch das Durchgangsloch 43 her.
  • Das Anzeigedatensignal von einer externen Quelle (nicht gezeigt) wird dem TFT 50 durch die Sourceelektrode 41 zugeleitet. Die Bildelementelektrode 38 erhält dieses Anzeigedatensignal nur dann, wenn der TFT 50 angeschaltet ist. Wenn ein geeignetes elektrisches Potenzial auf das Gate 44 angewendet wird, wird der TFT 50 angeschaltet. Wenn der TFT 50 angeschaltet ist, wird die a-Si-Schicht 58 oberhalb des Gates 44 leitfähig und verbindet die Sourceelektrode 41 mit der Drainelektrode 40. Wenn der TFT 50 angeschaltet ist, wird daher das Anzeigedatensignal mit der Bildelementelektrode 38 verbunden. Die Bildelementelektrode 38 schaltet in Zusammenwirken mit der gemeinsamen Elektrode (nicht gezeigt) das LCD-Bildelement AN und AUS, je nach dem Inhalt des Anzeigedatensignals.
  • 3A–3E zeigen ein Verfahren zur Herstellung des TFT 50. In der 3A wird eine Metallschicht von ungefähr 1500 Å Dicke über dem Substrat 52 ausgebildet. Die Metallschicht kann ausgebildet werden unter Verwendung einer Klasse von refraktorischen Metallen oder Metallschichten, wie etwa Chrom, Molybdän oder Titan. Kupfer, Aluminium oder Aluminium mit Titan als Barrierenmetall abgedeckt, können ebenso verwendet werden. Die Metallschicht wird unter Verwendung einer ersten Maske geätzt, um die Gateleitungen 32 und die Gateelektrode 44 auszubilden.
  • Gemäß 3B wird die Gateisolationsschicht 56 über dem Substrat 52 und der Gateelektrode 44 ausgebildet. In dieser Ausführungsform ist die Gateisolationsschicht 56 eine Nitridschicht, wie etwa Siliziumnitrid (SiN), welches bei einer Temperatur im Bereich von ungefähr 300–380°C mit einer Dicke von ungefähr 3000 Å abgeschieden wird eine a-Si-Schicht 58 wird über der Gateisolationsschicht 56 ausgebildet. Die a-Si-Schicht 58 enthält ungefähr 5–12% Wasserstoff und wird bei einer Temperatur im Bereich von ungefähr 230–300°C bei einer Dicke zwischen ungefähr 300–500 Å ausgebildet. Eine Ätzbarrierenschicht wird über der a-Si-Schicht 58 ausgebildet. Die Ätzbarrierenschicht wird bei einer Temperatur im Bereich von ungefähr 200–250°C mit einer Dicke zwischen ungefähr 1000 und 1500 Å ausgebildet. Es wird eine zweite Maske verwendet, um die Ätzbarrierenschicht zu mustern, um die Ätzbarriere 60 auszubilden.
  • Gemäß 3C werden die Drainelektrode 40 und die Sourceelektrode 41 ausgebildet. Die Drain- und Sourceelektroden 40 und 41 schließen jeweils n+-Siliziumschichten 62 und 562 ein, welche über der a-Si-Schicht 58 und der Ätzbarriere 60 ausgebildet werden. Das n+-Silizium enthält ungefähr 0,5–2% amorphes Silizium und ungefähr 5–15% Wasserstoff und wird zwischen ungefähr 200–250°C mit einer Dicke ungefähr 1000 Å abgeschieden. Über den n+-Siliziumschichten 62 und 562 werden Metallschichten ausgebildet. Die Metallschichten können Metalle, wie etwa Molybdän-Chrom, Titan, Tantal, eine vielschichtige Struktur von sich abwechselnden Schichten von Aluminium und Titan-Wolfram oder Aluminium mit einer zweifachen dielektrischen Deckschicht sein. In dieser Ausführungsform sind die Metallschichten eine vielschichtige Struktur, wobei jede eine erste TiW-Schicht 64 und 564 von ungefähr 500 Å als ein Barrierenmetall, eine Aluminiumschicht 66 und 566 zwischen ungefähr 3000–4000 Å und eine weitere TiW-Schicht 68 und 568 zwischen ungefähr 500–1000 Å Dicke aufweist. Die Metallschichten und die n+-Siliziumschichten 62 und 562 werden durch eine dritte Maske gemustert und geätzt, um die Drainelektrode 40 und die Sourceelektrode 41 auszubilden.
  • Es wird eine mehrstufige Ätzung verwendet, um die Metallschichten und die n+-Siliziumschichten 62 und 562 zu ätzen. Zunächst wird Wasserstoffperoxid (H2O2) verwendet, um die TiW-Schichten 68 und 568 zu ätzen. Dieser Ätzung folgt ein üblicher Aluminiumätzschritt, welcher wiederum gefolgt wird von einem zweiten H2O2-Ätzschritt, um die unteren TiW-Schichten 64 und 564 zu ätzen. Die n+-Siliziumschichten 62 und 562 werden unter Verwendung von 10 : 1-CF4/O2 geätzt. Die Kombination dieser Ätzschritte bildet jeweils die Drain- und Sourceelektrode 40 und 41 aus. Die Metallschichten und die n+-Siliziumschichten 62 und 562 über der Ätzbarriere 60 werden geätzt, wobei ein kleiner Abschnitt der Drain- und Sourceelektroden 41 und 42 jeweils über der Kante der Ätzbarriere 60 zurückbleibt.
  • Gemäß 3D wird die Passivierungsschicht 70 über der a-Si-Schicht 58 und den Drain- und Sourceelektroden 40 und 41 jeweils ausgebildet. In dieser Ausführungsform umfasst die Passivierungsschicht 70 Siliziumoxinitrid (SiON) von ungefähr 6000 Å Dicke. Andere Materialien, wie etwa SiN oder Polyimid, können ebenso für die Passivierungsschicht 70 verwendet werden. Die Passivierungsschicht 70 wird durch eine vierte Maske gemustert und geätzt, um das Drain-Durchgangsloch 43 auszubilden.
  • Gemäß 3E wird die Bildelementelektrode 38 durch Ausbilden einer leitenden und transparenten Schicht, in dieser Ausführungsform ITO, über der Passivierungsschicht 70 und über dem Durchgangsloch 43 ausgebildet, um den Kontakt mit der Drainelektrode 40 herzustellen. Die ITO-Schicht wird mit einer fünften und letzten Maske geätzt, wodurch der TFT 50 fertiggestellt ist. Dementsprechend wird der TFT 50 durch die Verwendung von nur fünf Masken ausgebildet.
  • Während die 3A–3E die Ausbildung des TFT 50 veranschaulichen, werden andere Schaltkreisverbindungen ebenso ohne weitere Masken ausgebildet. 4 zeigt eine herkömmliche TFT-Konfiguration, welche erfordert, dass die Sourceelektrode 41 mit dem Gate 44 verbunden wird. Die 5 zeigt einen Querschnitt der Sourceelektrode 41, welche mit einem Abschnitt 556 einer Gateleitung 34 verbunden ist, welche mit dem Gate 44 verbunden ist.
  • Die Durchgangslöcher 46 und 580 werden ausgebildet, wenn das Durchgangsloch 43 unter Verwendung der vierten Maske ausgebildet wird. Wenn die ITO-Schicht ausgebildet wird, wird ein Kontakt mit der Sourceelektrode 41 und dem Abschnitt 556 der Gateleitung hergestellt, um die TFT-Konfiguration der 4 auszubilden.
  • 6 zeigt das ideale Ätzprofil für das Durchgangsloch 580. Die Passivierungsschicht 70 und die Gateisolationsschicht 56 werden unter Verwendung eines Plasma-Schrägätzprozesses geätzt. Die Plasma-Schrägätzung wird ausgeführt unter Verwendung von ungefähr 40 SCCM Schwefelhexafluorid (SF6), ungefähr 32 SCCM Sauerstoff (O2 ) und ungefähr 8 SCCM Kohlenstofftetrafluorid (CF4).
  • Der Ätzprozess ätzt sowohl durch die Passivierungsschicht 70 als auch durch die Gateisolationsschicht 56, um den Abschnitt 556 der Gateleitung zu erreichen. Die Seitenwand des Durchgangslochs 580 umfasst zwei Abschnitte 606 und 608. Gemäß 6 bilden die Seitenwandabschnitte 606 und 608 einen Winkel 604 in Bezug auf eine Linie, welche parallel zu der Oberfläche des Substrates 52 ist. Wenn die Ätzrate sowohl für die Passivierungsschicht 70 als auch die Gateisolationsschicht 56 identisch ist, bilden die Seitenwandabschnitte 606 und 608 eine ungestörte Oberfläche von der Oberseite der Passivierungsschicht 70 durchgehend bis nach unten zu der Oberfläche des Abschnitts 556 der Gateleitung.
  • Wenn jedoch die Ätzrate der Passivierungsschicht 70 langsamer ist als die Ätzrate der Gateisolationsschicht 56, dann bildet sich an der Grenzfläche zwischen der Passivierungsschicht 70 und der Gateisolationsschicht 56 eine Stufe 610 aus, wie in 7 gezeigt. Da der Seitenwandabschnitt 608 mit einer schnelleren Rate als der Seitenwandabschnitt 606 geätzt wird, bildet der Seitenwandabschnitt 608 einen geringeren Winkel 604 in Bezug auf die Substratoberfläche aus und wird weiter in der horizontalen Richtung geätzt als der Seitenwandabschnitt 606. Dadurch wird durch die Passivierungsschicht 70 die Stufe 610 unmittelbar über der Gateisolationsschicht 56 ausgebildet. Wenn die Stufe 610 ausgebildet wird, bildet die ITO-Schicht 172 eine stufige Überdeckung über der Passivierungsschicht 70, der Gateisolationsschicht 56 und dem Abschnitt 556 der Gateleitung aus. Ein Bruch in der stufigen Überdeckung durch die ITO- Schicht 172 kann leicht eine Kontaktunterbrechung zwischen der ITO-Schicht 172 und dem Abschnitt 556 der Gateleitung erzeugen.
  • Im Hinblick auf die Probleme, welche auftreten können, wenn die Stufe 610 ausgebildet wird, werden die Eigenschaften der Passivierungsschicht 70 so eingestellt, dass die Ätzrate der Passivierungsschicht 70 größer ist als die Ätzrate der Gateisolationsschicht 56. 8 zeigt den Querschnitt des Durchgangslochs 580, wenn die Ätzrate der Passivierungsschicht 70 größer ist als die Ätzrate der Gateisolationsschicht 56. Der Winkel 604, welcher zwischen der Seitenwand 606 der Passivierungsschicht 70 in Bezug auf eine zu der Oberfläche des Substrates parallele Linie ausgebildet ist, ist geringer als der Winkel 602, welcher durch die Seitenwand 608 der Gateisolationsschicht 56 ausgebildet wird. Der Abstand zwischen der Seitenwand 606 und einer Mittellinie 612 des Durchgangslochs der Passivierungsschicht 70 ist größer als oder gleich dem Abstand zwischen der Seitenwand 608 und der Mittellinie 612 des Durchgangslochs.
  • Wenn das Durchgangsloch 580 den in 8 gezeigten Querschnitt aufweist, haftet die ITO-Schicht 172 an der gesamten Oberfläche des Durchgangslochs 580 an, wie in
  • 5 gezeigt. Dementsprechend wird die Ätzrate der Passivierungsschicht 70 so gesteuert, dass dieselbe größer oder gleich zu der Ätzrate der Gateisolationsschicht 56 ist.
  • In der bevorzugten Ausführungsform wird die Passivierungsschicht 70 und die Gateisolationsschicht 56 durch einen Plasma-Schrägätzprozess geätzt, welcher die Passivierungsschicht 70 schneller ätzt als die Gateisolationsschicht 56. Weiterhin wird die Ätzrate der Passivierungsschicht 70 ebenso durch Abscheiden der Passivierungsschicht 70 bei einer Temperatur von ungefähr 200°C vergrößert.
  • Eine Passivierungsschicht 70 von hoher Qualität wird erhalten, wenn die Passivierungsschicht 70 bei einer hohen Temperatur abgeschieden wird. Wenn die Qualität der Passivierungsschicht 70 zunimmt, nimmt jedoch die entsprechende Ätzrate ab. Daher muss die Abscheidungstemperatur der Passivierungsschicht vermindert werden, um die Ätzrate der Passivierungsschicht 70 zu erhöhen. Die Verminderung der Abscheidungstemperatur der Passivierungsschicht vermindert die Qualität der Passivierungsschicht 70. Daher wird die Ätzrate der Passivierungsschicht 70 und die Qualität der Passivierungs schicht 70 gegeneinander abgeglichen, um eine optimale Temperatur von ungefähr 200°C zu erhalten.

Claims (6)

  1. Ein Verfahren zur Herstellung einer Flüssigkristalleinrichtung mit aktiver Matrix unter Verwendung von fünf Masken, wobei das Verfahren umfasst: Ausbilden einer Vielzahl von Gateelektroden (44) über einem Substrat (52) unter Verwendung einer ersten Maske; Ausbilden einer Vielzahl von Ätzbarrieren (60) über der Vielzahl der Gateelektroden unter Verwendung einer zweiten Maske, wobei jede Ätzbarriere über einer der Gateelektrodewn ausgebildet ist; Ausbilden einer Vielzahl von Drainelektroden (40) und einer Vielzahl von Sourceelektroden (41) unter Verwendung einer dritten Maske, wobei ein Abschnitt von jeder der Drainelektroden über einem ersten Abschnitt von einer entsprechenden Ätzbarriere ausgebildet wird und ein Abschnitt von jeder der Sourceelektroden über einem zweiten Abschnitt der entsprechenden einen Ätzbarriere ausgebildet wird, wobei die Source- und Drainelektroden über der entsprechenden einen Ätzbarriere getrennt sind; Ausbilden einer Passivierungsschicht (70) über dem Substrat, auf welchem sich die Ätzbarrieren und die Drain- und Sourceelektroden befinden; Ausbilden einer Vielzahl von Durchgangslöchern (43) in der Passivierungsschicht unter Verwendung einer vierten Maske, um die Drainelektroden freizulegen; und Ausbilden einer Bildelementelektrode (38) über der Passivierungsschicht und den Durchgängen unter Verwendung einer fünften Maske, wobei das Verfahren weiterhin umfasst: Ausbilden einer Vielzahl von Gateleitungen (34) über dem Substrat unter Verwendung der ersten Maske; Ausbilden einer Gateisolationsschicht (56) über dem Substrat und der Vielzahl von Gateleitungen, wobei die Passivierungsschicht (70) über der Vielzahl von Drainelektroden (40), der Vielzahl von Sourceelektroden (41) und der Gateisolationsschicht ausgebildet wird; und Ätzen von mindestens einer Schicht aus der Passivierungsschicht und der Gateisolationsschicht, um die Vielzahl von Durchgangslöchern (43, 46, 580) auszubilden, wobei die Durchgangslöcher mindestens einen Bestandteil aus einem Abschnitt aus der Vielzahl der Drainelektroden, einem Abschnitt aus der Vielzahl der Sourceelektroden und einem Abschnitt aus der Vielzahl der Gateleitungen freilegen, wobei der Ätzschritt einen Plasma-Schrägätzprozess einschließt; die Gateisolationsschicht Siliziumnitrid umfasst; die Bildelementelektrode Indiumzinnoxid umfasst; dadurch gekennzeichnet, dass die Passivierungsschicht Siliziumoxinitrid umfasst, welches bei einer Temperatur von ungefähr 200°C ausgebildet wird.
  2. Das Verfahren gemäß Anspruch 1, wobei eine Ätzrate der Passivierungsschicht (70) mindestens gleich einer Ätzrate der Gateisolationsschicht (56) ist.
  3. Das Verfahren gemäß Anspruch 1 oder 2, wobei die Vielzahl der Drainelektroden und die Vielzahl der Sourceelektroden von dem Ätzschritt im Wesentlichen nicht beeinflusst werden.
  4. Das Verfahren gemäß einem der Ansprüche 1 bis 3, wobei der Plasma-Schrägätzprozess ungefähr 40 sccm Schwefelhexafluorid, ungefähr 32 sccm Sauerstoff und ungefähr 8 sccm Kohlenstofftetrafluorid aufweist.
  5. Eine Flüssigkristalleinrichtung mit aktiver Matrix, umfassend: eine Vielzahl von Gateelektroden (44), welche über einem Substrat (52) ausgebildet sind und eine Vielzahl von Gateleitungen (34), welche über dem Substrat ausgebildet sind; eine Vielzahl von Ätzbarrieren (60), welche über der Vielzahl der Gateelektroden ausgebildet sind, wobei jede Ätzbarriere über einer Elektrode ausgebildet ist; eine Gateisolationsschicht (56), welche über dem Substrat und der Vielzahl von Gateleitungen ausgebildet ist, wobei die Gateisolationsschicht Siliziumnitrid umfasst; eine Vielzahl von Drainelektroden (40) und eine Vielzahl von Sourceelektroden (41), wobei ein Abschnitt von jeder der Drainelektroden über einem ersten Abschnitt von einer entsprechenden Ätzbarriere ausgebildet ist und ein Abschnitt von jeder der Sourceelektroden über einem zweiten Abschnitt der entsprechenden einen Ätzbarriere ausgebildet ist, wobei die Source- und Drainelektroden über der entsprechenden einen Ätzbarriere getrennt sind; eine Passivierungsschicht (70), welche über dem Substrat ausgebildet ist, wobei die Passivierungsschicht über der Vielzahl von Drainelektroden, der Vielzahl von Sourceelektroden und der Gateisolationsschicht ausgebildet ist; und eine Vielzahl von Durchgangslöchern (43, 46, 580), welche durch mindestens eine Schicht aus der Passivierungsschicht und der Gateisolationsschicht geätzt sind, wodurch mindestens ein Bestandteil aus einem Abschnitt der Vielzahl von Drainelektroden, einem Abschnitt der Vielzahl von Sourceelektroden und einem Abschnitt der Vielzahl der Gateleitungen freigelegt wird, wobei ein erster Abschnitt (606) der Vielzahl von Durchgangslöcher (580) durch die Passivierungsschicht (70) ausgebildet ist und ein zweiter Abschnitt (608) des Durchgangslochs durch die Gateisolationsschicht (56) ausgebildet ist, wobei eine Bildelementelektrode (38) über der Passivierungsschicht und den Durchgangslöchern ausgebildet ist, und wobei die Bildelementelektrode Indiumzinnoxid umfasst, dadurch gekennzeichnet, dass der Wert des Winkels (602), welcher durch eine Seitenwand des zweiten Abschnitts der Vielzahl der Durchgangslöcher und einer Oberfläche des Substrats ausgebildet ist, größer ist als der Wert des Winkels (604), welcher durch eine Seitenwand des ersten Abschnitts der Vielzahl der Durchgangslöcher und der Oberfläche des Substrats ausgebildet ist, und die Passivierungsschicht Siliziumoxinitrid umfasst.
  6. Die Einrichtung gemäß Anspruch 5, wobei ein Abstand zwischen der Seitenwand (606) des ersten Abschnitts des Durchgangslochs und der Mittellinie (612) des Durchgangslochs mindestens gleich einem Abstand zwischen der Seitenwand (608) des zweiten Abschnitts des Durchgangslochs und der Mittellinie des Durchgangslochs ist.
DE69634888T 1995-05-30 1996-05-30 Kontaktlochätzverfahren für eine Flüssigkristallanzeige mit aktiver Matrix Expired - Lifetime DE69634888T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US453732 1995-05-30
US08/453,732 US5621556A (en) 1994-04-28 1995-05-30 Method of manufacturing active matrix LCD using five masks

Publications (2)

Publication Number Publication Date
DE69634888D1 DE69634888D1 (de) 2005-08-04
DE69634888T2 true DE69634888T2 (de) 2005-12-08

Family

ID=23801837

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69634888T Expired - Lifetime DE69634888T2 (de) 1995-05-30 1996-05-30 Kontaktlochätzverfahren für eine Flüssigkristallanzeige mit aktiver Matrix

Country Status (4)

Country Link
US (1) US5621556A (de)
EP (1) EP0745886B1 (de)
JP (1) JPH08328041A (de)
DE (1) DE69634888T2 (de)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
KR0169356B1 (ko) * 1995-01-06 1999-03-20 김광호 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
JP3315834B2 (ja) * 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JPH0990421A (ja) * 1995-09-27 1997-04-04 Sharp Corp 液晶表示装置およびその製造方法
CN1221843C (zh) 1995-10-03 2005-10-05 精工爱普生株式会社 有源矩阵基板、液晶显示装置及其防止静电破坏的方法
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
DE69635239T2 (de) * 1995-11-21 2006-07-06 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Flüssigkristall-Anzeige
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6682961B1 (en) * 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
JP3297591B2 (ja) * 1996-04-17 2002-07-02 シャープ株式会社 アクティブマトリクス基板の製造方法並びに液晶表示装置
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR100196336B1 (en) * 1996-07-27 1999-06-15 Lg Electronics Inc Method of manufacturing thin film transistor
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
US5811325A (en) * 1996-12-31 1998-09-22 Industrial Technology Research Institute Method of making a polysilicon carbon source/drain heterojunction thin-film transistor
JP3782195B2 (ja) * 1997-03-10 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示素子及びその製造方法
KR100255592B1 (ko) * 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
US6927826B2 (en) * 1997-03-26 2005-08-09 Semiconductor Energy Labaratory Co., Ltd. Display device
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
KR100646903B1 (ko) * 1997-04-11 2006-11-17 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
KR100289510B1 (ko) 1997-05-26 2001-05-02 다니구찌 이찌로오, 기타오카 다카시 티에프티어레이기판및그것을이용한액정표시장치
KR100271037B1 (ko) * 1997-09-05 2000-11-01 구본준, 론 위라하디락사 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
US5994157A (en) * 1998-01-22 1999-11-30 Ois Optical Imaging Systems, Inc. Method of making a large area imager with UV Blocking layer, and corresponding imager
US6020590A (en) * 1998-01-22 2000-02-01 Ois Optical Imaging Systems, Inc. Large area imager with UV blocking layer
JPH11307782A (ja) 1998-04-24 1999-11-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11340462A (ja) 1998-05-28 1999-12-10 Fujitsu Ltd 液晶表示装置およびその製造方法
KR100528883B1 (ko) * 1998-06-13 2006-02-28 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100325072B1 (ko) 1998-10-28 2002-08-24 주식회사 현대 디스플레이 테크놀로지 고개구율및고투과율액정표시장치의제조방법
KR20000027776A (ko) * 1998-10-29 2000-05-15 김영환 액정 표시 장치의 제조방법
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW428328B (en) * 1999-07-30 2001-04-01 Hannstar Display Corp Fabricating method of thin film transistor
KR100635943B1 (ko) * 1999-11-04 2006-10-18 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR100690001B1 (ko) * 2000-02-21 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US6359671B1 (en) 2000-02-23 2002-03-19 Planar Systems, Inc. High contrast liquid crystal device
US6500701B2 (en) * 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100796749B1 (ko) * 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100476047B1 (ko) * 2001-05-30 2005-03-10 비오이 하이디스 테크놀로지 주식회사 에프.에프.에스 모드의 액정표시장치의 제조방법
KR100897487B1 (ko) * 2001-06-05 2009-05-14 엘지디스플레이 주식회사 액정표시소자의 어레이 기판 및 그 제조방법
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
US20030122987A1 (en) * 2001-12-28 2003-07-03 Myung-Joon Kim Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof
TWI292849B (de) * 2001-12-31 2008-01-21 Prime View Int Corp Ltd
US7317208B2 (en) * 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
AU2002255377A1 (en) * 2002-03-07 2003-09-16 Samsung Electronics Co., Ltd. Contact portion of semiconductor device, and method for manufacturing the same, thin film transistor array panel for display device including the contact portion, and method for manufacturing the same
KR100480333B1 (ko) * 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100525437B1 (ko) * 2002-04-19 2005-11-02 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
TW564327B (en) * 2002-10-14 2003-12-01 Hannstar Display Corp Active color filter on array structure and its manufacturing method
TW586336B (en) * 2003-06-30 2004-05-01 Ritdisplay Corp Electrode substrate of flat panel display
TWI305420B (en) * 2006-06-20 2009-01-11 Au Optronics Corp Thin film transistor array substrate and method for fabricating the same
KR20080060861A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5258467B2 (ja) * 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8508835B2 (en) * 2010-11-02 2013-08-13 Creator Technology B.V. Display comprising an increased inter-pixel gap
JP5638403B2 (ja) 2011-01-26 2014-12-10 株式会社ジャパンディスプレイ 表示装置
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN105785654A (zh) 2014-12-22 2016-07-20 业鑫科技顾问股份有限公司 液晶显示面板及其制作方法
CN107425076B (zh) * 2017-05-17 2020-06-02 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示面板
CN110459607B (zh) * 2019-08-08 2021-08-06 Tcl华星光电技术有限公司 薄膜晶体管阵列基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717631A (en) * 1986-01-16 1988-01-05 Rca Corporation Silicon oxynitride passivated semiconductor body and method of making same
JP2847745B2 (ja) * 1989-04-25 1999-01-20 日本電気株式会社 薄膜トランジスタ
JP2538086B2 (ja) * 1990-01-11 1996-09-25 松下電器産業株式会社 液晶表示デバイスおよびその製造方法
JPH06208132A (ja) * 1990-03-24 1994-07-26 Sony Corp 液晶表示装置
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JP2616160B2 (ja) * 1990-06-25 1997-06-04 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
JP2702294B2 (ja) * 1991-02-21 1998-01-21 シャープ株式会社 アクティブマトリクス基板
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH055898A (ja) * 1991-06-27 1993-01-14 Casio Comput Co Ltd 薄膜素子形成パネル
JP3288741B2 (ja) * 1992-02-07 2002-06-04 住友電気工業株式会社 半導体受光素子の製造方法
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법

Also Published As

Publication number Publication date
JPH08328041A (ja) 1996-12-13
DE69634888D1 (de) 2005-08-04
US5621556A (en) 1997-04-15
EP0745886B1 (de) 2005-06-29
EP0745886A2 (de) 1996-12-04
EP0745886A3 (de) 1998-04-08

Similar Documents

Publication Publication Date Title
DE69634888T2 (de) Kontaktlochätzverfahren für eine Flüssigkristallanzeige mit aktiver Matrix
DE68920130T2 (de) Flüssigkristallanzeige mit aktiver Matrix.
DE69131987T2 (de) Flüssigkristall-Anzeigevorrichtung
DE19814676C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE3689843T2 (de) Steuerschaltung einer Flüssigkristallanzeige.
DE69210886T2 (de) Substrat mit Dünnfilmelementen
DE68923727T2 (de) Verfahren zur Herstellung eines aktiven Matrixsubstrats.
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE3750573T2 (de) Dünnschicht-Transistoranordnung für Anzeigetafel aus Flüssigkristallen.
DE69808405T2 (de) Anschlussflächenstruktur für Flüssigkristallanzeige und Halbleiterbauelement und Verfahren zu deren Herstellung
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
DE69110563T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE3587470T2 (de) Flüssigkristallanzeigevorrichtung.
DE19623292C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE102004021157B4 (de) Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben
DE3884891T2 (de) Aktive Matrixzelle und deren Herstellungsverfahren.
DE102009058245B4 (de) Arraysubstrat für eine Anzeigevorrichtung und Verfahren zum Herstellen derselben
DE3886198T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE19710248C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE69325849T2 (de) Verfahren zum Herstellen von Metalleiter auf einem isolierenden Substrat
DE4337849C2 (de) Signalleitungsstruktur für eine Dünnfilmtransistor-Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE102004037011B4 (de) Flüssigkristallanzeigevorrichtung
DE4318028A1 (de) Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung
DE19746055A1 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
8364 No opposition during term of opposition