DE69415495T2 - Antiblockierungsregelvorrichtung - Google Patents

Description

Technisches Gebiet
• Die Erfindung betrifft eine Antiblockierregelvorrichtung zur Regelung von Kraftfahrzeugbremsen.
Stand der Technik
• Immer mehr moderne Personenkraftwägen sind mit Antiblockierregelvorrichtungen ausgestattet, um deren Bremsen abhängig von den Straßenbedingungen höchst effizient zu regeln.
• Eine Antiblockierregelvorrichtung dient dazu, den Druck der Bremsflüssigkeit auf den Radzylinder zu reduzieren, nachdem eine Tendenz des entsprechenden Rades, zu blockieren, erfasst wurde, und den Druck der Bremsflüssigkeit wieder anzuheben, wenn die Tendenz zu blockieren verschwindet. Durch die Wiederholung derartiger Drucksenkungen und -anhebungen in einem sehr kurzen Zeitraum kann der Personenkraftwagen schnell gebremst und gleichzeitig dessen Stabilität aufrechterhalten werden.
• Da eine Antiblockierregelvorrichtung eine Vorrichtung ist, die den Bremsdruck senkt, während die Bremsen betätigt werden, muss sie nicht nur dann höchst zuverlässig arbeiten, wenn das gesamte Bremssystem normal funktioniert, sondern auch dann, wenn das System versagt. Denn absolute Zuverlässigkeit ist für jede der verschiedenen Funktionen erforderlich, einschließlich der Funktion des Errechnens der Raddrehzahlen, der Beschleunigung, der geschätzten Fahrgeschwindigkeit, der Schlupfraten, etc., und der Funktion der Erzeugung eines Drucksenkungssignals zur Reduzierung des Bremsdrucks auf einen Radzylinder nach den Ergebnissen der Berechnung. Darüber hinaus muss sie die Funktion haben, eine Drucksenkung zu verhindern, wenn das Bremssystem ausgefallen ist.
• Das US-Patent 4546437 und die ungeprüfte japanische Patentveröffentlichung 63-233401 offenbaren Antiblockierregelschaltungen, die allen vorstehend genannten Anforderungen genügen.
• Die in dem erstgenannten Dokument offenbarte Regelschaltung weist zwei voneinander unabhängige Mikrocomputer auf Jeder Computer erhält die Daten des anderen Computers und überwacht sie. Einer der Computer ist ein Hauptcomputer, der Regelventile und andere Teile der Bremsen regelt.
• Auch die in dem letztgenannten Dokument offenbarte Regelschaltung weist zwei voneinander unabhängige Mikrocomputer auf. Jedes Eingangssignal wird in zwei identische Signale aufgeteilt, die in die jeweiligen Mikrocomputer eingegeben werden. Auf der Basis der erhaltenen Signale führen die beiden Computer identische Berechnungen durch und geben unabhängig voneinander Signale aus. Sind die Ausgangssignale der beiden Computer identisch, so erfolgt auf der Basis der Ausgangssignale eine Antiblockierregelung. Wenn die beiden Signale unterschiedlich sind und der Unterschied innerhalb eines zulässigen Bereichs ist, erfolgt eine Antiblockierregelung auf der Basis von Signalen, die durch einen derartigen Unterschied bestimmt werden. Ist der Unterschied zu groß, so wird die Antiblockierregelfunktion deaktiviert.
• Eine ähnliche Antiblockierregelvorrichtung ist aus dem Dokument FR-A-2 345 321 bekannt, wobei jeder Kanal Ihr ein gemessenes Signal, das einem bestimmten Rad entspricht, mit zwei identischen Arithmetik-Einheiten versehen ist, um das entsprechende Signal zu verarbeiten. Die Ausgangssignale der beiden Arithmetik-Einheiten jedes Kanals werden durch ein Vergleichsmittel verarbeitet, wobei die Ausgangssignale jedes der Paare von Arithmetik-Einheiten gekreuzt werden.
• Beide vorstehend genannten herkömmlichen Antiblockierregelschaltungen benötigen mehr als einen Mikrocomputer und sind daher meist teuer, obwohl sie relativ zuverlässig sind.
• Eine mögliche Lösung für dieses Problem besteht darin, einen einzigen Mikrocomputer zu verwenden, der die gleiche Funktion hat, wie sie in einem herkömmlichen aus einer Baugruppe bestehenden Mikrocomputer verarbeitet wird.
• Ein derartiger Mikrocomputer kann mit zwei Programmen versehen werden, um Signale zu verarbeiten, die in zwei Teile aufgeteilt sind. Logische Operationen nach beiden Programmen werden jedoch in einer einzigen Einheit ausgeführt. Daher ist es unmöglich, ein Versagen der einzigen Einheit zu erfassen.
• Der Erfindung liegt die Aufgabe zugrunde, eine Antiblockierregelvorrichtung zu schaffen, bei der in zwei Linien/Leitungen/Zeilen... aufgeteilte Signale in der Logikbetriebsschaltung eines einzigen Mikrocomputers verarbeitet werden, und die kostengünstiger ist und so sicher, beständig und zuverlässig wie eine herkömmliche Regelvorrichtung mit zwei unabhängigen Mikrocomputern arbeitet.
Offenbarung der Erfindung
• Erfindungsgemäß wird diese Aufgabe durch eine Antiblockierregelvorrichtung mit den Merkmalen des Anspruchs 1 erfüllt.
• Bei dieser Anordnung werden die Raddrehzahlsignale aus den Raddrehzahlerfassungsmitteln in der Eingangsverarbeitungseinheit verarbeitet, in zwei Teile aufgeteilt und durch unterschiedliche Eingangsanschlüsse in die einzige Betriebssteuerlogikeinheit eingegeben. Die Betriebssteuerlogikeinheit verarbeitet die Signale und erzeugt Ausgangssignale durch unterschiedliche Ausgangsanschlüsse. Die Ausgangssignale werden in der die Ausgangssignale bestimmenden Logikschaltung verarbeitet und zur Regelung des Drucks der Bremsflüssigkeit verwendet, indem zumindest Magnetventile angesteuert werden, wodurch ein Blockieren der Räder verhindert wird.
• In der Logikbetriebsschaltung werden zwei Eingangssignale verglichen. Liegt der Unterschied zwischen ihnen in einem vorherbestimmten Bereich, werden sie als normal beurteilt, und die Antiblockierregelung beginnt. Andernfalls werden sie als nicht normal beurteilt, und die Antiblockierregelung wird gestoppt. Im Gegensatz zu herkömmlichen Anordnungen erfolgen diese Steuer- bzw. Regel- und Überwachungsfunktionen in der einzigen Betriebssteuerlogikeinheit.
• Während der Antiblockierregelung werden zahlreiche verschiedene Arbeitsgänge hauptsächlich auf der Basis der Raddrehzahlsignale ausgeführt, um zu bestimmen, ob der Bremsdruck angehoben oder gesenkt werden soll. Wenn die Geschwindigkeit des Fahrzeugs jedoch aufgrund starken Bremsens schnell absinkt, könnte der differenzierte Wert der Raddrehzahlsignale die Beschleunigung nicht unbedingt genau repräsentieren. Daher ist es gängige Praxis, zusätzlich zu den Raddrehzahlsensoren einen Beschleunigungsdetektor anzuordnen.
• Es ist zu bevorzugen, dass das Fahrzeugbeschleunigungssignal nach dem Aufteilen in zwei Teile auch in die Logikschaltung eingegeben wird. Das Beschleunigungssignal wird als Beschleunigungs-Referenzsignal in die Verarbeitungs schaltungen eingegeben. Wenn der Unterschied zwischen dem Fahrzeugbeschleunigungssignal, das durch Differenzieren der Raddrehzahlsignale erzielt wird, und dem Beschleunigungs-Referenzsignal größer ist als ein vorherbestimmter Wert, wird das letztgenannte Signal als korrektes Referenzsignal verwendet.
• Das Schaltsignal aus dem Schalt-Eingangssignalerfassungsmittel wird zur Verbesserung der Genauigkeit der Antiblockierregelung verwendet. Denn dieses Signal wird auch als Referenz verwendet, wenn bestimmt wird, ob Bremsdrücke angehoben oder gesenkt werden sollen.
• Bei dieser Anordnung können die beiden Teilsignale in folgender Reihenfolge verarbeitet werden: Speichern eines der Teilsignale im ersten variablen Speichermittel; Speichern des anderen Teilsignals im zweiten variablen Speichermittel; Verarbeiten des im ersten variablen Speichermittel gespeicherten Signals; und Verarbeiten des im zweiten variablen Speichermittel gespeicherten Signals.
• In einer weiteren Ausführungsform weist die Antiblockierregelvorrichtung eine Eingangsvergleichs-/Verarbeitungseinheit auf, um durch den Vergleich der Signale jegliche Abnormalität der Signale zu erfassen, eine Einheit zur Beurteilung des Druckanstiegs bzw. der Drucksenkung, um die Raddrehzahlen, eine Referenzraddrehzahl, Schlupfraten, etc. nach einem vorherbestimmten Arbeits- bzw. Betriebsprogramm zu errechnen, und um Steuersignale zum Anheben, Senken oder Halten der Bremsdrücke zu erzeugen, und eine Ausgangssignalverteilungseinheit, um die Ausgangssignale auf vorherbestimmte Anschlüsse zu verteilen. Die Ausgangssignale werden in einer Ausgangsverarbeitungsschaltung verarbeitet und zur Ansteuerung von Magnetventilen, Relais und anderen Elementen verwendet.
• Das Beschleunigungssignal aus dem Fahrzeugbeschleunigungsdetektor wird vorzugsweise in zwei identische Signale aufgeteilt und durch unterschiedliche Eingangsanschlüsse in die einzige Betriebssteuerlogikeinheit eingegeben. Die beiden Teilsignale werden in einer zweiten Eingangsvergleichs- /Verarbeitungseinheit verglichen, um zu beurteilen, ob sie normal sind oder nicht. Dann werden die Signale als Beschleunigungs-Referenzsignal, das dazu verwendet wird, zu beurteilen, ob die Bremsdrücke angehoben oder gesenkt werden sollen, der Einheit zur Beurteilung des Druckanstiegs bzw. der Drucksenkung zugeführt.
• Eine derartige Regelvorrichtung kann außerdem ein Mittel zur Erzeugung eines Bremsschaltsignals aufweisen. Es wird in der Logikschaltung auf die gleiche Weise verarbeitet wie das Raddrehzahlsignal.
• Darüber hinaus kann sie eine Schaltung zur Überwachung des Eingangsanschlusses aufweisen, mit einem zusätzlichen Eingangsanschluss, der nur mit einem der Ausgangsanschlüsse verbunden ist, und eine Eingangsschaltung zur Überwachung eines Signals, das von dem einen der Ausgangsanschlüsse in den zusätzlichen Eingangsanschluss eingegeben wird.
• Außerdem kann die Schaltung zur Erkennung abnormaler Ausgangssignale die beiden Ausgangssignale als normal beurteilen, wenn das Zeitintervall zwischen der jeweiligen Erzeugung der beiden Ausgangssignale kleiner ist als ein vorherbestimmter Wert, und kann die beiden Ausgangssignale als nicht normal beurteilen, wenn dieses Zeitintervall größer ist als der vorherbestimmte Wert. In einer weiteren Ausführungsform der Erfindung weist die einzige Mikroprozessor-Zentraleinheit folgende Elemente auf: eine CPU; mindestens einen Ein gangsanschluss; ein Verarbeitungsprogramm zur Ansteuerung der CPU, damit diese ein durch den Eingangsanschluss eingegebenes Eingangssignal verarbeitet, um ein Ausgangssignal zu bestimmen; ein variables Speichermittel zum Speichern des Eingangssignals und des Ausgangssignals; und ein erstes und ein zweites Prüfprogramm, um die CPU separat so anzusteuern, dass diese voneinander getrennte logische Operationen ausführt, die Ergebnisse der logischen Operationen vergleicht und ein Abnormalitätssignal erzeugt, wenn die Ergebnisse nicht übereinstimmen.
• Bei dieser Anordnung erfolgt die Antiblockierregelung unter Verwendung eines einzigen Mikrocomputers, im Gegensatz zu herkömmlichen Anordnungen, bei welchen zwei Mikrocomputer entweder parallel zueinander oder zur gegenseitigen Überwachung verwendet werden. Ein derartiges System ist jedoch unsicher und unzuverlässig, wenn es kein Prüfmittel aufweist.
• Daher ist bei dieser Anordnung ein erstes und ein zweites Prüfprogramm vorgesehen, um zu prüfen, ob der Mikrocomputer normal funktioniert, und damit die Sicherheit, Beständigkeit und Zuverlässigkeit der gesamten Vorrichtung zu verbessern.
• Gewöhnlich erfolgt der Prüfvorgang durch das erste und das zweite Prüfprogramm, bevor das normale Steuer- bzw. Regelprogramm (bei dieser Erfindung das Antiblockierregelprogramm) gestartet wird. Er kann jedoch auch während oder nach dem Steuer- bzw. Regelprogramm ausgeführt werden.
• Bei einer Anordnung weist der Eingangsanschluss mindestens zwei Eingangsanschlüsse auf, durch die zwei identische Signale, welche durch Teilen eines einzigen Eingangssignals erzeugt werden, separat eingegeben werden; das Verarbei tungsprogramm und das variable Speichermittel weisen ein erstes Verarbeitungsprogramm und ein erstes variables Speichermittel zur Aufnahme und Verarbeitung eines der beiden Teilsignale und ein zweites Verarbeitungsprogramm und ein zweites variables Speichermittel zur Aufnahme und Verarbeitung des anderen Teilsignals auf; die zentrale Logikschaltung verarbeitet die durch die ersten und zweiten Programme bzw. Speichermittel erzeugten Signale, so dass ein erstes und ein zweites Ausgangssignal erzeugt wird; der Ausgangsanschluss weist mindestens zwei Ausgangsanschlüsse auf, durch die jeweils das erste und das zweite Ausgangssignal ausgegeben werden, und die logischen Operationen im ersten und zweiten Prüfprogramm werden ausgeführt, bevor die logischen Operationen in den ersten und zweiten Verarbeitungsprogrammen ausgeführt werden.
• Die Betriebssteuerlogikeinheit dieser Erfindung ist die gleiche einzige Betriebssteuerlogikeinheit wie bei der ersten Erfindung, abgesehen davon, dass sie außerdem das erste und das zweite Prüfprogramm aufweist. Die Prüfprogramme prüfen, ob die zentrale Logikbetriebsschaltung normal funktioniert, indem sie beurteilen, ob die Ergebnisse der logischen Operationen der beiden Prüfprogramme übereinstimmen, bevor die logischen Operationen gemäß den Hauptprogrammen gestartet werden.
• Bei der Ausführung der Prüfungsoperationen durch die beiden Prüfprogramme werden Befehle aus der zentralen Logikbetriebsschaltung dem ersten Verarbeitungsprogramm bzw. dem variablen Speichermittel und dem zweiten Verarbeitungsprogramm bzw. dem variablen Speichermittel in der gleichen Reihenfolge zugeführt wie bei der Verarbeitung des ersten und des zweiten Hauptsteuerprogramms in der Betriebssteuerlogikeinheit.
• Stimmen die Ergebnisse der logischen Operationen in den beiden Prüfschaltungen überein, so wird die zentrale Logikbetriebsschaltung als normal funktionierend beurteilt. Damit wird die Antiblockierregelung gestartet. Wenn sie nicht übereinstimmen, wird die zentrale Logikbetriebsschaltung als nicht normal beurteilt, und ein Abnormaliätssignal wird erzeugt.
• Bei einem derartigen Prüfvorgang ist es zu bevorzugen, dass eines der beiden Prüfprogramme Multiplikationen und Subtraktionen für die Daten in dem entsprechenden variablen Speichermittel durchführt, während das andere Prüfprogramm Divisionen und Additionen für die Daten in dem anderen variablen Speichermittel durchführt.
• Wie beschrieben, werden in den jeweiligen Prüfschaltungen unterschiedliche arithmetische Operationen ausgeführt. Die Ergebnisse sollen jedoch gleich sein, soweit die zentrale Logikbetriebsschaltung normal funktioniert. Damit ist es möglich, ein Versagen der einzigen Betriebssteuerlogikeinheit mit einem hohen Maß an Sicherheit, Beständigkeit und Zuverlässigkeit zu erfassen.
• Bei einer Anordnung führt eines der Prüfprogramme Multiplikationen und Subtraktionen für die Daten durch, die in einem der variablen Speichermittel gespeichert sind, während das andere Prüfprogramm Divisionen und Additionen für die Daten durchführt, die in dem anderen variablen Speichermittel gespeichert sind. Denn durch die jeweiligen Prüfprogramme sollten unterschiedliche arithmetische Operationen ausgeführt werden.
• In diesem Fall ist es zu bevorzugen, dass die Prüfprogramme alle Befehle der zentralen Logikbetriebsschaltung einschließlich der Befehle für das Setzen und Rücksetzen von Flags, der Satzbeurteilungsbefehle und der Zuweisungs- /Takeoutbefehle prüfen können.
• Bei dieser Anordnung prüfen die ersten und zweiten Prüfprogramme alle Befehle der zentralen Logikbetriebsschaltung. Da alle Befehle der zentralen Logikbetriebsschaltung geprüft werden, um festzustellen, ob sie normal sind, wird die Sicherheit, die Beständigkeit und die Zuverlässigkeit des Betriebs verbessert.
Kurze Beschreibung der Zeichnung In der Zeichnung zeigen:
• Fig. 1 ein vollständiges schematisches Blockschaltbild einer Ausführungsform einer Antiblockierregelvorrichtung;
• Fig. 2 ein schematisches Flussdiagramm der Betriebssteuerlogikeinheit;
• Fig. 3 ein detailliertes Flussdiagramm der Steuerlogik-Anschlussüberwachungseinheit;
• Fig. 4 ein Flussdiagramm des Eingangssignal-Überwachungsprozesses;
• Fig. 5 ein Flussdiagramm der Vergleichs-/Verarbeitungseinheit;
• Fig. 6 ein Blockschaltbild einer modifizierten Ausführungsform eines Mikrocomputers; und
• Fig. 7 den schematischen Fluss bzw. das Programm des Befehlsausführungsprogramms.
Beste Art der Ausführung der Erfindung
• Nachfolgend werden Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnung beschrieben.
• Fig. 1 ist ein Blockschaltbild einer Antiblockierregelschaltung der Ausführungsform. S1-S4 sind Raddrehzahlsensoren, die Signale erzeugen, welche Frenquenzen haben, die proportional zu den entsprechenden Raddrehzahlen sind. G bezeichnet einen Fahrzeugbeschleunigungssensor. SW ist ein Detektor zur Erfassung von Stopschaltsignalen.
• Signale aus den Raddrehzahlsensoren S1-S4 werden in eine Eingangssignal- Verarbeitungsschaltung 1 eingegeben, wo sie in Wellenform gebracht, in Binärsignale umgewandelt und in zwei identische Signale aufgeteilt werden. Die so aufgeteilten Signale werden durch Eingangsanschlüsse in vorherbestimmten Zeitintervallen in einen One-Chip-Mikrocomputer 11 eingegeben. Im Besonderen wird das Signal aus dem Raddrehzahlsensor S1 durch die Anschlüsse P01 und P11 eingegeben, das Signal aus dem Raddrehzahlsensor S2 wird durch die Anschlüsse P02 und P12 eingegeben, das S3-Signal wird durch die Anschlüsse P03, P13 eingegeben, und das S4-Signal durch die Anschlüsse P04, P14.
• Die Signale aus dem Beschleunigungssensor G und dem Stopschaltsignaldetektor SW werden in einer Eingangssignal-Verarbeitungsschaltung 2 verarbeitet, in Wellenform gebracht und in zwei identische Signale aufgeteilt, und in den Mikrocomputer 11 eingegeben. Das Signal aus dem Beschleunigungssensor G wird die in Anschlüsse P05, P15 eingegeben, während das Schaltsignal in die Anschlüsse P06, P16 eingegeben wird.
• Die in den Mikrocomputer eingegebenen Raddrehzahlsignale werden in eine Steuer-/Verarbeitungsschaltung im Mikrocomputer verarbeitet. Wie in Fig. 2 dargestellt, weist die Steuer-/Verarbeitungsschaltung eine Eingangssignal- Speicher-/Verarbeitungseinheit auf, eine erste Verarbeitungseinheit, eine erste Einheit zur Beurteilung des Druckanstiegs bzw. der Drucksenkung, eine erste Einheit zur Bestimmung des Ausgangssignals, einen ersten Ausgangssignalspeicher, eine zweite Reihe von Einheiten, die mit der ersten Reihe von Einheiten von den ersten Verarbeitungseinheiten bis zum ersten Ausgangssignalspeicher identisch sind, eine Ausgangssignal-Verarbeitungseinheit, eine Eingangsanschluss-Überwachungsschaltung, und einen Ausgangssignal-Komparator. Diese Einheiten sind alle in dem einzigen One-Chip-Mikrocomputer aufgenommen.
• Die geteilten Eingangssignale werden in vorherbestimmten Addressen in der Eingangssignal-Speicher-/Verarbeitungseinheit G1 gespeichert. Die erste Verarbeitungseinheit G2 errechnet auf der Basis der Eingangssignale Raddrehzahlen, Radbeschleunigungen, die geschätzte Fahrzeuggeschwindigkeit, Schlupfraten, etc. Die Einheit G3 zur Beurteilung des Druckanstiegs bzw. der Drucksenkung beurteilt auf der Basis der Ergebnisse der Berechnung in G2, ob ein Druckanstiegssignal oder ein Drucksenkungssignal erzeugt werden soll. Das in G3 gewählte Ausgangssignal wird aus der Einheit G4 zur Bestimmung des Ausgangssignals ausgegeben und in dem Ausgangssignalspeicher G5 gespeichert.
• Wie bereits erwähnt, sind die Einheiten G6-G9 mit den Einheiten G2-G5 identisch. Die in zwei identische Signale aufgeteilten Raddrehzahlsignale werden jeweils in den beiden Reihen von Einheiten G1-G5 und G6-G9 verarbeitet.
• Die Ausgangssignal-Verarbeitungseinheit G10 überträgt Ausgangssignale, die in den obigen zwei Reihen von Einheiten erzeugt wurden, paarweise auf die Magnetventile, Relais und andere anzusteuernde Elemente durch die Ausgangsanschlüsse P21 und P31, P22 und P32, P23 und P33, P24 und P34, P25 und P35, und P26 und P36.
• Die Eingangsanschluss-Überwachungseinheit G11 überwacht die Ausgangssignale, indem sie die Ausgangssignale aus dem Ausgangsanschluss P37 in den Eingangsanschluss P17 eingibt. Wenn sie eine Abnormalität feststellt, beispielsweise aufgrund des Versagens eines Eingangsanschlusses, so erzeugt sie ein Abnormaiitätssignal, um die Magnetventile oder andere anzusteuernde Elemente zu deaktivieren.
• Die Ausgangssignale werden über den Ausgangssignal-Komparator G12 mit NAND-Elementen C1-C11 und NOR-Elementen C2-C12 den Antriebseinheiten 12 zugeführt, um die Magnetventile 13, 13&sub2;... zu betreiben. Das Ausgangssignal einer Watchdog-Schaltung 14 wird ebenfalls in die NOR-Elemente C2, C4, C6, C8, C10, C12 eingegeben. Wenn die Watchdog-Schaltung 14 eine Abnormalität im Mikrocomputer feststellt, erzeugt sie ein Abnormalitäts-Erfassungssignal und unterbindet damit die Ausgabesignale der NOR-Elemente.
• Obwohl nicht dargestellt, sind in der Steuer-/Verarbeitungsschaltung zwei zusätzliche Reihen von Einheiten vorgesehen, die mit den Reihen von Einheiten gemäß Fig. 2 identisch sind, um jegliche Abnormalität der Signale aus dem Beschleunigungssensor G und dem Stopschaltsignaldetektor SW zu prüfen.
• Das Bezugszeichen 15 bezeichnet Überwachungsleitungen für die Ausgangssignale.
• Nachfolgend wird die Arbeitsweise dieser Ausführungsform unter Bezugnahme auf das Flussdiagramm in Fig. 3 beschrieben.
• Nach dem Verarbeiten der Signale aus den Raddrehzahlsensoren S1-S4, G und SW in den Eingangssignal-Verarbeitungsschaltungen 1 und 2 werden diese in die Eingangssignal-Speicher-/Verarbeitungseinheit G1 eingegeben. In dieser Einheit werden mit dem arithmetischen Register, das in Schritt S1 in der Gruppe R0 festgelegt ist, die Eingangssignale S1-S4, G und SW über die Anschlüsse P01-06 (Schritt S2) in die Einheit G1 gelesen und in einem RAM unter den Adressen $FD00-05 (Schritt S3) gespeichert.
• Dann wird mit dem arithmetischen Register, das in Schritt S4 in der Gruppe R1 festgelegt ist, die andere der beiden identischen Gruppen von Eingangssignalen S1-S4, G und SW über die Anschlüsse P11-16 (Schritt S5) in die Einheit G1 gelesen und in einem RAM unter den Adressen $FE00-05 (Schritt S6) gespeichert.
• In diesem Zustand werden, wenn das arithmetische Register in Schritt S7 wieder in die Gruppe R0 zurückgesetzt ist, die Eingangssignale, die unter $FD00-05 in dem RAM gespeichert sind; ausgelesen (Schritt S8) und in Steuervariablen WS1- 4, WSG und WSS umgewandelt, die proportional zu den Frequenzen der jeweiligen Eingangssignale sind. Auf der Basis dieser Variablen werden die Raddrehzahlen, die Radbeschleunigung, die geschätzte Fahrzeuggeschwindigkeit und die Schlupfraten errechnet (Schritt S9).
• In Schritt S10 wird auf der Basis der Ergebnisse der obengenannten Berechnung bestimmt, ob die Bremsdrücke erhöht oder reduziert werden sollen. Im Besonderen wird auf der Basis der erzielten Schlupfraten beurteilt, ob der Bremsdruck auf jedes Rad erhöht oder reduziert werden soll.
• Eine derartige Beurteilung erfolgt auf der Basis der Variablen, die durch die Berechnung in Schritt S9 erzielt wurden. Wenn beispielsweise die Drehzahl eines bestimmten Rades unter einen Schwellenwert abfällt, wird anhand des Unter schieds zwischen der errechneten Raddrehzahl und dem Schwellenwert beurteilt, welches Signal abzugeben ist um den Steuermodus für die Magnetventile vom Modus des Druckanstiegs in den Modus der Drucksenkung oder vom Modus des Druckanstiegs in den Modus des Druckhaltens zu ändern. Dann wird in Schritt S11 das Signal zur Drucksenkung oder zum Halten des Drucks erzeugt, um den Bremsdruck zu regeln, indem die Magnetventile V1 und V2 geöffnet und/oder geschlossen werden.
• Die Tatsache, dass die Drehzahl eines Rades niedriger ist als der obengenannte Schwellenwert, bedeutet, dass die Schlupfrate dieses Rades hoch ist. Mit anderen Worten, in diesem Zustand wird die Bremskraft nicht effektiv genutzt, um die Reibung des Reifens zu erhöhen. Um also die Reibung zu erhöhen, reduziert der Computer die Bremskraft für einen Moment, obwohl das Bremspedal gerade betätigt wird.
• Sobald die Schlupfrate ausreichend gesunken ist, werden die Magnetventile so angesteuert, dass sie den Bremsdruck wieder anheben oder halten. Damit kann das Blockieren der Räder verhindert werden.
• Die Ausgangssignale werden durch die Einheit G4 zur Bestimmung der Ausgangssignale bestimmt, wie oben beschrieben. Die Ausgangssignale werden im RAM unter $FE10-15 gespeichert.
• Dann werden mit dem arithmetischen Register, das in Schritt S13 in der Gruppe R1 festgelegt ist, die Eingangssignale, die im RAM unter SFE00-05 gespeichert sind, ausgelesen und in Steuervariablen WSI, WSG und WSS umgewandelt, die proportional zu den Frequenzen der jeweiligen Eingangssignale sind. In Schritt S15 werden diese Variablen verwendet, um Raddrehzahlen, die Fahrzeugbe schleunigung, die geschätzte Fahrzeuggeschwindigkeit und die Schlupfraten zu errechnen. Die obengenannten Eingangssignale sind diejenigen, die durch die anderen Eingangsanschlüsse als die erstgenannten eingegeben wurden.
• Ähnlich wie bei der ersten Gruppe von Eingangssignalen werden diese Eingangssignale verwendet, um zu beurteilen, ob der Bremsdruck erhöht oder reduziert werden soll (Schritt S16). In Schritt 17 wird auf der Basis der obengenannten Beurteilung ein Ausgangssignal bestimmt und übermittelt. Die Ausgangssignale werden im RAM an den Stellen $FE10-15 gespeichert.
• Auf diese Weise werden auf der Basis der beiden Gruppen von Eingangssignalen, die durch zwei Gruppen von Eingangsanschlüssen eingegeben werden, zwei Ausgaben bestimmt. Die Ausgangssignale, die auf der Basis der Eingangssignale bestimmt wurden, welche durch die erste Gruppe von Eingangsanschlüssen eingegeben wurden, werden durch die Anschlüsse P31-36 ausgegeben (Schritt S19). Die Ausgangssignale in der anderen Gruppe, die im RAM unter FD10-15 gespeichert sind, werden ausgelesen (S21), wobei das arithmetische Register in S20 in der Gruppe R0 festgelegt ist, und durch die Anschlüsse P21-26 (S22) ausgegeben.
• In diesem Fall werden beispielsweise an den Anschlüssen P21 und P31 HI- Signale erzeugt, wenn die Betätigung des Magnetventils V1 angefordert wird. Die HI-Signale werden in das NAND-Element C1 eingegeben. Damit wird ein LOW-Signal aus dem Element C1 an das NOR-Element von C2 ausgegeben. Außerdem wird das WD-Signal in C2 eingegeben.
• Das WD-Signal ist ein Überwachungssignal, das dazu vorgesehen ist, sich in ein HI-Signal zu ändern, falls der One-Chip Mikrocomputer aus unbekannten Grün den abgestürzt ist oder nicht mehr funktioniert. Normalerweise ist das WD- Signal auf einem niedrigen Level. Daher sind in einem normalen Zustand bei der Anforderung, das Magnetventil zu betätigen, beide auf das C2 angelegten Signale auf einem niedrigen Level, so dass ein Signal zur Betätigung des Magnetventils 131 (V1) auf die Betätigungsschaltung 121 (DV1) übertragen und das Ventil V1 betätigt wird. Die anderen Magnetventile 132-4 (DV2-4) werden auf die gleiche Weise angesteuert.
• Wenn der Mikrocomputer Ausgangssignale erzeugt, überprüft die Einheit G11 zur Überwachung des Eingangsanschlusses, ob an den Eingangsanschlüssen eine Abnormalität bei der Eingabe existiert. Im Besonderen wird, wie in Fig. 4 dargestellt, eine HI-Ausgabe von dem Anschluss P37 auf den Anschluss P17 übertragen, wobei das arithmetische Register in Gruppe R2 festgelegt ist, und es wird beurteilt, ob am Anschluss P17 tatsächlich ein HI-Signal angekommen ist oder nicht. Wenn das erhaltene Signal tatsächlich ein HI-Signal ist, dann wird ein LOW-Signal vom Anschluss P37 zum Anschluss P17 gesandt, um zu überprüfen, ob das am Anschluss 17 angekommene Signal tatsächlich ein LOW-Signal ist. Wenn dies der Fall ist, werden die Eingangsanschlüsse als normal funktionierend beurteilt.
• Ein Versagen bei der Annahme eines HI- oder LOW-Signals am Anschluss P17, wenn ein HI- oder LOW-Signal vom Anschluss 37 gesandt wird, deutet darauf hin, dass einer oder einige der Eingangsanschlüsse eine Fehlfunktion haben. In diesem Fall erzeugt die Überwachungseinheit G11 ein Abnormalitätssignal, um die Ausgangssignale zu den Magnetventilen (V1-V4) zu unterbinden und damit die Antiblockierregelvorrichtung außer Betrieb zu setzen. Obwohl dies nicht in den Figuren dargestellt ist, wird bei der Erzeugung des Abnormalitätssignals eine Warnleuchte in der Nähe des Fahrers angeschaltet, um den Fahrer darüber zu informieren, dass die Antiblockierregelung funktionsunfähig geworden ist.
• Nach dem Überprüfen der Eingangsanschlüsse werden die Ausgänge durch den Ausgangssignal-Komparator G12 überprüft. In Schritt S26 werden die beiden Gruppen von Ausgangssignalen an den beiden Gruppen von Ausgangsanschlüssen ($FD10-15 und $FE10-15) und die Überwachungssignale der Ausgangssignale, d.h. die in der Einheit zur Bestimmung der Ausgangssignale bestimmten Ausgangssignale, ausgelesen, und in Schritt 27 werden diese drei Gruppen von Signalen so miteinander verglichen, wie dies in dem Flussdiagramm in Fig. 5 dargestellt ist. Nachdem der Ausgangswert der Variablen N auf Null gesetzt wurde, wird in Schritt S271 beurteilt, ob die erste Gruppe von Ausgangssignalen FD10-15 und die zweite Gruppe von Ausgangssignalen FE10-15 identisch sind. Ist dies der Fall, so wird in Schritt S272 beurteilt, ob die erste Gruppe von Signalen FD10-15 mit den Überwachungssignalen (Anschlüsse P41-46) identisch sind.
• Ist dies der Fall, so wird in Schritt S273 auf einem Zähler FTIM, der zählt, wie oft abnormale Zustände aufgetreten sind (der Minimalwert des Zählers FTIM ist Null), eine ganze Zahl 1 von dem Wert abgezogen. Nachdem dann in Schritt 274 die Variable N um 1 erhöht wurde, wird in Schritt 275 beurteilt, ob N=5 oder nicht. Da N anfänglich auf Null gesetzt wird, kehrt das Programm zum Ausgangspunkt des Flussdiagramms zurück, und die Ausgangssignale werden wieder verglichen.
• Diese Signalvergleichsroutine wird wiederholt, bis N gleich fünf wird. Wenn sich während dieser Routine herausstellt, dass beispielsweise in Schritt S271 eines der Signale FD10-15 nicht mit dem entsprechenden Signal der Signale FE10-15 übereinstimmt, wird der Zähler FTIM um drei erhöht (in Schritt S276). Jede Verschiedenheit der Signale in Schritt 272 führt ebenfalls zu einer Erhöhung des Zählers um drei.
• In Schritt 277 wird beurteilt, ob der Zähler FTIM eine Zahl unter Sechs anzeigt. Ist dies der Fall, so bedeutet das, dass die Verschiedenheit der Signale nur einmal aufgetreten ist, was immer noch als normal angenommen werden kann. Damit kehrt der Computer zur normalen Routinerunde zurück. Zeigt der Zähler eine Zahl gleich oder größer Sechs an, so bedeutet das, dass die Verschiedenheit der Signale mehr als einmal aufgetreten ist, was nicht akzeptiert werden kann. Also beurteilt der Computer die Ausgangssignale als nicht normal und ergreift eine Gegenmaßnahme, um dem abnormalen Zustand zu begegnen.
• Auch wenn eine Verschiedenheit zwischen den Überwachungs- Ausgangssignalen der Überwachungslinien/... und den Ausgangssignalen zur Ventilbetätigung ermittelt wird, wird die Antiblockierregelfunktion verhindert, indem die Ausgangssignale zu den Ventilen (DV1-V4) unterbunden werden.
• Bisher wurde die Antiblockierregelfunktion beschrieben, die hauptsächlich auf der Basis von Raddrehzahlsignalen erfolgt. Während der Antiblockierregelung, bei der Signale zum Anheben und Senken des Bremsdrucks erzeugt werden, indem Tendenzen der Räder, zu blockieren, erfasst werden, wird ein Fahrzeugbeschleunigungssignal vom Fahrzeugbeschleunigungssensor G als Beschleunigungs-Referenzsignal in die Verarbeitungseinheiten eingegeben. Dieses Beschleunigungssignal wird mit Beschleunigungssignalen verglichen, die durch Differenzieren der Raddrehzahlsignale in den Verarbeitungseinheiten erzeugt wurden. Wenn der Unterschied zwischen den Beschleunigungssignalen, die durch Differenzieren erzeugt wurden, und dem Beschleunigungssignal, das aus dem Sensor G eingegeben wird, größer ist als ein vorherbestimmter Wert, so wird das Beschleunigungs-Referenzsignal statt den Beschleunigungssignalen verwendet, die durch Differenzieren erhalten wurden.
• Das Schaltsignal aus dem Stopschaltsignaldetektor SW wird ebenfalls in die Verarbeitungseinheit eingegeben, und zwar auf die gleiche Weise, wie das Beschleunigungssignal aus dem Beschleunigungssensor G. Der Computer schätzt die Eingangsgeschwindigkeit der Bremsen, d.h. die Geschwindigkeit, bei der das Bremspedal betätigt wird, indem er die Rate der Änderung der Geschwindigkeit der Räder errechnet, nachdem das Stopschaltsignal erfasst wurde. Eine derartige Eingangsgeschwindigkeit wird verwendet, um die Empfindlichkeit der Druckreduzierung einzustellen, wenn die Bremsdrücke erhöht und reduziert werden.
• Bei dieser Ausführungsform werden vier Raddrehzahlsensoren, vier Betätigungsventile und zwei Relais verwendet. Ihre jeweilige Anzahl kann selbstverständlich variieren. So können beispielsweise Raddrehzahlsignale aus zwei Sensoren in den Computer eingegeben werden, während ihre Ausgangssignale drei Ventilen und einem Relais übermittelt werden können.
• Fig. 6 ist ein Blockschaltbild, das die innere Struktur eines Mikrocomputers 11' zeigt - einer leicht abgeänderten Version des Mikrocomputers 11 der ersten Ausführungsform. Auch bei dieser Ausführungsform werden Eingangssignale in der Verarbeitungseinheit 1 oder 2 gemäß Fig. 1 verarbeitet, in zwei identische Signale aufgeteilt, und durch zwei Gruppen von Anschlüssen (einschließlich der Anschlüsse P01 und P11) eingegeben. Da sich diese Ausführungsform von der ersten Ausführungsform nur durch die innere Struktur des Mikrocomputers 11' unterscheidet, wird nicht die gesamte Struktur der gesamten Antiblockierregelvorrichtung gezeigt. Es wird jedoch ersichtlich, dass der Computer 11' auf genau die gleiche Weise mit den anderen Teilen verbunden ist wie der Computer 11 gemäß Fig. 1.
• In den Computer werden jeweils zwei identische Eingangssignale durch zwei I/O-Anschlüsse 111(1) und 111(2) eingegeben. Obwohl dies nicht dargestellt ist, erübrigt es sich, anzumerken, dass jeder I/O-Anschluss auch einen Ausgangsanschluss aufweist.
• Der Computer weist einen Datenbus 112, einen Kurzzeitspeicher (Random Access Memory: RAM) 113 mit Registern 1 and 2, einen Festspeicher (Read Only Memory: ROM) 114 und eine CPU auf. Die Register 1 und 2 sind keine vollständig getrennten Register, sondern stellen nur zwei verschiedene Bereiche in dem einen Speicher dar. Die durch die I/O-Anschlüsse (1) und (2) eingegebenen Eingangssignale werden in den jeweiligen Registern 1 und 2 vorübergehend an vorherbestimmten Stellen gespeichert. Sie speichern auch vorübergehend die Ergebnisse der Berechnungen in der CPU 115.
• Die Antiblockierregelprogramme 1 und 2 werden in zwei verschiedenen Bereichen in dem ROM 114 gespeichert. Außerdem werden in dem ROM 114 Programme zur Ausführung der Befehlsgruppen 1 und 2 (nachfolgend als Befehlsausführprogramme 1 und 2 bezeichnet) gespeichert. Diese beiden Programme sind ebenfalls in zwei verschiedenen Bereichen in dem ROM 114 gespeichert.
• Die CPU 115 ist von herkömmlicher Bauart und weist einen Akkumulator, ein Zwischenregister, einen Mikro-ROM (für Befehlsgruppen) und eine ALU (Algorithmus-Einheit) auf.
• Was den normalen Antiblockierregelvorgang betrifft, so unterscheidet sich die Antiblockierregelung dieser Ausführungsform nicht von der der ersten Ausführungsform. Daher wird hier nur das beschrieben, was sich von der ersten Ausführungsform unterscheidet. Zuerst wird es jedoch als notwendig erachtet, die Zusammenhänge zwischen den Teilen bzw. Schritten gemäß Fig. 3 und denen gemäß Fig. 6 zu klären. Die Eingangssignal-Speicher-/Verarbeitungseinheit G1 gemäß Fig. 3 entspricht dem RAM 113 einschließlich der Register 1 und 2. Das Steuerprogramm 1 umfasst den Schritt S9, der in der ersten Verarbeitungseinheit G2 ausgeführt wird, während das Steuerprogramm 2 den Schritt 15 umfasst, der in der zweiten Verarbeitungseinheit G6 ausgeführt wird.
• Es erübrigt sich, anzumerken, dass die CPU 115 alle notwendigen Berechnungen durchführt, den Druckanstieg bzw. die Drucksenkung beurteilt, und die Ausgangssignale bestimmt.
• Nachfolgend wird die Arbeitsweise dieser Ausführungsform beschrieben. Fig. 7(a) zeigt den Fluss des Hauptbetriebsprogramms und Fig. 7(b) die Schritte zur Überprüfung der Ergebnisse der Berechnungen einschließlich Additionen, Subtraktionen, Multiplikationen und Divisionen. Zum besseren Verständnis der Fig. 7(a) sind die Register 1 und 2 und die Befehlsausführprogramme 1 und 2 parallel zueinander dargestellt. Dies bedeutet jedoch nicht, dass die logische Operation, die auf dem in Register 1 gespeicherten Befehlsausführprogramm 1 basiert, parallel zu dem in Register 2 gespeicherten logischen Operationsprogramm 2 ausgeführt wird. Vielmehr wird das Programm in Register 2 ausgeführt, nachdem das Programm in Register 1 ausgeführt worden ist.
• Wenn das in Register 1 gespeicherte Programm ein Programm ist, mit dem ein bestimmter Eingangswert (X) mit Zwei multipliziert und dann der Eingangswert (X) von dem multiplizierten Wert subtrahiert wird, kann das Programm in Register 2 ein Programm sein, mit dem der Eingangswert (X) durch Zwei dividiert und dann der dividierte Wert zu dem dividierten Wert addiert wird.
• Der Eingangswert (X) kann ein Eingangssignal sein, das erzeugt wird, wenn die Antiblockierregelung begonnen hat. Andernfalls kann ein derartiger Wert ein externes Signal sein, oder ein Signal, das durch ein spezielles, in dem Computer vorgesehenes Signalerzeugungsmittel erzeugt wird. Ein derartiger Wert kann beispielsweise eine ganze Zahl 100 oder 1000 (Binärsignal) sein.
• Bevor die Antiblockierregelung gestartet wird, werden die oben erwähnten Berechnungen in der CPU 115 durchgeführt, wobei der Eingangswert (X) gemäß den Befehlsausführprogrammen 1 und 2 verwendet wird. Die erzielten Ergebnisse werden in den Registern 1 und 2 gespeichert, und die Werte in den jeweiligen Registern 1, 2 werden miteinander verglichen.
• Die Ergebnisse in den Registern 1, 2 sollen übereinstimmen, soweit die CPU 115 die Eingangssignale korrekt verarbeitet und richtige Ausgangssignale erzeugt. Wenn nicht, wird die CPU als nicht normal funktionierend beurteilt. Wenn sie als normal funktionierend beurteilt wird, so wird der Antiblockierregelvorgang gemäß Fig. 7(a) gestartet.
• Stimmen die Werte in den beiden Registern nicht überein, so wird beurteilt, dass bei der CPU 115 Unregelmäßigkeiten vorliegen, und ein Signal für die Erfassung von Abnormalitäten wird erzeugt, welches einen Ausfallsicherheitsmechanismus aktiviert, um die Antiblockierregelung zu unterbrechen.
• Der einzige Mikrocomputer gemäß der Erfindung hat zwei Verarbeitungsfunktionen. Vor dem Starten der Antiblockierregelung wird überprüft, ob die CPU normal funktioniert. Hierdurch kann die Sicherheit, die Beständigkeit und die Zuverlässigkeit der Antiblockierregelvorrichtung verbessert werden.
• Die bei der modifizierten Ausführungsform verwendeten Befehlsausführprogramme sind die Programme zur Durchführung der Additionen, Subtraktionen, Multiplikationen und Divisionen. Es sind jedoch auch viele andere Programme vorstellbar. So können es beispielsweise Programme für das Setzen und Rücksetzen von Flags, für die Satzbeurteilung und Zuweisungs-/Takeoutprogramme sein, vorausgesetzt, sie können mit hoher Zuverlässigkeit überprüfen, ob alle durch die CPU erzeugten Befehle normal sind oder nicht.
• Bei der Ausführungsform erfolgt eine derartige Befehlsüberprüfung, bevor die Antiblockierregelung gestartet wird. Sie kann jedoch auch während der Antiblockierregelung oder nach Beendigung der Antiblockierregelung erfolgen.
• Darüber hinaus wird bei der Ausführungsform der einzige Mikrocomputer mit zwei Verarbeitungseinheiten verwendet, von welchen jede ein Antiblockierregelprogramm enthält. Stattdessen kann jedoch auch ein herkömmlicher Mikrocomputer mit einer einzigen Verarbeitungseinheit verwendet werden. Auch bei dieser Anordnung werden alle Befehle, die von der CPU erzeugt werden, durch die beiden Befehlsausführprogramme genau untersucht, so dass die Zuverlässigkeit der gesamten Vorrichtung viel größer ist als die von herkömmlichen Vorrichtungen mit paralleler Verarbeitung oder gegenseitiger Überwachung.
Gewerbliche Anwendung
• Bei der Antiblockierregelvorrichtung gemäß der Erfindung wird jedes Eingangssignal in zwei identische Signale aufgeteilt, und die Teilsignale werden separat in eine einzige Logikschaltung eingegeben. Die Antiblockierregelung erfolgt, während die beiden geteilten Eingangssignale mit der Logikschaltung verglichen werden. Mit dieser Anordnung ist es möglich, die Antiblockierregelvorrichtung aus einem einzigen Mikrocomputer zu konstruieren, wobei gleichzeitig ein hohes Maß an Zuverlässigkeit und Betriebssicherheit aufrechterhalten wird. Eine derartige Regelvorrichtung ist insbesondere zur Verwendung als Antiblockierregelvorrichtung für Kfz-Bremsen geeignet, da sie zuverlässiger und kostengünstiger ist als herkömmliche Regelvorrichtungen.
• Bei einer Anordnung, bei der der Mikrocomputer ein Programm enthält, um zu überprüfen, ob die CPU normal funktioniert, kann die Funktion der CPU überprüft werden, bevor die Antiblockierregelung gestartet wird. Hierdurch kann die Sicherheit, die Zuverlässigkeit und die Beständigkeit im Betrieb der Antiblockierregelvorrichtung weiter verbessert werden.

Claims (9)

1. Antiblockierregelvorrichtung, mit:

Raddrehzahlerfassungsmitteln (S1 bis S4) zur Erzeugung von Raddrehzahlsignalen;

Mitteln zum Aufteilen jedes der Raddrehzahlsignale in zwei identische Teilsignale; und

einer einzigen Betriebssteuerlogikeinheit, die eine einzige Mikrocomputer- Zentraleinheit (11) und eine die Ausgangssignale bestimmende Logikschaltung (C bis C&sub8; aufweist;

wobei die Mikrocomputer-Zentraleinheit besteht aus: mindestens zwei Eingangsanschlüssen (P&sub0;&sub1; bis P&sub0;&sub4;; P&sub1; bis P&sub4;), durch die die Teilsignale separat in die Logikbetriebsschaltung eingegeben werden; einem ersten variablen Speichermittel, das eines der beiden Teilsignale aufnimmt; einem zweiten, identischen variablen Speichermittel zur Aufnahme des anderen Teilsignals; einem ersten Verarbeitungsprogramm zur Ansteuerung der Mikroprozessor- Zentraleinheit, das das eine der beiden Teilsignale verarbeitet, um ein erstes Ausgangssignal zu bestimmen; einem zweiten Verarbeitungsprogramm, das mit dem ersten Verarbeitungsprogramm identisch und von diesem getrennt ist, zur Regelung der Mikroprozessor-Zentraleinheit, um das andere Teilsignal zu verarbeiten und damit ein zweites Ausgangssignal zu bestimmen; mindestens zwei Ausgangsanschlüssen (P&sub2;&sub1; bis P&sub2;&sub4;; P&sub3;&sub1; bis P&sub3;&sub4;), durch die das erste und das zweite Ausgangssignal separat ausgegeben werden;

wobei die die Ausgangssignale bestimmende Logikschaltung (C bis C&sub8;) das erste und das zweite Ausgangssignal verarbeitet und ein Ausgangssignal für die Ansteuerung von Magnetventilen (13 bis 13&sub4;), Relais oder anderen Betriebselementen bestimmt; und

wobei die einzige Mikrocomputer-Zentraleinheit (11) außerdem ein Programm zur Erkennung abnormaler Ausgangssignale aufweist, um zu bestimmen, ob das Ausgangssignal normal ist, was durch Vergleichen und Errechnen des Ausgangssignals, das durch die die Ausgangssignale bestimmende Logikschaltung (C bis C&sub8;) verarbeitet wird, und dem ersten und zweiten Ausgangssignal, die durch das erste und zweite Verarbeitungsprogramm verarbeitet werden, erfolgt.

2. Antiblockierregelvorrichtung nach Anspruch 1, bei der eines der beiden Teilsignale in dem ersten variablen Speichermittel gespeichert wird; das andere Teilsignal in dem zweiten variablen Speichermittel gespeichert wird; das eine der Signale, das in dem ersten variablen Speichermittel gespeichert ist, verarbeitet wird; und das andere der Teilsignale, das in dem zweiten variablen Speichermittel gespeichert ist, verarbeitet wird.

3. Antiblockierregelvorrichtung nach Anspruch 1 oder 2, die außerdem ein Mittel zur Erzeugung eines Bremsschaltsignals aufweist, wobei das Bremsschaltsignal zusammen mit den Raddrehzahlsignalen in der Betriebssteuerlogikeinheit verarbeitet wird.

4. Antiblockierregelvorrichtung nach einem der Ansprüche 1 bis 3, bei der die Mikroprozessor-Zentraleinheit (11) außerdem ein Mittel zu Überwachung des Eingangsanschlusses aufweist, das einen zusätzlichen Eingangsanschluss (P&sub7;) besitzt, der nur mit einem Ausgangsanschluss (P&sub3;&sub7;) verbunden ist, sowie ein Eingangsüberwachungsprogramm zur Überwachung eines Signals, das aus dem Ausgangsanschluss (P&sub3;&sub7;) in den zusätzlichen Eingangsanschluss (P&sub7;) eingegeben wird.

5. Antiblockierregelvorrichtung nach einem der Ansprüche 1 bis 4, bei der das Programm zur Erkennung abnormaler Ausgangssignale die beiden Ausgangssignale als normal beurteilt, wenn der Zeitraum zwischen den Zeitpunkten, an denen die beiden Ausgangssignale erzeugt werden, kleiner ist als ein vorherbestimmter Wert, und die beiden Ausgangssignale als nicht normal beurteilt, wenn dieses Zeitintervall größer ist als der vorherbestimmte Wert.

6. Antiblockierregelvorrichtung nach einem der Ansprüche 1 bis 5, bei der: die einzige Mikrocomputer-Zentraleinheit (11') besteht aus: einer CPU (115); mindestens einem Eingangsanschluss; einem Verarbeitungsprogramm zur Ansteuerung der CPU (115), damit diese ein über den Eingangsanschluss eingegebenes Eingangssignal verarbeitet, um ein Ausgangssignal zu bestimmen; einem variablen Speichermittel (113) zum Speichern des Eingangssignals und des Ausgangssignals; und einem ersten und zweiten Prüfprogramm, um die CPU (115) separat so anzusteuern, dass diese voneinander getrennte logische Operationen ausführt, die Ergebnisse der logischen Operationen vergleicht, und ein Abnormalitätssignal erzeugt, wenn die Ergebnisse nicht übereinstimmen.

7. Antiblockierregelvorrichtung nach Anspruch 6, bei der die logischen Operationen im ersten und im zweiten Prüfprogramm ausgeführt werden, bevor die logischen Operationen des ersten und des zweiten Verarbeitungsprogramms ausgeführt werden.

8. Antiblockierregelvorrichtung nach Anspruch 6 oder 7, bei der eines der ersten und zweiten Prüfprogramme Multiplikationen und Subtraktionen für die Daten durchführt, die in einem der variablen Speichermittel gespeichert sind, während das andere der beiden Divisionen und Additionen für die Daten ausführt, die in dem anderen der variablen Speichermittel gespeichert sind.

9. Antiblockierregelvorrichtung nach Anspruch 6 oder 7, bei der sich die Prüfprogramme alle Befehle der CPU (115) einschließlich der Befehle für das Setzen und Rücksetzen von Flags, der Satzbeurteilungsbefehle und der Zuweisungs-/Takeoutbefehle teilen.