DE69322599T2 - Takttreiber für Leseverstärker - Google Patents

Description

• Diese Erfindung betrifft ein Verfahren zur Erzeugung eines Steuersignals, um die Arbeitsweise von Leseverstärker-Steuertransistoren im Speicher eines integrierten Schaltkreises zu steuern, wie dies im Oberbegriff von Anspruch 1 festgelegt ist.
• EP-A-0,461,313 offenbart ein derartiges Verfahren, bei dem die Spannung eines Steuersignals für die Leseverstärker-Steuertransistoren veranlaßt wird, sich auf einen Mittelwert zwischen einem Vorladewert und einem Endwert zu ändern. Gemäß dieser früheren Lösung sind die Änderungen einer derartigen Steuersignalspannung so schnell, wie dies die Signalausbreitung durch die Logikgatter zulässt.
• Bei Speichern von integrierten Schaltkreisen mit hoher Packungsdichte kann für den Aufbau von Leseverstärkern die CMOS- Technik verwendet werden. Jeder Leseverstärker kann einen entsprechenden ersten lokalen Steuertransistor für die p-Kanal Transistoren der Verriegelung im Leseverstärker sowie einen entsprechenden zweiten lokalen Steuertransistor für die n-Kanal Transistoren der Leseverstärker-Verriegelung besitzen. Vorzugsweise handelt es sich bei diesen Steuertransistoren um Feldeffekttransistoren (FET), am besten um p-Kanal bzw. n-Kanal Transistoren. Vorzugsweise legt die Quellen/Senken-Strecke von derartigen lokalen Steuertransistoren die Verriegelungstransistoren an die Quelle eines Betriebsstroms (für die p-Kanal Transistoren), beispielsweise an VCC, sowie an eine zweite Spannungsquelle, beispielsweise an VSS oder an Masse (für die n-Kanal Transistoren). Vorzugsweise werden die lokalen Steuertransistoren so geschaltet, dass sie von zwei Steuerleitungen gesteuert werden, wobei eine Steuerleitung mit einer Vielzahl von ersten Steuertransistoren verbunden ist, während eine zweite Leitung an einer gleichen Vielzahl von zweiten Transistoren liegt.
• Weitere derartige Paare von Steuerleitungen können andere Reihen von Leseverstärkern irgendwo in der Speichermatrix steuern.
• An diese Steuerleitungen müssen Signale angelegt werden, um die lokalen Leseverstärker-Steuertransistoren von Zeit zu Zeit in Betrieb zu setzen. Die Probleme bei Aufbauten gemäß dem Stand der Technik beinhalten eine Empfindlichkeit gegenüber Verzerrungen und Zeichen.
• Hauptgegenstand dieser Erfindung ist es, einen Schaltkreis sowie ein Verfahren zu liefern, mit denen die notwendigen Steuersignale bereitgestellt werden, um die lokalen Leseverstärker-Steuertransistoren anzusteuern.
• Ein weiterer Gegenstand dieser Erfindung besteht darin, eine derartige Ansteuerstufe zu liefern, mit der die Abtastgeschwindigkeit und die Spitzenströme in Leseverstärkern gesteuert und begrenzt werden können, die mit dieser Stufe angesteuert werden.
• Diese und weitere Gegenstände werden erfindungsgemäß mit jenem Verfahren erreicht, das im Anspruch 1 festgelegt ist.
• Weiters betrifft die Erfindung eine Leseverstärker-Taktansteuerstufe, deren Hauptmerkmale im Anspruch 11 festgelegt sind.
• Es werden zwei Steuersignale erzeugt, um die lokalen Leseverstärker-Steuertransistoren zu aktivieren. Die Steuersignale werden mit LNB und LPB bezeichnet, wobei dies so zu verstehen ist, dass sie sich auf die Signale LATCH N BAR und die LATCH P BAR beziehen (mit "BAR" wird allgemein ein komplementäres Signal bezeichnet). Die Anstiegs- und Abfallzeiten dieser Signale sowie deren Pegel halten die Abtastgeschwindigkeit sowie die Spitzenströme über den angegebenen Spannungs- und Temperaturbereich so konstant wie möglich. Dies wird vorzugsweise durch die Verwendung von Stromquellen, die auf Widerständen beruhen, um die Anstiegs/Abfall-Zeit zu regeln, sowie von Stromspiegelstufen oder Stromformerstufen erreicht, um die Spannungspegel einzustellen.
• Vorzugsweise ist eine Zeitgeberstufe vorgesehen, um festzulegen, wann LNB und LPB ihren Zwischenpegel und ihren vollen Spannungspegel erreichen. Der zeitliche Ablauf wird so einge stellt, um die Stromspitze auf drei getrennte kleinere Spitzen aufzuteilen.
• Vorzugsweise handelt es sich beim LPB-Signal um eine Versorgungsspannung beim Vorladen. Zu einem ersten Zeitpunkt T1 beginnt sie sich mit einer geregelten Geschwindigkeit zu ihrem vollen aktiven Wert zu bewegen. Sie erreicht zu einem zweiten Zeitpunkt T2 einen Zwischenwert, der bis zu einem dritten Zeitpunkt T3 gehalten wird. Daraufhin bewegt sich LPB vorzugsweise mit der gleichen geregelten Geschwindigkeit zum vollen aktiven Wert, den es zu einem vierten Zeitpunkt T4 erreicht. Zu einem fünften Zeitpunkt T5 beginnt es sich dann auf seinen Vorladezustand zu ändern, den es zu einem sechsten Zeitpunkt T6 erreicht.
• Vorzugsweise ist das zweite Steuersignal LNB dem Signal LPB komplementär, wobei es sich auf ähnliche Weise aber in die entgegengesetzte Richtung bewegt. Bei der bevorzugten Ausführungsform beginnt es daher beim voll inaktiven Zustand oder Spannung, wobei es sich zum Zeitpunkt T1 mit einer geregelten Geschwindigkeit zu bewegen beginnt, die Bewegung zum Zeitpunkt T2 beendet, wenn es seinen Zwischenwert erreicht, und dort bis zum Zeitpunkt T3 bleibt, wenn es sich zum voll aktiven Zustand zu bewegen beginnt, den es zum Zeitpunkt T4 erreicht. Daraufhin beginnt es sich zum Zeitpunkt T5 zum inaktiven Zustand zu bewegen, den es zum Zeitpunkt T6 erreicht.
• Der Aufbau der bevorzugten Anordnung der erfindungsgemäßen Ansteuerstufe enthält eine Zeitgeberstufe, zwei Leseverstärker-Stromüberwachungsstufen, die auf die Zeitgeberstufe ansprechen, sowie zwei Konstantstromquellen, die von einer der Überwachungsstufen angesteuert werden. Vorzugsweise tastet der Schaltkreis ab, wann der Zwischenwert erreicht wird, wobei er die Zeitgeberstufe in Betrieb setzt und das LPB- und LNB-Signal auf ihren voll aktiven Zustand treibt, nachdem die Zeitgeberstufe einen bestimmten Zustand erreicht hat.
• Eine bevorzugte Ausführungsform dieser Erfindung soll nun im Zusammenhang mit den beiliegenden Zeichnungen beschrieben werden, in denen zeigt:
• Fig. 1 den erfindungsgemäßen Aufbau von Leseverstärkern mit verteilten Steuertransistoren, wobei jeder Leseverstärker ein entsprechendes Paar von Steuertransistoren besitzt;
• Fig. 2 das Blockschaltbild eines Schaltkreises gemäß Gesichtspunkten dieser Erfindung, um die Steuersignale LPB und LNB zu liefern, die an den Aufbau von Fig. 1 gelegt werden;
• Fig. 3A bzw. 3B bevorzugte Spannungsübergänge in den Steuersignalen LPB und LNB;
• Fig. 4 das vereinfachte Schaltbild eines Schaltkreises von Fig. 2; und
• Fig. 5 und 6 Schwingungsformen für eine Ausführungsform der Erfindung.
• Fig. 1 zeigt eine Gruppe von Leseverstärkern 100A, 100B, ... 100N von einem Speicher eines integrierten Schaltkreises. Weitere derartige Gruppen sind ins Auge gefasst, aber nicht dargestellt.
• Allgemein gesagt: es ist ersichtlich, dass jeder CMOS-Leseverstärker 100 ein Paar von p-Kanal Transistoren 112, 114 sowie ein Paar von n-Kanal Transistoren 118, 120 aufweist. Die Steuerelektroden der FET 114 und 120 sind miteinander verbunden und bilden elektrisch einen Knotenpunkt 104, während die Steuerelektroden der FET 112 und 118 miteinander verbunden sind, um einen weiteren Knotenpunkt 102 zu bilden. Es sei darauf hingewiesen, dass die Knotenpunkte 102 und 104 manchmal als "interne Knotenpunkte" der Verriegelung oder des Flip-Flops bezeichnet werden, und dass ein weiterer Schaltkreis vorhanden ist, mit dem diese internen Knotenpunkte, am besten wahlweise, mit einer Bitleitung oder vorzugsweise mit einem entsprechenden Paar von Bitleitungen verbunden werden. Beispielsweise kann für jeden Leseverstärker ein linkes Paar von Bitleitungen sowie ein rechtes Paar von Bitleitungen vorgesehen sein. Vorzugsweise wird die Auswahlstufe bestimmen, welches dieser Paare, d. h. das linke oder das rechte Paar, berechtigt wird, den entsprechenden Leseverstärker zu verwenden. Weiters ist ersichtlich, dass eine Vielzahl von Spalten vorgesehen ist, von denen jede einen entsprechenden Leseverstärker besitzt, mit der Ausnahme, dass jeder dieser Leseverstärker zwischen zwei entsprechenden Spalten aufgeteilt werden kann. Um die Darstellung zu vereinfachen, wurde nur der Leseverstärker 100A mit seiner internen Verriegelungsstufe dargestellt, wobei ersichtlich ist, dass daneben ein weiterer Leseverstärker 100B liegt, bei dem es sich um einen von N Leseverstärkern handelt. Weiters ist ersichtlich, dass es in einem sehr großen Speicher, beispielsweise in einem 16 Meg DRAM, eine große Anzahl von Untergruppen oder Blöcken von derartigen Leseverstärkern und den entsprechenden Spalten gibt. Die Bitleitungen sind in Fig. 1 nicht dargestellt, wobei sie im allgemeinen senkrecht zu jenen Leitungen verlaufen würden, die mit den Bezugszahlen 102 und 104 versehen sind. Obwohl der Schaltkreis des bevorzugten Leseverstärkers dargestellt ist, können auch andere Schaltkreise für einen Leseverstärker innerhalb des Bereichs von einigen Gesichtspunkten dieser Erfindung eingesetzt werden. Hier enthält jeder Leseverstärker ein Flip-Flop.
• Der Leseverstärker 100 wird auf herkömmliche Art dadurch mit Spannung versorgt, dass die Quellenelektroden der Transistoren 112, 114 mit der Quelle einer Versorgungsspannung verbunden werden, beispielsweise mit VCC, die auch als erste Versorgungsspannung bezeichnet werden kann. Weiters werden die Quellenelektroden der Transistoren 118 und 120 normalerweise an eine zweite Spannungsquelle gelegt, üblicherweise an VSS oder Masse. Manchmal werden die oberen FET 112 und 114 in der Zeichnung so geschaltet, dass sie ein LATCH P-Signal empfangen, das wahlweise zwischen VCC und VSS wechselt.
• Lokale Leseverstärker-Steuertransistoren sind mit den Bezugszahlen 140, 142 versehen. Vorzugsweise (aber nicht notwendigerweise) handelt es sich beim Steuertransistor 140 um ein p- Kanal Halbleiterelement, während der Steuertransistor 142 ein n-Kanal Halbleiterelement ist. Die Quellen/Senken-Strecke des Transistors 140 liegt zwischen einer Versorgungsspannungsleitung 184 und dem Flip-Flop, während die Quellen/Senken-Stre cke des n-Kanal Transistors 142 zwischen dem Flip-Flop und einer weiteren Versorgungsspannungsleitung 190 liegt, die mit VSS verbunden ist. Ein weiterer Gesichtspunkt dieser Erfindungen besteht darin, dass die Steuersignale LPB und LNB jeweils an die Steuerelektroden der Transistoren 140 und 142 gelegt werden.
• Fachleute werden erkennen, dass jede der Leitungen 181, 184, 186 und 190 mit einem parasitären Widerstand versehen ist. Diese Widerstände sind in den Zeichnungen nicht dargestellt.
• Die vorliegende Erfindung befasst sich damit, dass die Steuersignale LPB und LNB für Leitungen 181 bzw. 186 geliefert werden. Es ist ersichtlich, dass das Signal LNB dann, wenn es aktiv (hoch) ist, die n-Kanal Transistoren 142 öffnet, so wie das Signal LPB, wenn es aktiv (niedrig) ist, die p-Kanal Transistoren 140 öffnet. Wenn die Transistoren 140 und 142 als p-Kanal bzw. als n-Kanal Transistoren aufgebaut sind, sind das LPB- und LNB-Signal so ausgebildet, dass dann, wenn sie aktiv sind, eine Verbindung von der VCC-Versorgungsspannungsleitung 184 zum Flip-Flop sowie eine Verbindung von der VSS-Leitung 190 zum Flip-Flop besteht. Für alle Transistoren 140, 142, 180 und 188 sind verschiedene Kombinationen von p- Kanal und n-Kanal Transistoren möglich. Es sei darauf hingewiesen, dass die Bezeichnung LPB für "LATCH P BAR" und die Bezeichnung LNB für "LATCH N BAR" steht.
• Fig. 2 zeigt das vereinfachte Blockschaltbild einer Stufe 200 in Übereinstimmung mit verschiedenen Gesichtspunkten dieser Erfindung. Wie Fig. 2 zeigt, werden das Signal LPB auf einer Leitung 181 und das Signal LNB auf einer Leitung 186 erzeugt, wie dies auch in Fig. 1 dargestellt ist. Die Transistoren 180 und 188 werden jedoch in der Darstellung von Fig. 2 nicht gezeigt oder verwendet.
• Dem LPB-Signal sind ein p-Kanal Transistor 202, der zwischen VCC und einem Knotenpunkt 204 liegt, ein n-Kanal Transistor 206, der zwischen dem Knotenpunkt 204 und einer Konstantstromquelle 208 liegt, sowie ein weiterer n-Kanal Transistor 210 zugeordnet, der zwischen der Konstantstromquelle und Mas se liegt. Der n-Kanal Transistor 206 spricht auf eine Leseverstärker-Stromüberwachungsstufe oder Stromformerstufe 212 an, mit der er verbunden ist. Das LPB-Signal wird als Eingang zur Stufe 212 rückgekoppelt. Weiters liefert das Signal LPB einen Eingang für eine Zeitgeberstufe 214, deren Ausgang als weiterer Eingang an die Stufe 212 gelegt wird.
• Auf ähnliche Weise ist dem Signal LNB ein p-Kanal Transistor 220 zugeordnet, der zwischen VCC und einer weiteren Konstantstromquelle 222 liegt. Ein weiterer p-Kanal Transistor 224 liegt zwischen der Konstantstromquelle 222 und einem Knotenpunkt 226. Der Knotenpunkt 226 ist mit der Leitung 186 verbunden, wobei ein weiterer n-Kanal Transistor 228 so geschaltet ist, dass seine Quellen/Senken-Strecke zwischen dem Knotenpunkt 226 und Masse liegt. Eine zweite Leseverstärker- Stromüberwachungsstufe oder Stromformerstufe 230 liegt mit ihrem Eingang am Knotenpunkt 226, um dadurch das LNB-Signal zu empfangen. Zusätzlich empfängt die Stufe 230 das Ausgangssignal der Zeitgeberstufe 214. Das Ausgangssignal der Stufe 230 wird an die Steuerelektrode des Transistors 224 gelegt.
• Speicher in integrierten Schaltkreisen besitzen oft ein Vorladeintervall oder ein Zeitintervall, während dem die Bitleitungen eingestellt oder auf die Spannung gebracht werden. Auf dieses Vorladeintervall folgt ein aktives oder Abtastintervall, das sich mit ihm abwechselt. Das an der Steuerelektrode des FET 202 liegende Signal ist während des Vorladeintervalls niedrig und während des Abtastintervalls hoch. Da es sich beim Transistor 202 um ein p-Kanal Halbleiterelement handelt, ist er während des Vorladeintervalls geöffnet, um VCC an die Leitung 181 zu legen. Damit liegt LPB im inaktiven Zustand hoch. Während des Abtastintervalls sperrt der FET 202, wodurch die Spannung am Knotenpunkt 204 in Übereinstimmung mit der Arbeitsweise der Transistoren 206 und 210 sowie der dazwischenliegenden Konstantstromquelle 208 gesteuert werden kann. Im Gegensatz dazu ist der FET 220 während des Vorladeintervalls gesperrt, während der FET 228 geöffnet ist, wodurch der Knotenpunkt 226 und die Leitung 186 gegen Masse gezogen werden. Damit liegt LNB im Vorladeintervall niedrig.
• Der Ausgang der Überwachungs- oder Stromformerstufe 212 liegt hoch, wenn LPB auf seinen niedrigen Pegel (aktiv) getrieben wird, während er niedrig ist, wenn ein Stromgrenzwert erreicht wird. Es ist ersichtlich, dass der Transistor 206 öffnet, wenn der Ausgang der Stufe 212 hoch liegt. Auf ähnliche Weise wird die an der Steuerelektrode des Transistors 210 liegende Spannung so groß, dass der Transistor 210 während des Abtastintervalls geöffnet aber während des Vorladeintervalls gesperrt ist.
• Der Knotenpunkt 204 liegt über eine Leitung 215 an der Zeitgeberstufe 214. Der Ausgang der Zeitgeberstufe ist niedrig, um LPB und LNB auf ihre vollen aktiven Pegel zu treiben, nachdem eine Verzögerung von jenem Zeitpunkt vergangen ist, an dem LPB seinen Zwischenpegel erreicht hat, wie dies später beschrieben wird.
• Fig. 3A bzw. 3B zeigen die Signale LPB und LNB zu den Zeitpunkten T0 bis T6. Zum Zeitpunkt T0 liegt LPB hoch auf seinem vollen VCC-Pegel in seinem inaktiven Zustand. Zum Zeitpunkt T1 beginnt LPB in Übereinstimmung mit verschiedenen Gesichtspunkten dieser Erfindung damit, sich mit einer geregelten Geschwindigkeit nach VSS zu bewegen. Zum Zeitpunkt T2 erreicht das LPB-Signal einen Zwischenpegel, wobei LPB so gesteuert wird, dass es bis zum Zeitpunkt T3 auf diesem Pegel bleibt. Zum Zeitpunkt T3 bewegt sich LPB mit einer geregelten Geschwindigkeit weiter zu seinem voll aktiven Zustand von (vorzugsweise) null Volt, den es zum Zeitpunkt T4 erreicht. Zum Zeitpunkt T5 beginnt das aktive Signal mit der Rückkehr zum inaktiven Zustand, den es zum Zeitpunkt T6 erreicht.
• Fig. 3B zeigt das Verhalten des Signals LNB in Übereinstimmung mit verschiedenen Gesichtspunkten dieser Erfindung. Es ist ersichtlich, dass das Signal LNB komplementär zum Signal LPB verläuft und zu den gleichen Zeitpunkten die gleichen relativen Übergänge erfährt, wobei es die gleichen oder etwa die gleichen geregelten Änderungsgeschwindigkeiten besitzt und einen entsprechenden Zwischenpegel aufweist.
• Im Zusammenhang mit Fig. 3A und 3B wird die Geschwindigkeit der Spannungsänderung von LPB und LNB vom Zeitpunkt T1 bis zum Zeitpunkt T2 deshalb geregelt, um eine langsame Anfangsabtastung zu erreichen und die VCC- und VSS-Stromspitzen in der Matrix zu minimieren. Der Zwischenpegel von diesen beiden Signalen (vom Zeitpunkt T2 bis zum Zeitpunkt T3) wird gesteuert, um die Stromspitze zu regeln. Die Änderungsgeschwindigkeit zwischen den Zeitpunkten T3 und T4 wird so gesteuert, um gleichfalls die Stromspitze zu regeln. Der Zwischenpegel und die geregelten Änderungsgeschwindigkeiten werden mit Widerständen eingestellt, die auf dem Chip vorgesehen und gegenüber Schwankungen in VCC und der Temperatur ziemlich unempfindlich sind.
• Fig. 4 zeigt das ausführliche Schaltbild der Stufe 200. Die Bauelemente sowie Hilfsstromkreise in Fig. 4, die denen von Fig. 2 entsprechen, sind mit den gleichen Bezugszahlen versehen. Allgemein gesagt: es ist ersichtlich, dass die Zeitgeberstufe 214 aus einer Ansammlung von n-Kanal und p-Kanal Transistoren oben links in Fig. 4 besteht. Die Stromformerstufen 212 und 230 liegen allgemein in der Mitte von Fig. 4. Die Konstantstromquellen 208 und 222 sind auf der rechten Seite dargestellt.
• Wie Fig. 4 zeigt, empfängt die Stufe 200 verschiedene Eingänge, beispielsweise ARRAY SELECT-Signale an den Eingängen 402 und 404 sowie SENSE-Signale an den Eingängen 406 und 408. Die Ausgänge der Stufe bestehen aus dem LNB-Signal am Ausgang 410, dem LPB-Signal am Ausgang 412, einem Trenneinschaltsignal ISOEN am Ausgang 414, einem Spaltenauswahl-Verzögerungs- BAR-Signal YDELB am Ausgang 416 sowie aus weiteren Signalen an den Ausgängen 418 und 420, bei denen es sich um Matrix- Auswahlsignale handelt, die für andere Zeitgeberstufen verwendet werden, die hier unwesentlich sind. Während des Vorladeintervalls (zum Zeitpunkt T0) besitzen die Eingangssignale folgende Zustände:
• Die Eingangsstufe im unteren linken Teil von Fig. 4 enthält Transistoren 422 bis 434. Wenn beide ARRAY SELECT-Eingänge 402 und 404 hoch liegen, sperren beide Transistoren 422 und 424, bei denen es sich um p-Kanal Transistoren handelt, deren Quellen an VCC liegen. Im Gegensatz dazu sind die n-Kanal FET 426 und 428 in diesem Vorladezustand geöffnet, so dass ein Knotenpunkt 430 zwischen den FET 424 und 426 gegen Masse gezogen wird. Dieser Knotenpunkt 430 ist so geschaltet, dass er an einen Ausgang 418 ein Ausgangssignal ASELC abgibt, das oben erwähnt wurde.
• Die FET 432 und 434 bilden einen Inverter, um ein invertiertes Ausgangssignal ASELCB an einem Knotenpunkt 436 zu liefern, der mit dem Ausgang 420 verbunden ist. Wenn der Knotenpunkt 430 während des Vorladeintervalls niedrig liegt, sperrt der nach unten ziehende n-Kanal FET 434, während der nach oben ziehende p-Kanal FET 432 öffnet, wodurch der Knotenpunkt 436 während des Vorladeintervalls gegen VCC gezogen wird. Der Knotenpunkt 436 ist mit der Steuerelektrode eines n-Kanal FET 438 verbunden, der der Konstantstromquelle 222 zugeordnet ist. Da der FET 438 während des Vorladeintervalls geöffnet ist, wird LNB gegen VSS gezogen, wie dies Fig. 3B zum Zeitpunkt T0 zeigt.
• Der Knotenpunkt 430 liegt an einer Eingangsstufe mit den Transistoren 440 bis 450. Im besonderen liegt der Knotenpunkt 430 an der Steuerelektrode eines p-Kanal FET 442 und eines n- Kanal FET 450. Während des Vorladeintervalls, wenn die Spannung am Knotenpunkt 430 nach unten gezogen wird, öffnet daher der Transistor 442 und der Transistor 450 sperrt. Da der SENSE-Eingang bei 406 während des Vorladeintervalls niedrig ist, ist der p-Kanal Transistor 440 geöffnet, während der n- Kanal FET 444 sperrt. Da der andere SENSE-Eingang bei 408 ebenfalls niedrig ist, öffnet ein p-Kanal FET 446, während ein n-Kanal FET 448 sperrt. Damit liegt VCC über die Quellen/- Senken-Strecke des FET 440 und des FET 446 an einem Knotenpunkt 452, der daran gehindert wird, dass er nach unten gezogen wird, da der FET 448 und der FET 450 gesperrt sind.
• Da der Knotenpunkt 452 während des Vorladeintervalls hoch liegt, ist der FET 220 gesperrt, während ein n-Kanal FET 454 (ganz rechts in Fig. 4) und der FET 228 geöffnet sind. Da der FET 228 geöffnet ist, zieht er den Knotenpunkt 186 gegen Masse, wodurch das Signal LNB während des Vorladeintervalls niedrig ist.
• Der Knotenpunkt 436 (ASELCB) liegt an den Steuerelektroden eines Inverters, der von den FET 456 und 458 gebildet wird, wie dies in der Mitte von Fig. 4 dargestellt ist. Da der Knotenpunkt 436 hoch liegt, sind der FET 456 gesperrt und der FET 458 geöffnet. Ein Knotenpunkt 460 zwischen diesen FET wird daher nach unten gezogen. Der Knotenpunkt 460 liegt an den Steuerelektroden der FET 462 und 464, die beide p-Kanal Halbleiterelemente sind und daher öffnen.
• Der Knotenpunkt 452 liegt an einem Inverter, der von den FET 466 und 468 gebildet wird. Der Knotenpunkt 452 liegt während des Vorladeintervalls hoch. Da er mit den Steuerelektroden des p-Kanal FET 466 und des n-Kanal FET 468 verbunden ist, sperrt der FET 466 und der FET 468 öffnet. Dadurch wird ein zwischen diesen FET liegender Knotenpunkt 470 nach unten gezogen. Der Knotenpunkt 470 ist mit der Steuerelektrode des FET 210 verbunden. Da es sich beim FET 210 um einen n-Kanal FET handelt, ist er gesperrt, wie dies im Zusammenhang mit dem Blockschaltbild von Fig. 2 erläutert wurde.
• Der Knotenpunkt 470 ist weiters mit der Steuerelektrode des p-Kanal Transistors 202 verbunden, der öffnet. Damit verbindet seine Quellen/Senken-Strecke VCC mit der Leitung 181 und dem Ausgang 412, wodurch das Signal LPB während des Vorladeintervalls hoch gehalten wird. Da LPB hoch liegt und über die Leitung 215 mit der Steuerelektrode des FET 472 in der Zeitgeberstufe 214 verbunden ist, wird dieser FET gesperrt. Der Betriebsstrom VCC fließt damit zu diesem Zeitpunkt nicht vom FET 472 in die Zeitgeberstufe 214.
• Die Leseverstärker-Stromformerstufe 212 ist der Stromformerstufe 230 ähnlich. Der Stufe 212 ist ein FET 474 (p-Kanal) zugeordnet, wobei sie FET 476 (p-Kanal), 478 (n-Kanal), 480 (n-Kanal) sowie einen Widerstand 482 aufweist. An der Stufe 212 liegen ein Inverter, der von den FET 484 (p-Kanal) und 486 (n-Kanal) gebildet wird, sowie weitere FET 488 (p-Kanal) und 490 (n-Kanal).
• Während des Vorladeintervalls wird der Knotenpunkt 181 vom FET 202 hochgezogen, wie dies bereits erwähnt wurde. Da der Knotenpunkt 181 an der Steuerelektrode des FET 474 liegt, ist dieser gesperrt. Die Steuerelektrode des FET 476 wird gegen Masse gezogen, wobei dieser in Abhängigkeit von der Quellenspannung dieses FET geöffnet sein kann. Der Knotenpunkt 436 (ASELCB) (hoch im Vorladeintervall) liegt an der Steuerelektrode des FET 480, so dass dieser öffnet und die Stromformerstufe 212 zu diesem Zeitpunkt inaktiv ist, da durch die Transistoren 474, 476, 478 und den Widerstand 482 kein Strom fließt. Da der Knotenpunkt 436 hoch liegt, sperrt der Transistor 484 und der Transistor 486 öffnet, so dass ein zwischen ihnen liegender Knotenpunkt 492 von der Quellen/Senken-Strecke des FET 486 nach unten gezogen wird. Dadurch wird der p- Kanal FET 488 geöffnet und die Spannung an der Steuerelektrode des FET 206 (Knotenpunkt 508) hoch. Seine Quellenspannung liegt ebenfalls hoch. Ein p-Kanal FET 494 ist so dargestellt (oben rechts in Fig. 4), dass seine Steuerelektrode am Knotenpunkt 470 liegt. Während des Vorladeintervalls liegt der Knotenpunkt 470 niedrig, so dass der FET 494 öffnet, um VCC an einen Knotenpunkt 496 zu legen, der mit der Quellenelektrode des FET 206 verbunden ist. Ein weiterer n-Kanal FET 498 liegt mit seiner Steuerelektrode am Knotenpunkt 470 und ist während des Vorladeintervalls gesperrt. Die Zustände während des Vorladeintervalls können wie folgt zusammengefasst werden:
Zustände beim Vorladen
• Knotenpunkt 181/215 (LPB) hoch
• Knotenpunkt 186/226 (LNB) niedrig
• Knotenpunkt 436 hoch
• Knotenpunkt 430 hoch
• Knotenpunkt 452 hoch
• Knotenpunkt 460 niedrig
• Knotenpunkt 470 niedrig
• Knotenpunkt 496 hoch
• Knotenpunkt 508 hoch
• Die Abtastung erfolgt in Abhängigkeit entweder davon, ob einer der SENSE-Eingänge 406 oder 408 hoch und einer der. ARRAY SELECT-Eingänge 402 oder 404 niedrig wird. Die an den Eingängen 406 und 408 liegenden Abtastsignale werden von einer Zeitgeberstufe erzeugt, die bestimmt, wann der Abtastvorgang beginnen soll. Diese Signale besitzen einen getrennten Anstieg. Die Eingänge ASEL2B bei 402 und 404 sind dekodierte Signale. Vorzugsweise wird nur eines niedrig, um eine aktive Matrix auszuwählen. Nur eines wird niedrig, um den zeitlichen Ablauf zu starten, in dem die Stufe 200 aktiviert wird.
• Der Großteil des Schaltkreises von Fig. 4 spricht auf den Knotenpunkt 452 an, der von seinem hohen Vorladezustand auf seinen niedrigen Abtastzustand fällt. Dies erfolgt zum Zeitpunkt T1, wenn einer der beide SENSE-Eingänge 406 oder 408 hoch und eines der beiden ARRAY SELECT-Signale bei 402 oder 404 niedrig wird. Wenn beispielsweise der SENSE-Eingang 406 hoch wird, sperrt er den FET 440 und öffnet den FET 444. Wenn der FET 444 öffnet, legt er den Knotenpunkt 452 an einen Knotenpunkt 454 an der Senke des FET 450. Wenn andererseits der SENSE-Eingang 408 an Stelle des SENSE-Eingangs 406 hoch wird, sperrt er den FET 446, um VCC daran zu hindern, dass es über die Quellen/Senken-Strecke des FET 440 den Knotenpunkt 452 erreicht. Wenn der Eingang 408 hoch wird, öffnet er den FET 448, wodurch dessen Quellen/Senken-Strecke den Knotenpunkt 452 an den Knotenpunkt 454 legt. Wenn sich einer der beiden SENSE-Eingänge von niedrig auf hoch ändert, wird daher der Knotenpunkt 452 über einen Pfad mit geringem Widerstand an den Knotenpunkt 454 gelegt. Es ist ersichtlich, dass der Knotenpunkt 452 damit wahlweise an den Knotenpunkt 454 gelegt wird.
• Damit der Knotenpunkt 452 nach unten gezogen werden kann, ist in Fig. 4 ersichtlich, dass der Pfad nach VCC über den FET 442 geöffnet und der nach unten ziehende FET 450 geöffnet sein müssen. Dies ist dann der Fall, wenn eines der beiden ARRAY SELECT-Signale an den Eingängen 402 oder 404 niedrig wird. Wenn beispielsweise der Eingang 402 auf niedrig fällt, öffnet er den FET 424 und sperrt den FET 428, wodurch der Knotenpunkt 430 steigen kann. Wenn dies der Fall ist, öffnet der FET 450, weil der Knotenpunkt 430 mit der Steuerelektrode dieses Transistors verbunden ist, so dass dessen Quellen/Senken-Strecke den Knotenpunkt 452 gegen Masse zieht. Dadurch, dass der Knotenpunkt 430 hoch wird, sperrt auch der FET 442, wodurch er den Pfad vom Knotenpunkt 452 nach VCC unterbricht.
• Im anderen Fall, wenn eher der Knotenpunkt 404 als der Knotenpunkt 402 niedrig wird, sperrt die niedrige Spannung den FET 426, wodurch der Pfad von Masse zum Knotenpunkt 430 abgesperrt wird. Gleichzeitig öffnet die niedrige Spannung am Eingang 404 den FET 422, wodurch VCC an den Knotenpunkt 430 gelegt wird. Wenn, wie bereits oben erwähnt, der Knotenpunkt 430 hoch wird, öffnet der FET 450, wodurch der Knotenpunkt 454 und damit der Knotenpunkt 452 nach unten gezogen werden. Der Knotenpunkt 452 liegt an jener Stufe, mit der die wichtigen Ausgangssignale LNB und LPB geregelt werden.
• Es ist ersichtlich, dass dann, wenn der Knotenpunkt 430 hoch wird (zum Zeitpunkt T1), dies an jenem Inverter invertiert wird, den die FET 432, 434 bilden, so dass der Knotenpunkt 436 (der Ausgang des Inverters) niedrig wird. Der Knotenpunkt 436 liegt an einem Eingang der Zeitgeberstufe 214, deren anderer Eingang das LPB-Signal ist, das über die Leitung 215 anliegt.
• Zusammenfassend kann gesagt werden: zum Zeitpunkt T1 fallen die Knotenpunkte 452 und 436 durch den oben beschriebenen Schaltkreis von hoch auf niedrig, der als Eingangsstufe oder Dekoderstufe bezeichnet werden kann. Es ist ersichtlich, dass man bei anderen Anwendungsformen eine andere Eingangs- oder Dekoderstufe verwenden kann, wobei sie auch ganz oder teilweise weggelassen werden kann. Die Knotenpunkte 436 und 452 könnten (bedingt) auf eine abgeänderte Art miteinander verbunden oder getrennt gehalten werden, so dass ihr Spannungsübergang von einem Zustand zum anderen zum Zeitpunkt T1 erfolgt, um mit dem Abtastvorgang zu beginnen.
• Wie bereits oben erwähnt wurde, liegt an der Steuerelektrode des FET 228 während der Abtastung eine niedrige Spannung, wobei die obige Erörterung der Arbeitsweise des Knotenpunkts 452, der an der Steuerelektrode des FET 228 (sowie von 220 und 454) liegt, dies bestätigt. Zum Zeitpunkt T1, wenn der Knotenpunkt 452 auf die niedrige Spannung fällt, sperrt der FET 228 und der FET 220 öffnet (weil er ein p-Kanal Halbleiterelement ist). Es sei darauf hingewiesen, dass der nach unten ziehende FET 438 ebenfalls sperrt, weil der Knotenpunkt 436 zum Zeitpunkt T1 ebenfalls niedrig wird, so dass der LNB- Ausgangsknotenpunkt 226 (Leitung 186) nicht mehr nach unten auf VSS gezogen wird (LNB wird wahlweise nur über die FET 228 und 438 an Masse gelegt). Wenn der FET 220 geöffnet ist, wird die Konstantstromquelle 222 über ihn mit Spannung versorgt. Dadurch wird die Spannung am Knotenpunkt 226 von VCC über die Quellen/Senken-Strecke des Transistors 220 mit Strom angespeist. Da es sich um einen konstanten Strom handelt, steigt die Spannung auf der Leitung 186 (LNB) mit einer konstanten Geschwindigkeit, wie dies der geradlinige Anstieg von LNB in Fig. 3B zeigt, der zum Zeitpunkt T1 beginnt.
• Die Konstantstromquelle 222 enthält ein Paar von Widerständen 500 und 502 sowie ein Paar von p-Kanal Transistoren 504 und 224. Wenn die Spannung am Widerstand 502 fällt, öffnet der Transistor 504, wobei er die Spannung an der Steuerelektrode des FET 224 nach oben zieht. Dadurch wird der FET 224 weniger leitend, wodurch der Strom durch den FET 224 und die Anstiegszeit des Signals LNB begrenzt werden. Die Anstiegszeit wird vom Wert des Widerstands 502 und der Schleusenspannung des FET 504 bestimmt. Vorzugsweise werden die Widerstände aus Polysilizium gebildet, das einen eng geregelten Schichtwiderstand besitzt. Da das Signal LNB in vielen Leseverstärkern an den Steuerelektroden der nach unten ziehenden Transistoren liegt, leistet die Anstiegszeit des Signals LNB einen Beitrag zur Festlegung der Arbeitsgeschwindigkeit dieser Leseverstärker.
• Der rechte obere Teil von Fig. 4 spricht gleichfalls auf die Knotenpunkte 452 und 436 an, die zum Zeitpunkt T1 niedrig werden. Das niedrige Signal am Knotenpunkt 452 wird von den FET 466 und 468 invertiert, so dass der Knotenpunkt 470 in Abhängigkeit davon hoch wird, dass der Knotenpunkt 452 niedrig wird. Dadurch wird der nach unten ziehende Transistor 210 geöffnet.
• Darüber hinaus sperrt die hohe Spannung am Knotenpunkt 470 die FET 202 und 494, so dass keiner von ihnen den Ausgangsknotenpunkt 181 (LPB) nach oben auf VCC ziehen kann. Wenn der Knotenpunkt 436 zum Zeitpunkt T1 auf niedrig gefallen ist, wird weiters der Ausgangsknotenpunkt 460 jenes Inverters hoch, der von den FET 456 und 458 gebildet wird. Dadurch sperrt der FET 464, wodurch verhindert wird, dass der LPB- Ausgangsknotenpunkt 204 (Leitung 181) auf VCC hochgezogen wird.
• Wenn VCC direkt an einen Widerstand 507 in der Konstantstromquelle 208 gelegt wird, wird zusätzlich der Knotenpunkt 508 hochgezogen. Da der Knotenpunkt 508 an der Steuerelektrode des FET 206 liegt, öffnet dieser FET. Da der FET 210 nunmehr geöffnet ist, entlädt sich LPB über die Quellen/Senken-Strecke des FET 206, den Widerstand 512 und die Quellen/Senken- Strecke des FET 210, um den Knotenpunkt 181 mit einer konstanten Geschwindigkeit nach unten zu ziehen, wobei dies zum Zeitpunkt T1 beginnt.
• Zum Zeitpunkt T2 sind vorzugsweise beide Konstantstromquellen 208 und 222 gesperrt, wobei ihre entsprechenden Ausgangssignale LPB und LNB auf Zwischenpegeln verbleiben. Dies erfolgt durch Stufen 212 und 230, die später erläutert werden. Bei einer Abänderung dieses Vorgangs können das LPB-Signal und das LNB-Signal ihre Zwischenpegel auch an entsprechenden, miteinander nicht übereinstimmenden Zeitpunkten erreichen.
• Ein Faktor, der die Abtastgeschwindigkeit bestimmt, ist der Zwischenpegel von LNB und LPB, wie dies Fig. 3 zeigt. Dieser Zwischenpegel (Zeitpunkt T2 bis zum Zeitpunkt T3) stammt von einer Spiegelschaltung, die etwa jenen Strom formt, der durch die Leseverstärker fließt. In Fig. 2 wird darauf als Leseverstärker-Stromüberwachungs/Stromformer-Stufe Bezug genommen. Vorzugsweise gibt es eine derartige Stromformerstufe 212 für das Signal LPB und eine getrennte Stromformerstufe 230 für das Signal LNB.
• Nunmehr wird auf die Stufe 230 und Fig. 4 Bezug genommen. Die n-Kanal Transistoren 520, 522 und 524 sind mit ihren Quellen/- Senken-Strecken in Serie geschaltet und so bemessen, dass sie acht (beispielhaft) Leseverstärker bilden (es ist ersichtlich, dass eine andere Anzahl von Leseverstärkern gewählt werden kann, wobei die Wahl von jenem Strom abhängt, der gezogen werden soll). Ein Widerstand 526 in der Stromformerstufe 230 liegt zwischen VCC und der Senkenelektrode des Transistors 520. Der Knotenpunkt 226 ist mit der Steuerelektrode des FET 524 verbunden. Wenn LNB ansteigt, steigt auch der Strom durch den FET 524 entsprechend an. Dabei handelt es sich um den gleichen Strom wie durch den Widerstand 526. Somit steigt der Spannungsabfall am Widerstand 526, wenn LNB vom Zeitpunkt T1 bis zum Zeitpunkt T2 ansteigt.
• Wenn der Spannungsabfall am Widerstand 526 die Spannung VTP erreicht (die Schleusenspannung für einen p-Kanal Transistor), öffnet ein p-Kanal Transistor 528 (da die Spannung an seiner Steuerelektrode nunmehr um zumindest ein VTP unter die Spannung VCC gefallen ist, mit der die Quellenelektrode des FET 528 direkt verbunden ist).
• Wenn der Transistor 528 öffnet, nachdem ein Anfangswert eines Stroms gezogen wurde, zieht der Transistor 528 einen Knotenpunkt 530 nach oben gegen VCC, wobei angenommen wird, dass ein nach unten ziehender n-Kanal Transistor 532 im wesentlichen gesperrt ist. Der Knotenpunkt 530 liegt an der Steuerelektrode des p-Kanal FET 224. Wenn der Knotenpunkt 530 auf VCC steigt, verursacht diese Spannung ein Sperren des FET 224. Da die Quellen/Senken-Strecke des FET 224 die Spannung VCC an den Knotenpunkt 226 legt (Leitung 186), wo das Signal LNB abgegriffen wird, endet der Spannungsanstieg des Signals LNB zum Zeitpunkt T2. Dabei handelt es sich um den Zwischenpegel, der in Fig. 3B zwischen den Zeitpunkten T2 und T3 dargestellt ist. Es ist daher ersichtlich, dass die Stufe 230 sowohl den Strom formt als auch (mit dem Transistor 528) als Abtaststufe arbeitet.
• Der Pegel von LNB bestimmt, wie viel Strom durch die nach unten ziehenden Transistoren 142 in den Leseverstärkern von Fig. 1 sowie anderswo im Chip fließt. Es ist daher ersichtlich, dass der Wert des Widerstands 526 die Größe jenes Stroms bestimmt, der durch den Leseverstärker fließt.
• Auf ähnliche Weise wird von der Stromformerstufe 212 der Zwischenspannungspegel für LPB geregelt, der zwischen den Zeitpunkten T2 und T3 auftritt. Nunmehr wird auf Fig. 4 Bezug genommen. Die p-Kanal Transistoren 474 und 476 sowie der n-Kanal Transistor 478 sind mit ihren Quellen/Senken-Strecken in Serie geschaltet, wobei sie so bemessen sind, dass sie acht (beispielhaft) Leseverstärker bilden. Ein Widerstand 482 in der Stromformerstufe 212 liegt zwischen VSS und der Quellenelektrode des Transistors 478. Der Knotenpunkt 204 ist mit der Steuerelektrode des FET 474 verbunden. Wenn LPB fällt, steigt der Strom durch den FET 474 entsprechend an. Dabei handelt es sich um den gleichen Strom wie durch den Widerstand 482. Somit steigt der Spannungsabfall am Widerstand 482, während LPB vom Zeitpunkt T1 zum Zeitpunkt T2 fällt.
• Wenn der Spannungsabfall am Widerstand 482 VTN erreicht (die Schwellenspannung eines n-Kanal Transistors), öffnet der n- Kanal Transistor 490, wodurch der Knotenpunkt 508 gegen VSS gezogen wird. Der Knotenpunkt 508 liegt an der Steuerelektrode des n-Kanal Transistors 206. Wenn der Knotenpunkt 508 auf VSS fällt, sperrt diese Spannung den FET 206. Da die Quellen/- Senken-Strecke des FET 224 die Spannung von VSS an den Knotenpunkt 204 (LPB) legt, endet das Absinken der Spannung des Signals LPB zum Zeitpunkt T2. Dabei handelt es sich um den Zwischenpegel, wie dies Fig. 3A zwischen den Zeitpunkten T2 und T3 zeigt. Der Pegel von LPB bestimmt, wie viel Strom durch die nach oben ziehenden Transistoren 140 in den Leseverstärkern von Fig. 1 fließt.
• Aus der obigen Erörterung sowie aus den Fig. 3A und 3B sei in Erinnerung gerufen, dass sich LPB und LNB im allgemeinen komplementär bewegen, so dass zum Zeitpunkt T1 das Signal LPB damit beginnt, von VCC gegen null Volt zu fallen. Das LPB- Signal wird auf der Leitung 215 der Zeitgeberstufe 214 zugeführt, die sowohl in Fig. 2 als auch in Fig. 4 dargestellt ist. Die Zeitgeberstufe 214 enthält die Transistoren 472 und 542 bis 574. Da das LPB-Signal, das während des Vorladeintervalls auf VCC liegt aber zum Zeitpunkt T1 zu sinken beginnt, an den Steuerelektroden der Transistoren 472 und 540 liegt, die beide p-Kanal FET sind, deren Quellen an VCC liegen, öffnen diese beiden Halbleiterelemente, wenn LPB um ein VTP gefallen ist. Die Steuerelektroden der FET 542 und 544 sind so geschaltet, dass sie vom Knotenpunkt 436 ein Signal ASELCB empfangen.
• Die Zeitgeberstufe 214 steuert den Zeitpunkt T3, an dem LPB damit beginnt, vom Zwischenpegel auf das Massepotential überzugehen, und LNB vom Zwischenpegel nach VCC geht. Bereits oben wurde ein Ablauf beschrieben, bei dem LPB damit beginnt, niedrig zu werden, wodurch der Transistor 472 öffnet. Die Transistoren 542 und 544 sind mit ihrer Steuerelektrode so geschaltet, dass sie das Signal ASELCB empfangen (vom Knotenpunkt 436), das zu diesem Zeitpunkt niedrig ist. Da LPB auf einem Zwischenwert liegt, beginnt der Knotenpunkt 546 zu steigen. Die Geschwindigkeit, mit der der Knotenpunkt 546 steigt, wird vom Pegel des Signals LPB bestimmt, das seinerseits die Stärke jenes Stroms festlegt, der durch den Transistor 472 fließt.
• Der Knotenpunkt 546 bildet den Eingang zu einem Inverter, der aus Transistoren 548 und 550 besteht. Damit wird der Ausgang des Inverters niedrig. Diese niedrige Spannung wird an einen Inverter gelegt, der aus den Transistoren 554 und 556 besteht und dessen Ausgang an einem Knotenpunkt 558 (ISOEN -- Trenneinschaltsignal) hoch wird. Beim ISOEN-Signal handelt es sich um ein Signal, das an einen Schaltkreis gelegt wird, der hier nicht dargestellt ist und ISOGEN genannt wird, wobei er zu diesem Zeitpunkt das geeignete Trennsignal ISO links oder ISO rechts über VCC liefert.
• Das ISOEN-Signal am Knotenpunkt 558 (hoch) wird auch an einen Inverter in der Stufe 214 gelegt, der aus den Transistoren 560 und 562 besteht. Damit wird der Ausgang dieses Inverters (an einem Knotenpunkt 564) niedrig. Der Knotenpunkt 564 ist mit den Steuerelektroden eines weiteren Inverters verbunden, der von den Transistoren 566 (p-Kanal) und 568 (n-Kanal) gebildet wird. Zu diesem Zeitpunkt werden daher der FET 568 gesperrt und der Transistor 566 geöffnet. Der FET 566 liegt über den p-Kanal Transistor 540 in Serie mit dem VCC-Potential. Die Steuerelektrode des FET 540 ist so geschaltet, dass sie das Signal LPB (am Knotenpunkt 215) empfängt, das zu diesem Zeitpunkt wiederum den Zwischenpegel aufweist. Daher ist der FET 540 ebenfalls geöffnet, wobei sein Leitwert vom Pegel des LPB-Signals bestimmt wird, da die beiden Transistoren 540 und 566 p-Kanal Transistoren sind. Ein Knotenpunkt 567 wird zum VCC-Potential hochgezogen. Die Geschwindigkeit, mit der er hochgezogen wird, wird vom Pegel des Signals LPB sowie vom Kapazitätswert des Transistors 570 bestimmt. Damit wird der zeitliche Ablauf des Schaltkreises festgelegt. Der Knotenpunkt 567 (der hoch wird) bildet den Eingang zu den Steuerelektroden der Transistoren 572 und 574, die einen weiteren Inverter bilden, der einen Ausgangsknotenpunkt 575 besitzt.
• Der Knotenpunkt 575 wird daher niedrig, wobei er an der Stromformerstufe oder Stromspiegelstufe 212 liegt, die die Transistoren 476, 478, 474 sowie den Widerstand 482 enthält. Da der Knotenpunkt 575, der jetzt niedrig wird, mit der Steuerelektrode des n-Kanal Transistors 478 verbunden ist, sperrt er den Strom in der Stromformerstufe. Dieser Strom ist durch die Transistoren 474, 476, 478 und den Widerstand 482 gegen Masse geflossen, wodurch am Widerstand 482 ein Spannungsabfall aufgetreten ist, der den Zwischenpegel auf LPB eingestellt hat. Wenn der FET 478 nunmehr gesperrt ist, geht der Spannungsabfall am Widerstand 482 gegen null, wodurch die am n-Kanal Transistor 490 liegende Steuerspannung gegen null Volt geht. Zu diesem Zeitpunkt wird der Knotenpunkt 508 über den Widerstand 507 gegen VCC gezogen.
• Der Anstieg am Knotenpunkt 508 tritt zum Zeitpunkt T3 auf, wobei er das Ende des Zwischenpegels kennzeichnet. Dieser Anstieg aktiviert wieder die Stromquelle 208, die das Signal LPB gegen das Massepotential mit einer geregelten Geschwindigkeit zieht, die von jenem Strom gesteuert wird, der durch die Stromquelle 208 fließt. Zum Zeitpunkt T4 erreicht das LPB-Signal das Massepotential (voll aktiver Zustand), wobei es auf diesem Potential bis zum Vorladezeitpunkt (T5) bleibt.
• Ein ähnliches Verhalten auf die Zeitgeberstufe 214 zeigt jener Teil des Schaltkreises, der das Signal LNB erzeugt. Der Knotenpunkt 575 (am Ausgang der Zeitgeberstufe 214) wird niedrig, nachdem die Zeitgeberstufe 214 ein Zeitsignal abgibt, wie dies oben erörtert wurde. Der Knotenpunkt 575 wird an die Stromformerstufe 230 und im besonderen an die Steuerelektrode des n-Kanal Transistors 520 gelegt. Dieser sperrt den Strom, der durch die Transistoren 520, 522 und 524 gegen Masse fließt. Dabei handelt es sich auch um jenen Strom, der durch den Widerstand 526 geflossen ist. Der Spannungsabfall am Widerstand 526 geht damit gegen null. Dadurch wird die Steuerelektrode des Transistors 528 zum VCC-Potential gezogen, wobei er sperrt, da es sich um einen p-Kanal Transistor handelt. Damit wird (oder kann) der Knotenpunkt 530 an seiner Senke zum Massepotential wandern.
• Dadurch wird die Stromquelle 222 geöffnet, die LNB vom Zwischenpegel zum VCC-Potential mit einer geregelten Geschwindig keit zieht, die von jenem Strom bestimmt wird, der durch die Stromquelle fließt. Das Signal LNB erreicht des VCC-Potential zum Zeitpunkt T4 und bleibt dort bis zum Vorladen.
• Wenn die Stromzacken in einer Matrix von Leseverstärkern gesteuert werden sollen, die in einer bevorzugten Ausführungsform verwendet werden, ist die zeitliche Lage der Signale ISOL und ISOR relativ zu LPB und LNB wichtig. Diese Signale sind in den beiliegenden Fig. 5 und 6 dargestellt. Es ist ersichtlich, dass jeder Leseverstärker 100 (Fig. 1) mit linken und rechten Bitleitungen verbunden ist und entweder mit dem Paar von linken Bitleitungen oder mit dem Paar von rechten Bitleitungen unter der Steuerung von Transistoren verwendet werden kann, die mit den ISOL- und ISOR-Signalen getaktet werden. Am Anfang eines aktiven Intervalls vor dem Zeitpunkt T1 fällt das Signal ISO für die nichtausgewählte Matrix von VCC auf VSS. Am Anfang liegt das ISO-Signal für die ausgewählte Matrix auf VCC. Eine kurze Zeit nachdem das LNB- und das LPB-Signal ihre Zwischenpegel erreicht haben (zum Zeitpunkt T2), wird das Trennsignal ISO für die ausgewählte Matrix (vor dem Zeitpunkt T3) über VCC getrieben, um die Bitleitungen auf den VCC-Pegel aufzufrischen. Zum Zeitpunkt T4 werden dann das LPB- und das LNB-Signal auf ihren vollen aktiven Zustand getrieben (VSS bzw. VCC). Dieser Ablauf verbreitert die Stromzacken des Leseverstärkers und senkt die Stromspitze.
• Obwohl der Schaltkreis von Fig. 4 im besonderen für eine Verwendung mit dem verbesserten Leseverstärker-Aufbau konfiguriert wurde, der lokale (verteilte) Steuertransistoren verwendet, kann er auch mit Leseverstärkern verwendet werden, die konzentrierte Steuertransistoren besitzen.

Claims (12)

1. Verfahren zum Erzeugen eines Steuersignals, um die Arbeitsweise von Leseverstärker-Steuertransistoren (140, 142) im Speicher auf einem integrierten Schaltkreis zu steuern, wobei das Verfahren folgende Schritte enthält:

Verursachen einer Änderung in der Spannung eines Steuersignals (LPB, LNB) auf einen Zwischenwert zwischen einem Vorladewert (VCC; VSS) und einem Endwert (VSS, VCC);

Halten der Zwischenwertspannung für eine Zeitspanne (t&sub2;- t&sub3;); und dann

Bringen des Steuersignals (LPB, LNB) auf seinen vollen Wert (VSS, VCC);

wobei das Verfahren dadurch gekennzeichnet ist, dass der Verursacher-Schritt das Ändern der Spannung mit einer geregelten Geschwindigkeit aufweist.

2. Verfahren gemäß Anspruch 1, wobei der Bring-Schritt das Ändern der Spannung mit einer geregelten Geschwindigkeit aufweist.

3. Verfahren gemäß Anspruch 1, wobei der Verursacher-Schritt und der Bring-Schritt das Anlegen einer Konstantstromquelle (208, 222) an das Steuersignal (LPB, LNB) aufweist.

4. Verfahren gemäß Anspruch 1, wobei der Halte-Schritt das Beginnen eines Zeitintervalls (t&sub2;-t&sub3;) in Abhängigkeit davon aufweist, dass das Steuersignal (LPB, LNB) den Zwischenwert erreicht.

5. Verfahren gemäß Anspruch 4, wobei der Beginn-Schritt das Abtasten des Zwischenwerts aufweist.

6. Verfahren gemäß Anspruch 5, wobei das Verfahren das Starten einer Zeitgeberstufe (214), das Anlegen eines Ausgangs der Zeitgeberstufe an eine Stromformerstufe (212, 230) sowie das Ansprechen auf das Ende des Zeitintervalls aufweist, indem eine Konstantstromquelle (208, 222) in Betrieb gesetzt wird.

7. Verfahren gemäß Anspruch 1, wobei der Verursacher-Schritt und der Bring-Schritt das Anlegen des Ausgangs einer Konstantstromquelle (208, 222) an das Steuersignal (LPB, LNB) aufweist, wobei der Halte-Schritt das Beginnen eines Zeitintervalls (t&sub2;-t&sub3;) in Abhängigkeit vom Steuersignal (LPB, LNB) aufweist, das den Zwischenwert erreicht, wobei der Beginn-Schritt das Starten einer Zeitgeberstufe (214) und das Anlegen eines Ausgangs der Zeitgeberstufe an eine Stromformerstufe (212, 230) enthält; sowie das Starten der Konstantstromquelle (208, 222) enthält, wenn die Formerstufe einen vorgegebenen Zustand abtastet.

8. Verfahren gemäß Anspruch 1, wobei das Verfahren weiters das Erzeugen eines zweiten Steuersignals (LNB, LPB) enthält, das einen entsprechenden Zwischenwert besitzt und mit Übergangspunkten versehen ist, die im wesentlichen an den selben Zeitpunkten wie beim zuerstgenannten Steuersignal (LPB, LNB) liegen.

9. Verfahren gemäß Anspruch 8, wobei sich das zweite Steuersignal (LNB, LPB) mit einer geregelten Geschwindigkeit auf den Zwischenwert ändert, den Zwischenwert für ein Zeitintervall (t&sub2;-t&sub3;) hält und sich mit der geregelten Geschwindigkeit auf seinen Endwert (VCC, VSS) ändert.

10. Verfahren gemäß Anspruch 8, wobei eines der Steuersignale (LPB, LNB) auf einem Spannungspegel (VCC, VSS) beginnt, auf seinen Zwischenwert übergeht und dann auf einen zweiten Spannungspegel (VSS, VCC) übergeht; und wobei das andere Steuersignal (LNB, LPB) auf dem zweiten Spannungspegel (VSS, VCC) beginnt, auf seinen Zwischenwert übergeht und dann auf den ersten Pegel (VCC, VSS) übergeht.

11. Leseverstärker-Taktsteuerstufe für einen Speicher auf einem integrierten Schaltkreis, wobei die Steuerstufe zumindest ein Steuersignal aus einer Vielzahl von Steuersignalen (LPB, LNB) liefert, um die Arbeitsweise von Lese verstärker-Steuertransistoren (140, 142) zu steuern; dadurch gekennzeichnet, dass die Stufe enthält:

eine Zeitgeberstufe (214);

eine Leseverstärker-Stromüberwachungsstufe (212, 230), die mit einem Eingang der Zeitgeberstufe verbunden ist;

eine Konstantstromquelle (208, 222), die mit dem Ausgang der Überwachungsstufe (212, 230) verbunden ist;

einen Ausgangsknotenpunkt (204, 226), der mit einem Ende der Konstantstromquelle verbunden ist, wobei der Ausgangsknotenpunkt einen zweiten Eingang für die Überwachungsstufe liefert;

wobei das Steuersignal (LPB, LNB) vom Ausgangsknotenpunkt (204, 226) hergeleitet wird, wobei die Überwachungsstufe (212, 230) die Konstantstromquelle (208, 222) außer Betrieb setzt, wenn am Ausgangsknotenpunkt ein vorgegebener Stromwert abgetastet wird, und wobei die Zeitgeberstufe (214) ein Intervall festlegt, während dem die Überwachungsstufe (212, 230) die Spannung am Ausgangsknotenpunkt (204, 226) auf dem vorgegebenen Wert hält.

12. Steuerstufe gemäß Anspruch 11, wobei ein zweites Signal der Steuersignale (LNB, LPB) bereitgestellt wird, wobei die Steuerstufe weiters enthält:

eine zweite Leseverstärker-Stromüberwachungsstufe (230, 212), die mit einem Eingang der Zeitgeberstufe (214) verbunden ist;

eine zweite Konstantstromquelle (222, 208), die mit dem Ausgang der zweiten Überwachungsstufe (230, 212) verbunden ist);

einen zweiten Ausgangsknotenpunkt (226, 204), der mit einem Ende der zweiten Konstantstromquelle (222, 208) verbunden ist, wobei der zweite Ausgangsknotenpunkt einen zweiten Eingang für die zweite Überwachungsstufe liefert und das zweite Steuersignal bereitstellt.