DE69317101T2

DE69317101T2 - Dünnfilm-Transistormatrix und deren Herstellungsverfahren

Info

Publication number: DE69317101T2
Application number: DE69317101T
Authority: DE
Inventors: Ikunori Kobayashi; Yoshiko Mino; Mamoru Takeda
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 1992-12-22
Filing date: 1993-12-06
Publication date: 1998-07-23
Anticipated expiration: 2013-12-07
Also published as: DE69317101D1; US20010002050A1; JPH06188265A; EP0603622A1; EP0603622B1

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Diese Erfindung betrifft eine Dünnfilm-Transistor-(TFT)-Vorrichtung und eine TFT-Anordnung. Diese Erfindung betrifft auch Verfahren zur Herstellung einer Dünnfilm-Transistor-(TFT)-Vorrichtung und einer TFT-Anordnung.

Beschreibung des Standes der Technik

Typische Flüssigkristallbildschirme weisen eine Anordnung aus transparenten Pixelelektroden auf, um Pixeln entsprechende Bereiche von Flüssigkristall anzusteuern. Die transparenten Pixelelektroden sind gewöhnlich aus Indiumzinnoxid (ITO) hergestellt. Im allgemeinen werden die transparenten Pixelelektroden durch eine Anordnung von Dünnfilm-Transistoren (TFT) gesteuert, die als Schalter dienen.
Bei einigen von derartigen Flüssigkristallbildschirmen umfassen die TFT- Source- und -Drain-Elektroden Aluminium-(Al)-Schichten. Ein bekanntes Verfahren zur Herstellung eines Flüssigkristallbildschirms dieser Sorte enthält einen Musterungsprozeß auf Photolithographiebasis, der einen Photoresist vom Negativ-Typ verwendet, welcher einen ursprünglichen Al- Film zu Source- und Drain-Elektroden-Al-Schichten mit gewünschten Formen herstellt. Der Musterungsprozeß folgt der Bildung von ITO-Pixelelektroden. Im allgemeinen ist Photolithographievom Negativ-Typ bei der Verarbeitungsgenauigkeit schlechter als Photolithographie vom Positiv- Typ.
Bei dem bekannten Verfahren zur Herstellung des Flüssigkristallbildschirms tritt ein Problem auf, wie es unten gezeigt ist, wenn die Photolithographie vom Negativ-Typ durch die Photolithographie vom Positiv-Typ ersetzt wird. Gewöhnlich verwendet die Photolithographie vom Positiv-Typ alkalische flüssige Entwickler. In alkalischer wäßriger Lösung tritt leicht Oxidation-Reduktion zwischen Al und ITO auf, weil das Oxidationspotential von Al kleiner (tiefer) als das Reduktionspotential von ITO ist. Somit werden die ITO-Pixelelektroden während der Photolithographie vom Positiv-Typ leicht reduziert. Eine Reduktion der ITO-Pixelelektroden führt zu deren Korrosion.
Die EP 0 211 402 offenbart ein Verfahren und eine Dünnfilm-Transistoranordnung gemäß den Oberbegriffen der Ansprüche 1 bzw. 3. Hier wird die Korrosion der ITO-Pixelelektrode durch eine Zwischenschicht aus Isoliermaterial zwischen der ITO-Pixelelektrode und der Al-Schicht verhindert.
Die JP 4 293 021 offenbart ein Verfahren zur Herstellung eines TFT-Transistors unter Verwendung einer laminierten Struktur aus Chrom und Aluminium während des Herstellungsprozesses, um die Reduktion des ITO aufgrund der elektrochemischen Reaktion zwischen Al und ITO zu verhindern, wobei in einem anschließenden Prozeß die obere Chromschicht weggeätzt wird.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine erste Aufgabe dieser Erfindung, eine verbesserte Dünnfilm- Transistor-(TFT)-Vorrichtung zu schaffen.
Es ist eine zweite Aufgabe dieser Erfindung, eine verbesserte TFT-Anordnung zu schaffen.
Es ist eine dritte Aufgabe dieser Erfindung, ein verbessertes Verfahren zur Herstellung einer Dünnfilm-Transistor-(TFT)-Vorrichtung zu schaffen.
Es ist eine vierte Aufgabe dieser Erfindung, ein verbessertes Verfahren zur Herstellung einer TFT-Anordnung zu schaffen.
Diese Aufgaben werden durch einen Verfahren nach Anspruch 1 und eine Dünnfilm-Transistoranordnung nach Anspruch 3 gelöst.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1(a)-1(g) sind Schnittansichten eines Substrats und von Schichten auf dem Substrat, die bei verschiedenen Stufen der Herstellung einer TFT-Anordnung gemäß einer ersten besonderen Ausführungsform dieser Erfindung auftreten.
Fig. 2 ist ein Schaubild der kathodischen Polarisationseigenschaften und der anodischen Polarisationseigenschaften von ITO und verschiedenen Metallen in flüssigem Entwickler.
Fig. 3(a)-3(e) sind Schnittansichten eines Substrats und von Schichten auf dem Substrat, die bei verschiedenen Stufen der Herstellung einer TFT-Anordnung gemäß einer zweiten besonderen Ausführungsform dieser Erfindung auftreten.
Fig. 4 ist eine Schnittansicht eines Teils einer TFT-Anordnung.

BESCHREIBUNG DER ERSTEN BESONDERS BEVORZUGTEN AUSFÜHRUNGSFORM

Ein Flüssigkristallbildschirm umfaßt eine Anordnung aus transparenten Pixelelektroden und eine Anordnung aus Dünnfilm-Transistoren (TFT), die jeweils elektrisch mit den jeweiligen transparenten Pixelelektroden verbunden sind. Die transparenten Pixelelektroden sind konstruiert, um Pixeln entsprechende Bereiche von Flüssigkristall anzusteuern, der innerhalb des Bildschirms gehalten ist. Die TFT dienen dazu, jeweils die jeweiligen transparenten Pixelelektroden zu steuern.
Fig. 1(g) zeigt einen Satz aus dem Dünnfilm-Transistor (TFT) und der transparenten Pixelelektrode. In Fig. 1(g) sind der TFT und die transparente Pixelelektrode jeweils durch die Bezugszeichen "80" bzw. "17" bezeichnet.
Wie es in Fig. 1(g) gezeigt ist, sind der TFT 80 und die transparente Pixelelektrode 17 auf einem gemeinsamen transparenten Substrat 11 vorgesehen, das aus isolierendem Material, wie Glas, hergestellt ist. Der TFT 80 umfaßt eine Gate-Elektrode 12, die sich auf einer gegebenen Fläche des transparenten Substrats 11 erstreckt. Die Gate-Elektrode 12 ist beispielsweise aus Chrom (Cr) hergestellt. Eine Gate-Isolationsschicht 13 erstreckt sich auf der Gate-Elektrode 12 und einem Teil des transparenten Substrats 11.
Der TFT 80 umfaßt einen amorphen Siliziumhalbleiterbereich 14A, der sich auf einer gegebenen Fläche der Gate-Isolationsschicht 13 erstreckt. Der amorphe Siliziumhalbleiterbereich 14A ist mit der Gate-Elektrode 12 ausgerichtet. Ein Kanalisolationsschutzbereich 15A erstreckt sich auf einer zentralen Fläche des amorphen Siliziumhalbleiterbereiches 14A. Der Kanalisolationsschutzbereich 15A ist mit der Gate-Elektrode 12 und dem amorphen Siliziumhalbleiterbereich 14A ausgerichtet.
Halbleiterbereiche 16A und 16B erstrecken sich auf Randteilen des amorphen Siliziumhalbleiterbereiches 14A, welche von dem Kanalisolationsschutzbereich außen 15A liegen. Die Halbleiterbereiche 16A und 16B sind beispielsweise aus phosphordotiertem amorphen Silizium mit einem "n+"- Leitfähigkeitstyp hergestellt. Die amorphen n+-Siliziumbereiche 16A und 16B bedecken Seiten des Kanalisolationsschutzbereiches 15A und obere Oberflächen von Randteilen des Kanalisolationsschutzbereiches 15A.
Der TFT 80 umfaßt eine Source-Elektrode, die aus unteren, dazwischenliegenden und oberen Metallschichten 18A, 19A und 20A zusammengesetzt ist. Die untere Metallschicht 18A erstreckt sich auf dem amorphen n+-Siliziumbereich 16A, einer Seite des amorphen Siliziumhalbleiterbereiches 14A und einer gegebenen Fläche der Gate-Isolationsschicht 13. Die dazwischenliegende Metallschicht 19A und die obere Metallschicht 20A werden nacheinander oben auf der unteren Metallschicht 18A angeordnet. Die untere Metallschicht 18A ist aus Ti(Titan) oder Mo(Molybdän) hergestellt. Die untere Metallschicht 18A dient als eine Barriere, um Diffusion zu verhindern. Die dazwischenliegende Metallschicht 19A ist aus Material mit niedrigem spezifischen Widerstand, wie Aluminium (Al) oder einer Aluminiumlegierung, hergestellt. Die dazwischenliegende Metallschicht 19A bildet einen Hauptteil der Source-Elektrode. Die obere Metallschicht 20A ist aus Mo(Molybdän) oder Ti(Titan) hergestellt. Die Source-Elektrode ist elektrisch mit dem amorphen n+-Siliziumbereich 16A verbunden. Der amorphe n+-Siliziumbereich 16A schafft einen ohmschen Kontakt zwischen der Source-Elektrode und dem amorphen Siliziumhalbleiterbereich 14A.
Der TFT 80 umfaßt eine Drain-Elektrode, die aus unteren, dazwischenliegenden und oberen Metallschichten 18B, 19B und 20B zusammengesetzt ist. Die untere Metallschicht 18B erstreckt sich auf dem amorphen n+ -Siliziumbereich 16B, einer Seite des amorphen Siliziumhalbleiterbereiches 14A und einer gegebenen Fläche der Gate-Isolationsschicht 13. Die dazwischenliegende Metallschicht 19B und die obere Metallschicht 20B werden nacheinander oben auf der unteren Metallschicht 18B angeordnet. Die untere Metallschicht 18B ist aus Ti(Titan) oder Mo(Molybdän) hergestellt. Die untere Metallschicht 18B dient als eine Barriere, um Diffusion zu verhindern. Die dazwischenliegende Metallschicht 19B ist aus einem Material mit niedrigem spezifischen Widerstand, wie Aluminium (Al) oder einer Aluminiumlegierung, hergestellt. Die dazwischenliegende Metallschicht 19B bildet einen Hauptteil der Drain-Elektrode. Die obere Metallschicht 20B ist aus Mo(Molybdän) oder Ti(Titan) hergestellt. Die Drain-Elektrode ist elektrisch mit dem amorphen n+-Siliziumbereich 16B verbunden. Der amorphe n+-Siliziumbereich 16B schafft einen ohmschen Kontakt zwischen der Drain-Elektrode und dem amorphen Siliziumhalbleiterbereich 14A.
Die Source-Elektrode und die Drain-Elektrode sind mit einer Passivierungsschicht 21 bedeckt. Die Source-Elektrode und die Drain-Elektrode sind voneinander durch einen sich vertikal erstreckenden Teil der Passivierungsschicht 21 getrennt. Auch die amorphen n+-Siliziumbereiche 16A und 16B sind voneinander durch den sich vertikal erstreckenden Teil der Passivierungs schicht 21 getrennt. Der sich vertikal erstreckende Teil der Passivierungsschicht 21 erreicht eine obere Oberfläche des Kanalisolationsschutzbereiches 15A.
Die transparente Pixelelektrode 17 erstreckt sich auf einer gegebenen Fläche der Gate-Isolationsschicht 13, die von dem amorphen Siliziumhalbleiterbereich 14A nach außen beabstandet ist. Die transparente Pixelelektrode 17 ist aus Indiumzinnoxid (ITO) hergestellt. Die transparente Pixelelektrode 17 ist elektrisch mit der Drain-Elektrode verbunden. Ein Randteil der transparenten Pixelelektrode 17 erstreckt sich unmittelbar unter der unteren Metallschicht 18B und der Passivierungsschicht 21, während ein zentraler Teil der transparenten Pixelelektrode 17 von der Passivierungsschicht 21 nicht bedeckt ist.
Wie es früher beschrieben wurde, erstrecken sich die Source-Elektrode, die Drain-Elektrode und die transparente Pixelelektrode 17 jeweils auf den gegebenen Flächen der Gate-Isolationsschicht 13. Somit erstrecken sich die Source-Elektrode, die Drain-Elektrode und die transparenten Pixelelektrode 17 auf einer gemeinsamen Oberfläche auf dem transparenten Substrat 11.
Hinsichtlich der oberen Metallschichten 20A und 20B kann Ti(Titan) oder Mo(Molybdän) durch anderes Metall, wie W(Wolfram) oder Ta(Tantal), ersetzt werden, das ein höheres Oxidationspotential als das Reduktionspotential von ITO aufweist. Es ist bevorzugt, daß die oberen Metallschichten 20A und 20B eine Dicke von 250 Å oder mehr aufweisen.
Die TFT-Anordnung und die transparente Pixelelektrodenanordnung wurden hergestellt, wie es unten beschrieben ist. Es ist anzumerken, daß eine besondere Beschreibung von nur einem Satz aus einem TFT und einer transparenten Pixelelektrode angegeben wird.
Wie es in Fig. 1(a) gezeigt ist, wurde ein transparentes Substrat 11 vorbereitet. Das transparente Substrat 11 wurde aus isolierendem Material, wie Glas, hergestellt. Es wurde ein Metallfilm auf dem transparenten Substrat 11 gebildet. Der Metallfilm wurde beispielsweise aus Chrom (Cr) hergestellt. Der Metallfilm wurde zu einer TFT-Gate-Elektrode 12 mit einer gewünschten Form durch einen Musterungsprozeß auf Photographiebasis unter Verwendung eines Photoresists vom Positiv-Typ hergestellt.
Wie es in Fig. 1(b) gezeigt ist, wurden eine Gate-Isolationsschicht 13, eine amorphe Siliziumhalbleiterschicht 14 und eine Kanalschutzisolationsschicht 15 nacheinander auf der Gate-Elektrode 12 und einer freiliegenden Fläche des transparenten Substrates 11 durch einen geeigneten Prozeß, wie P-CVD (plasma chemical vapor deposition = plasma-chemische Dampfablagerung), gebildet. Genauer erstreckte sich die Gate-Isolationsschicht 13 auf der Gate-Elektrode 12 und dem transparenten Substrat 11. Die amorphe Siliziumhalbleiterschicht 14 wurde oben auf der Gate-Isolationsschicht 13 angeordnet. Die Kanalschutzisolationsschicht 15 wurde oben auf der amorphen Siliziumhalbleiterschicht 14 angeordnet.
Wie es in Fig. 1(c) gezeigt ist, wurde die Kanalschutzisolations schicht 15 zu einem Kanalschutzisolationsbereich 15A mit einer gewünschten Form durch einen Musterungsprozeß auf Photolithographiebasis unter Verwendung eines Photoresists vom Positiv-Typ hergestellt. Der Kanalschutzisolationsbereich 15A war mit der Gate-Elektrode 12 ausgerichtet.
Wie es in Fig. 1(d) gezeigt ist, wurde eine Haibleiterschicht 16 auf dem Kanalschutzisolationsbereich 15A und einer freiliegenden Fläche der amorphen Siliziumhalbleiterschicht 14 durch einen geeigneten Prozeß, wie P-CVD (plasma-chemische Dampfablagerung), gebildet. Die Halbleiterschicht 16 wurde beispielsweise aus phospordotiertem amorphen Silizium mit einem "n+"-Leitfähigkeitstyp hergestellt.
Wie es in Fig. 1(e) gezeigt ist, wurden die amorphen Siliziumhalbleiterschicht 14 und die amorphe n+-Siliziumschicht 16 zu einem amorphen Siliziumhalbleiterbereich 14A mit einer gewünschten Form und einem amorphen n+-Siliziumbereich 16C mit einer gewünschten Form durch einen Musterungsprozeß auf Photolithographiebasis unter Verwendung eines Photoresists vom Positiv-Typ hergestellt. Dieser Musterungsprozeß deckte Teile der Gate-Isolationsschicht 13 auf, die sich von dem amorphen Siliziumhalbleiterbereich 14A nach außen erstreckten. Der amorphe Siliziumhalbleiterbereich 14A bildete einen TFT-Halbleiterbereich. Der amorphe Siliziumhalbleiterbereich 14A und der amorphe n+-Siliziumbereich 16C umgaben den Kanalschutzisolationsbereich 15A. Der amorphe Siliziumhaibleiterbereich 14A, der Kanalschutzisolationsbereich 15A und der amorphe n+-Siliziumbereich 16C waren mit der Gate-Elektrode 12 ausgerichtet.
Anschließend wurde ein Film aus Indiumzinnoxid (ITO) auf einer freiliegenden Fläche auf dem transparenten Substrat 11 gebildet. Wie es in Fig. 1(1) gezeigt ist, wurde der ITO-Film zu einer transparenten Pixelelektrode 17 mit einer gewünschten Form durch einen Musterungsprozeß auf Photolithographiebasis unter Verwendung eines Photoresists vom Positiv-Typ hergestellt. Die transparente Pixelelektrode 17 erstreckte sich auf einem Teil der Gate-Isolationsschicht 13, der von dem amorphen Siliziumhalbleiterbereich 14A nach außen beabstandet war.
Nachdem die transparente Pixelelektrode 17 hergestellt worden war, wurde eine laminierte oder Mehrschichtstruktur aus unteren, dazwischenliegenden und oberen Metallfilmen auf einer freiliegenden Fläche auf dem transparenten Substrat 11 gebildet. Genauer wurde der untere Metallfilm auf dem amorphen n+-Siliziumbereich 16C, der transparenten Pixelelektrode 17 und freiliegenden Flächen des amorphen Siliziumhalbleiterbereiches 14A und der Gate-Isolationsschicht 13 gebildet. Dann wurden die dazwischenliegenden und oberen Metallfilme nacheinander oben auf dem unteren Metallfilm angeordnet. Der untere Metallfilm wurde aus Ti(Titan) oder Mo(Molybdän) hergestellt. Der untere Metallfilm war eine Barriere, um Diffusion zu verhindern. Der dazwischenliegende Metallfilm wurde aus Material mit niedrigem spezifischen Widerstand, wie Aluminium (Al) oder einer Aluminiumlegierung, hergestellt. Der obere Metallflim wurde aus Mo (Molybdän) oder Ti(Titan) hergestellt. Wie es in Fig. 1(g) gezeigt ist, wurden die unteren, dazwischenliegenden und oberen Metallfilme jeweils zu unteren Metallschichten 18A und 18B mit gewünschten Formen, dazwischenliegenden Metallschichten 19A und 19B mit gewünschten Formen und oberen Metallschichten 20A und 20B mit gewünschten Formen durch einen Musterungsprozeß auf Photolithographiebasis unter Verwendung eines Photoresists vom Positiv-Typ hergestellt. Gleichzeitig wurde der amorphe n+-Siliziumbereich 16C zu zwei Bereichen 16A und 16B mit gewünschten Formen hergestellt. Infolge dieses Musterungsprozesses wurde eine Nut 82, die mit dem amorphen Siliziumhalbleiterbereich 14A ausgerichtet war, in den oberen, dazwischenliegenden und oberen Metallfilmen gebildet. Eine zentrale Fläche des Kanalschutzisolationsbereiches 15A wurde am Boden der Nut 82 freigelegt.
Die unteren Metallschichten 18A und 18B waren voneinander beabstandet. Die dazwischenliegenden Metallschichten 19A und 19B waren voneinander beabstandet. Die oberen Metallschichten 20A und 20B waren voneinander beabstandet. Die amorphen n+-Siliziumbereiche 16A und 16B waren voneinander beabstandet. Die dazwischenliegende Metallschicht 19A erstreckte sich zwischen der unteren Metallschicht 18A und der oberen Metallschicht 20A. Die untere Metallschicht 18A, die dazwischenliegende Metallschicht 19A und die obere Metallschicht 20A bildeten eine TFT-Source-Elektrode, die elektrisch mit dem amorphen n+ -Siliziumbereich 16A verbunden war. Der amorphe n+-Silizumbereich 16A schuf einen ohmschen Kontakt zwischen der Source-Elektrode und dem amorphen Siliziumhalbleiterbereich 14A. Die dazwischenliegende Metallschicht 19A bildete einen Hauptteil der Source-Elektrode. Die dazwischenliegende Metallschicht 19B erstreckte sich zwischen der unteren Metallschicht 18B und der oberen Metallschicht 20B. Die untere Metallschicht 18B, die dazwischenliegende Metallschicht 19B und die obere Metallschicht 20B bildeten eine TFT-Drain-Elektrode, die elektrisch mit dem amorphen n+ -Siliziumbereich 16B und der transparenten Pixelelektrode 17 verbunden war. Der amorphe n+-Siliziumbereich 16B schuf einen ohmschen Kontakt zwischen der Drain-Elektrode und dem amorphen Siliziumhalbleiterbereich 14A. Die dazwischenliegende Metallschicht 19B bildete einen Hauptteil der Drain-Elektrode.
Anschließend wurde ein Passivierungsfilm auf einer freiliegenden Fläche auf dem transparenten Substrat 11 gebildet. Der Passivierungsfilm wurde aus Siliziumnitrid SiNx hergestellt. Wie es in Fig. 1(g) gezeigt ist, wurde der Passivierungsfilm durch einen Musterungsprozeß zu einer Passivierungs schicht 21 mit einer gewünschten Form hergestellt. Die Passivierungsschicht 21 bedeckte die unteren Metallschichten 18A und 18B, die dazwischenliegenden Metallschichten 19A und 19B, die oberen Metallschichten 20A und 20B und die zentrale Fläche des Kanalschutzisolationsbereiches 15A. Die Passivierungsschicht 21 füllte die Nut 82. Ferner erstreckte sich die Passivierungsschicht 21 auf einem Teil der transparenten Pixelelektrode 17. Nachdem die passive Schicht 21 gebildet worden war, war die Kombination aus dem TFT und der transparenten Pixelelektrode 17 abgeschlossen.
In einer alkalischen wäßrigen Lösung tritt leicht Oxidation-Reduktion zwischen Al und ITO auf, weil das Oxidationspotential von Al im allgemeinen niedriger (tiefer) als das Reduktionspotential von ITO ist, wie es in Fig. 2 gezeigt ist. Eine Reduktion von ITO führt zu dessen Korrosion. In einer alkalischen wäßrigen Lösung tritt zwischen ITO und Mo(Molybdän) oder Ti (Titan) keine Zellenreaktion auf, weil das anodische Polarisationspotential von Mo(Molybdän) oder Ti(Titan) im allgemeinen höher (edler) als das kathodische Polarisationspotential von ITO ist, wie es in Fig. 2 gezeigt ist.
Der früher erwähnte Musterungsprozeß, um die Source-Elektrode und die Drain-Elektrode (die unteren Metallschichten 18A und 18B, die dazwischenliegenden Metallschichten 19A und 19B und die oberen Metallschichten 20A und 20B) herzustellen, verwendete flüssigen Entwickler vom alkalischen Typ. Wie es früher beschrieben wurde, erstreckte sich der obere Ti- oder Mo-Film (der den oberen Metallschichten 20A und 20B entspricht) auf dem dazwischenliegenden Al- oder Al-Legierungsfilm (der den dazwischenliegenden Metallschichten 19A und 19B entspricht). Während des Musterungsprozesses, um die Source-Elektrode und die Drain-Elektrode herzustellen, trennte der obere Ti- oder Mo-Film den dazwischenliegenden Al- oder Al-Legierungsfilm von dem alkalischen flüssigen Entwickler und unterdrückte dadurch Oxidation-Reduktion zwischen dem dazwischenliegenden Al- oder Al-Legierungsfilm und der ITO-Elektrode 17. Zusätzlich trat aus dem früher erwähnten Grund zwischen dem oberen Ti- oder Mo-Film und der ITO-Elektrode 17 keine Zellenreaktion auf. Entsprechend wurde verhindert, daß die ITO-Elektrode 17 korrodierte.
Alle Musterungsprozesse auf Photolithographiebasis bei der Herstellung der TFT-Anordnung und der transparenten Pixelelektrodenanordnung verwendeten die Photoresiste vom Positiv-Typ. Im allgemeinen weist Photolithographie vom Positiv-Typ eine hohe Verarbeitungsgenauigkeit auf. Deshalb ist das Verfahren zur Herstellung einer TFT-Anordnung und einer transparenten Pixelelektrodenanordnung gemäß dieser Erfindung bei der Verarbeitungsgenauigkeit vorteilhaft.
Hinsichtlich des oberen Metallfilms (der den oberen Metallschichten 20A und 20B entspricht) könnten Ti(Titan) oder Mo(Molybdän) durch andere Metalle, wie W(Wolfram) oder Ta(Tantal), ersetzt werden, die ein höheres Oxidationspotential als das Reduktionspotential von ITO aufwiesen, oder durch eine Legierung, die mindestens zwei von Mo(Molybdän), Ti(Titan), W(Wolfram) und Ta(Tantal) enthält. Es war bevorzugt, daß der obere Ti- oder Mo-Film (der den oberen Metallschichten 20A und 20B entspricht) eine Dicke von 250 Å oder mehr aufwies.

BESCHREIBUNG DER ZWEITEN BESONDERS BEVORZUGTEN AUSFÜHRUNGSFORM

Ein Flüssigkristallbildschirm umfaßt eine Anordnung aus transparenten Pixelelektroden und eine Anordnung aus Dünnfilm-Transistoren (TFT), die jeweils elektrisch mit den jeweiligen transparenten Pixelelektroden verbunden sind. Die transparenten Pixelelektroden sind konstruiert, um Pixeln entsprechende Bereiche von Flüssigkristall anzusteuern, der innerhalb des Bildschirms gehalten ist. Die TFT dienen dazu, jeweils die jeweiligen transparenten Pixelelektroden zu steuern.
Fig. 3(e) zeigt einen Satz aus dem Dünnfilm-Transistor (TFT) und der transparenten Pixelelektrode. In Fig. 3(e) sind der TFT und die transparente Pixelelektrode jeweils durch die Bezugszeichen "85" bzw. "34" bezeichnet.
Wie es in Fig. 3(e) gezeigt ist, sind der TFT 85 und die transparente Pixelelektrode 34 auf einem gemeinsamen transparenten Substrat 31 vorgesehen, das aus isolierendem Material, wie Glas, hergestellt ist. Der TFT 85 umfaßt eine optische Abschirmung oder eine Lichtsperrschicht 32, die sich auf einer gegebenen Fläche des transparenten Substrats 31 erstreckt. Obere Oberflächen der optischen Abschirmung 32 und des transparenten Substrats 31 sind mit einem Zwischenschicht-Isolationsfilm 33 aus SiO&sub2; bedeckt.
Der TFT 85 umfaßt eine Source-Elektrode 35, die sich auf einer gegebenen Fläche des Zwischenschicht-Isolationsfilms 33 erstreckt. Die Source-Elektrode 35 ist aus ITO hergestellt. Die transparente Pixelelektrode 34 erstreckt sich auf einer gegebenen Fläche des Zwischenschicht-Isolationsfilms 33. Die transparente Pixelelektrode 34 ist aus ITO hergestellt. Die Source-Elektrode 35 und die transparente Pixelelektrode 34 sind voneinander durch eine Nut beabstandet, die mit der optischen Abschirmung 32 ausgerichtet ist. Ein Teil der transparenten Pixelelektrode 34, der sich dicht bei der Nut befindet, bildet eine Drain-Elektrode des TFT 85. Der Zwischenschicht-Isolationsfilm 33 ist bei der Nut freigelegt.
Ein amorpher Siliziumhalbleiterbereich 36 mit einer Inselgestalt füllt die Nut zwischen der transparenten Pixelelektrode 34 und der Source-Elektrode 35 und erstreckt sich auf Teilen der transparenten Pixelelektrode 34 und der Source-Elektrode 35, die benachbart zu der Nut liegen. Der amorphe Siliziumhalbleiterbereich 36 ist mit der optischen Abschirmung 32 ausgerichtet.
Eine laminierte oder Mehrschichtstruktur aus unteren, dazwischenliegenden und oberen Metallschichten 37, 38 und 39 erstreckt sich auf gegebenen Flächen des Zwischenschicht-Isolationsfilms 33 und der Source-Elektrode 35. Die untere Metallschicht 37 ist aus Mo(Molybdän) hergestellt. Die dazwischenliegende Metallschicht 38 ist aus Material mit niedrigem spezifischen Widerstand, wie Aluminium (Al) oder einer Aluminiumlegierung, hergestellt. Die obere Metallschicht 39 ist aus Mo(Molybdän) hergestellt. Die unteren, dazwischenliegenden und oberen Metallschichten 37, 38 und 39 bilden eine Source-Verdrahtungsstrecke mit einer Mehrschichtgestalt, die elektrisch mit der Source-Elektrode 35 verbunden ist. Die Source-Verdrahtungsstrecke ist von dem amorphen Siliziumhalbleiterbereich 36 beabstandet.
Wie es früher beschrieben wurde, erstrecken sich die Source-Verdrahtungsstrecke (die unteren, dazwischenliegenden und oberen Metallschichten 37, 38 und 39) und die transparente Pixelelektrode 34 auf den gegebenen Flächen des Zwischenschicht-Isolationsfilms 33. Somit erstrekken sich die Source-Verdrahtungsstrecke und die transparente Pixelelektrode 34 auf einer gemeinsamen Oberfläche auf dem transparenten Substrat 31.
Hinsichtlich der oberen Metallschicht 39, kann Mo(Molybdän) durch anderes Metall, wie Ti(Titan), W(Wolfram), Ta(Tantal), ersetzt werden, das ein höheres Oxidationspotential als das Reduktionspotential von ITO aufweist, oder durch eine Legierung, die mindestens zwei von Mo(Molybdän), Ti(Titan), W(Wolfram) und Ta(Tantal) enthält. Es ist bevorzugt, daß die obere Metallschicht 39 eine Dicke von 250 Å oder mehr aufweist.
Ein Gate-Isolationsfilm 40 erstreckt sich auf dem amorphen Siliziumhalbleiterbereich 36, der Source-Verdrahtungsstrecke und Teilen des Zwischenschicht-Isolationsfilms 33, der transparenten Pixelelektrode 34 und der Source-Elektrode 35. Der TFT 85 umfaßt eine Gate-Elektrode 41, die sich auf einer gegebenen Fläche des Gate-Isolationsfilms 40 erstreckt. Die Gate-Elektrode 41 ist aus Al hergestellt. Die Gate-Elektrode 41 ist mit dem amorphen Siliziumhalbleiterbereich 36 und der optischen Abschirmung 32 ausgerichtet.
Die TFT-Anordnung und die transparente Pixelelektrodenanordnung wurden hergestellt, wie es unten beschrieben ist. Es ist anzumerken, daß eine besondere Beschreibung von nur einen Satz aus einem TFT und einer transparenten Pixelelektrode angegeben wird.
Wie es in Fig. 3(a) gezeigt ist, wurde ein transparentes Substrat 31 vorbereitet. Das transparente Substrat 31 war aus isolierendem Material, wie Glas, hergestellt. Ein Metallfilm aus opakem Material wurde auf dem transparenten Substrat 31 gebildet. Der Metallfilm wurde zu einer optischen Abschirmung oder einer Lichtsperrschicht 32 mit einer gewünschten Form durch einen Musterungsprozeß auf Photographiebasis unter Verwendung eines Photoresists vom Positiv-Typ hergestellt.
Wie es in Fig. 3(b) gezeigt ist, wurde ein Zwischenschicht-Isolatjonsfilm 33 aus SiO&sub2; auf der optischen Abschirmung 32 und einer freiliegenden Fläche des transparenten Substrats 31 gebildet. Ein Film aus ITO wurde oben auf dem Zwischenschicht-Isolationsfilm 33 angeordnet. Der ITO-Film wurde zu einer Pixelelektrode 34 und einer TFT-Source-Elektrode 35 durch einen Musterungsprozeß auf Photographiebasis unter Verwendung eines Photoresists vom Positiv-Typ hergestellt. Die Source-Elektrode 35 und die Pixelelektrode 34 waren voneinander durch eine Nut getrennt, die mit der optischen Abschirmung 32 ausgerichtet war. Der Zwischenschicht-Isolationsfilm 33 wurde bei der Nut freigelegt. Ein Teil der Pixelelektrode 34, der sich nahe bei der Nut befand, bildete eine TFT-Drain- Elektrode.
Ein amorpher Siliziumhalbleiterfilm wurde auf der Pixelelektrode 34, der Source-Elektrode 35 und einer freiliegenden Fläche des Zwischenschicht- Isolationsfilms 33 durch einen geeigneten Prozeß, wie P-CVD (plasma-chemische Dampfablagerung) gebildet. Wie es in Fig. 3(c) gezeigt ist, wurde der amorphe Siliziumhalbleiterfilm zu einem amorphen Siliziumhalbleiterbereich 36 mit einer gewünschten Inselform durch einen Musterungsprozeß auf Photographiebasis unter Verwendung eines Photoresists vom Positiv-Typ hergestellt. Der amorphe Siliziumhalbleiterbereich 36 füllte die Nut zwischen der Pixelelektrode 34 und der Source-Elektrode 35 und erstreckte sich auf Teilen der Pixelelektrode 34 und der Source-Elektrode 35, die benachbart zu der Nut lagen. Der amorphe Siliziumhalbleiterbereich 36 war mit der optischen Abschirmung 32 ausgerichtet.
Nachdem der amorphe Siliziumhalbleiterbereich 36 hergestellt worden war, wurde eine laminierte oder Mehrschichtstruktur aus unteren, dazwischenliegenden und oberen Metallfilmen auf einer freiliegenden Fläche auf dem transparenten Substrat 11 gebildet. Genauer wurde der untere Metallfilm auf dem amorphen Siliziumhalbleiterbereich 36 und freiliegenden Flächen des Zwischenschicht-Isolationsfilms 33, der Pixelelektrode 34 und der Source-Elektrode 35 gebildet. Dann wurden die dazwischenliegenden und oberen Metallfilme nacheinander oben auf dem unteren Metallfilm angeordnet. Der untere Metallfilm wurde aus Mo(Molybdän) hergestellt. Der dazwischenliegende Metallfilm wurde aus Material mit niedrigem spezifischen Widerstand, wie Aluminium (Al) oder einer Aluminiumlegierung, hergestellt. Der obere Metallfilm wurde aus Mo(Molybdän) hergestellt. Wie es in Fig. 3(d) gezeigt ist, wurden die unteren, dazwischenliegende und oberen Metallfilme jeweils zu unteren, dazwischenliegenden und oberen Metallschichten 37, 38 und 39 mit gewünschten Formen durch einen Musterungsprozeß auf Photolithographiebasis unter Verwendung eines Photoresists vom Positiv-Typ hergestellt.
Die unteren, dazwischenliegenden und oberen Metallschichten 37, 38 und 39 bildeten eine Source-Verdrahtungsstrecke mit einer Mehrschichtgestalt, die elektrisch mit der Source-Elektrode 35 verbunden war. Die Source-Verdrahtungsstrecke war von dem amorphen Siliziumhalbleiterbereich 36 beabstandet. Die Source-Verdrahtungsstrecke erstreckte sich auf einem Teil des Zwischenschicht-Isolationsfilms 33 und einem Randteil der Source-Elektrode 35.
Anschließend wurde, wie es in Fig. 3(d) gezeigt ist, ein Gate-Isolationsfilm 40 auf einer freiliegenden Fläche des transparenten Substrats 31 durch einen geeigneten Prozeß, wie P-CVD (plasma-chemische Dampfablagerung) gebildet. Genauer erstreckte sich der Gate-Isolationsfilm 40 auf dem amorphen Siliziumhalbleiterbereich 36, der Source-Verdrahtungstrecke und Teilen des Zwischenschicht-Isolationsfilms 33, der Pixelelektrode 34 und der Source-Elektrode 35.
Ein Metallfilm aus Al wurde auf dem Gate-Isolationsfilm 40 gebildet. Wie es in Fig. 3(e) gezeigt ist, wurde der Al-Film zu einer TFT-Gate-Elektrode 41 mit einer gewünschten Form durch einen Musterungsprozeß auf Photolithographiebasis unter Verwendung eines Photoresists vom Positiv-Typ hergestellt. Die Gate-Elektrode 41 war mit dem amorphen Siliziumhalbleiterbereich 36 und der optischen Abschirmung 32 ausgerichtet. Nachdem die Gate-Elektrode 41 gebildet worden war, war eine Kombination aus dem TFT und der Pixelelektrode 34 abgeschlossen.
In alkalischer wäßriger Lösung tritt leicht Oxidation-Reduktion zwischen Al und ITO auf, weil das Oxidationspotential von Al im allgemeinen niedriger (tiefer) als das Reduktionspotential von ITO ist, wie es in Fig. 2 gezeigt ist. Eine Reduktion von ITO führt zu dessen Korrosion. In alkalischer wäßriger Lösung tritt zwischen ITO und Mo(Molybdän) oder Ti(Titan) keine Zellenreaktion auf, weil das anodische Polarisationspotential von Mo (Molybdän) oder Ti(Titan) im allgemeinen höher (edler) als das kathodische Polarisationspotential von ITO ist, wie es in Fig. 2 gezeigt ist.
Der früher erwähnte Musterungsprozeß, um die Source-Verdrahtungsstrecke (die unteren, dazwischenliegenden und oberen Metallschichten 37, 38 und 39) herzustellen, verwendete flüssigen Entwickler vom alkalischen Typ. Wie es früher beschrieben wurde, erstreckte sich der obere Mo-Film (welcher der oberen Metallschicht 39 entspricht) auf dem dazwischenliegenden Al- oder Al-Legierungsfilm (welcher der dazwischenliegenden Metallschicht 38 entspricht). Während des Musterungsprozesses, um die Source-Verdrahtungsstrecke herzustellen, trennte der obere Mo-Film den dazwischenliegenden Al- oder Al-Legierungsfilm von dem alkalischen flüssigen Entwickler und unterdrückte dadurch Oxidation-Reduktion zwischen dem dazwischenliegenden Al- oder Al-Legierungsfilm, der ITO- Source-Elektrode 35 und der ITO-Pixelelektrode 34. Zusätzlich trat aus dem früher erwähnten Grund zwischen dem oberen Mo-Film und den ITO- Elektroden 34 und 35 keine Zellenreaktion auf. Entsprechend wurde verhindert, daß die ITO-Elektroden 34 und 35 korrodierten.
All die Musterungsprozesse auf Photolithographiebasis bei der Herstellung der TFT-Anordnung und der transparenten Pixelelektrodenanordnung verwendeten die Photoresiste vom Positiv-Typ. Im allgemeinen weist Photolithographie vom Positiv-Typ eine hohe Verarbeitungsgenauigkeit auf. Somit ist das Verfahren zur Herstellung einer TFT-Anordnung und einer transparenten Pixelelektrodenanordnung gemäß dieser Erfindung bei der Verarbeitungsgenauigkeit vorteilhaft.
Hinsichtlich des oberen Metallfilms (welcher der oberen Metallschicht 39 entspricht) könnte Mo(Molybdän) durch anderes Metall, wie Ti(Titan), W (Wolfram), Ta(Tantal), ersetzt werden, das ein höheres Oxidationspotential als das Reduktionspotential von ITO aufwies. Es war bevorzugt, daß der obere Mo-Film (welcher der oberen Metallschicht 39 entspricht) eine Dicke von 250 Å oder mehr aufwies.

BESCHREIBUNG EINES BEISPIELS EINER TFT-ANORDNUNG

Ein Flüssigkristallbildschirm umfaßt eine Anordnung aus transparenten Pixelelektroden und eine Anordnung aus Dünnfilm-Transistoren (TFT), die jeweils elektrisch mit den jeweiligen transparenten Pixelelektroden verbunden sind. Die transparenten Pixelelektroden sind konstruiert, um Pixeln entsprechende Bereiche von Flüssigkristall anzusteuern, der innerhalb des Bildschirms gehalten ist. Die TFT dienen dazu, jeweils die jeweiligen transparenten Pixelelektroden zu steuern.
Fig. 4 zeigt einen Satz aus dem Dünnfilm-Transistor (TFT) und der transparenten Pixelelektrode. In Fig. 4 sind der TFT und die transparente Pixelelektrode jeweils durch die Bezugszeichen "90" bzw. "48" bezeichnet.
Wie es in Fig. 4 gezeigt ist, sind der TFT 90 und die transparente Pixelelektrode 48 auf einem gemeinsamen transparenten Substrat 51 vorgesehen, das aus isolierendem Material, wie Glas, hergestellt ist. Der TFT 90 umfaßt einen polykristallinen Siliziumhalbleiterbereich 42, einen Source- Bereich 46 und einen Drain-Bereich 47, die sich auf gegebenen Flächen des transparenten Substrats 51 erstrecken. Der polykristalline Siliziumhalbleiterbereich 42 ist als Schicht zwischen dem Source-Bereich 46 und dem Drain-Bereich 47 angeordnet.
Obere Oberflächen des polykristallinen Siliziumhalbleiterbereiches 42, des Source-Bereiches 46, des Drain-Bereiches 47 und des transparenten Substrates 51 sind mit einem TFT-Gate-Isolationsfilm 43 bedeckt, der Löcher oder Öffnungen aufweist, die sich direkt über dem Source-Bereich 46 und dem Drain-Bereich 47 erstrecken. Der Gate-Isolationsfilm 43 ist aus SiO&sub2; hergestellt. Der TFT 90 umfaßt eine Gate-Elektrode 44, die sich auf einer gegebenen Fläche des Gate-Isolationsfilms 43 erstreckt. Die Gate- Elektrode 44 ist mit dem polykristallinen Siliziumhalbleiterbereich 42 ausgerichtet.
Obere Oberflächen der Gate-Elektrode 44 und des Gate-Isolationsfilms 43 sind mit einem Zwischenschicht-Isolationsfilm 45 bedeckt, der aus SiO&sub2; hergestellt ist. Der Zwischenschicht-Isolationsfilm 45 weist Löcher oder Öffnungen auf, die mit den Löchern in dem Gate-Isolationsfilm 43 ausgerichtet sind.
Die transparente Pixelelektrode 48 ist aus ITO hergestellt. Die transparente Pixelelektrode 48 erstreckt sich auf gegebenen Flächen des Zwischenschicht-Isolationsfilms 45 und des Drain-Bereiches 47. Die Pixelelektrode 48 füllt die Öffnungen in dem Gate-Isolationsfilm 43 und dem Zwischenschicht-Isolationsfilm 45 über dem Drain-Bereich 47 und erstreckt sich von der Gate-Elektrode 44 nach außen. Die Pixelelektrode 48 ist elektrisch mit dem Drain-Bereich 47 verbunden. Die Pixelelektrode 48 ist von der Gate-Elektrode 44 durch den Zwischenschicht-Isolationsfilm 45 getrennt.
Eine Al-Schicht 49 und eine Mo-Schicht 50 bilden eine Source-Verdrahtungsstrecke mit einer Mehrschicht- oder laminierten Gestalt, die elektrisch mit dem Source-Bereich 46 verbunden ist. Die Al-Schicht 49 füllt die Öffnungen in dem Gate-Isolationsfilm 43 und dem Zwischenschicht- Isolationsfilm 45 über dem Source-Bereich 46 und erstreckt sich auf einem Teil des Zwischenschicht-Isolationsfilms 45 um die Öffnungen herum. Die Al-Schicht 49 ist von der Gate-Elektrode 44 durch den Zwischenschicht-Isolationsfilm 45 getrennt. Die Mo-Schicht 50 erstreckt sich auf der Al-Schicht 49 und überlappt diese.
Hinsichtlich der Mo-Schicht 50 kann Mo(Molybdän) durch anderes Metall, wie Ti(Titan), W(Wolfram), Ta(Tantal), ersetzt werden, das ein höheres Oxidationspotential als das Reduktionspotential von ITO aufweist, oder durch eine Legierung, die mindestens zwei von Mo(Molybdän), Ti (Titan), W(Wolfram) und Ta(Tantal) enthält. Es ist bevorzugt, daß die Mo- Schicht 50 eine Dicke von 250 Å oder mehr aufweist.
Die TFT-Anordnung und die transparente Pixelelektrodenanordnung wurden hergestellt, wie es unten beschrieben ist. Es ist anzumerken, daß eine besondere Beschreibung von nur einen Satz aus einem TFT und einer transparenten Pixelelektrode angegeben wird.
Wie es in Fig. 4 gezeigt ist, wurde ein transparentes Substrat 51 vorbereitet. Das transparente Substrat 51 war aus isolierendem Material, wie Glas, hergestellt. Ein Halbleiterfilm aus polykristallinem Silizium wurde auf dem transparenten Substrat 51 gebildet. Der Halbleiterfilm wurde zu einer polykristallinen Siliziumhalbleiterschicht mit einer gewünschten Form durch einen Musterungsprozeß auf Photographiebasis unter Verwendung eines Photoresists vom Positiv-Typ hergestellt. Ein TFT-Gate- Isolationsfilm 43 aus SiO&sub2; wurde auf der polykristallinen Siliziumhalbleiterschicht und einer freiliegenden Fläche des transparenten Substrates 51 durch einen geeigneten Prozeß, wie LPCVD (low pressure chemical vapor deposition = chemische Dampfablagerung bei niedrigem Druck) gebildet.
Eine TFT-Gate-Elektrode 44 wurde auf einer gegebenen Fläche des Gate- Isolationsfilms 43 gebildet. Die Gate-Elektrode 44 war mit der polykristallinen Siliziumhalbleiterschicht ausgerichtet. Ein Zwischenschicht- Isolationsfilm 45 aus SiO&sub2; wurde auf der Gate-Elektrode 44 und einer freiliegenden Fläche des Gate-Isolationsfilms 43 gebildet.
Teile des Gate-Isolationsfilms 43 und des Zwischenschicht-Isolationsfilms 45, die sich direkt über Randbereichen der polykristallinen Siliziumhalbleiterschicht erstreckten, wurden entfernt, um Löcher oder Nuten in dem Gate-Isolationsfilm 43 und dem Zwischenschicht-Isolationsfilm 45 vorzusehen. Die Nuten waren von der Gate-Elektrode 44 nach außen durch den Zwischenschicht-Isolationsfilm 45 getrennt. Die polykristalline Siliziumhaibleiterschicht wurde an den Böden der Nuten freigelegt. Es wurden Phosphorionen in die Randbereiche der polykristallinen Siliziumhalbleiterschicht via die Nuten implantiert, um die Randbereiche zu einem TFT- Source-Bereich 46 und einem TFT-Drain-Bereich 47 zu verändern. Der dazwischenliegende Bereich der polykristallinen Siliziumhalbleiterschicht zwischen den Randbereichen wurde keiner lonenimplantation ausgesetzt und blieb folglich ein polykristalliner TFT-Siliziumhalbleiterbereich 42. Auf diese Weise wurden der TFT-Source-Bereich 46, der TFT-Drain-Bereich 47 und der polykristalline TFT-Siliziumhalbleiterbereich 42 hergestellt. Der polykristalline Siliziumhalbleiterbereich 42 erstreckte sich zwischen dem Source-Bereich 46 und dem Drain-Bereich 47. Zusätzlich war der polykristalline Siliziumhalbleiterbereich 42 mit der Gate-Elektrode 44 ausgerichtet.
Es wurde eine transparente Pixelelektrode 48 aus ITO auf gegebenen Flächen des Zwischenschicht-Isolationsfilms 45 und des Drain-Bereiches 47 gebildet. Die Pixelelektrode 48 füllte die Nut über dem Drain-Bereich 47 und erstreckte sich von der Gate-Elektrode 44 nach außen. Die Pixelelektrode 48 war elektrisch mit dem Drain-Bereich 47 verbunden. Die Pixelelektrode 48 war von der Gate-Elektrode 44 durch den Zwischenschicht- Isolationsfilm 45 getrennt.
Nachdem die Pixelelektrode 48 gebildet worden war, wurde ein Al-Film auf einer freiliegenden Fläche auf dem transparenten Substrat 51 gebildet.
Der Al-Film füllte die Nut über dem Source-Bereich 46. Der Al-Fum war elektrisch mit dem Source-Bereich 46 verbunden. Ein Mo-Film wurde oben auf der Al-Schicht angeordnet. Der Al-Film und der Mo-Film wurden zu einer Al-Schicht 49 und einer Mo-Schicht 50 mit gewünschten Formen durch einen Musterungsprozeß auf Photographiebasis unter Verwendung eines Photoresists vom Positiv-Typ hergestellt. Die Mo-Schicht 50 überlappte die Al-Schicht 49. Die Al-Schicht 49 und die Mo-Schicht 50 bildeten eine Source-Verdrahtungsstrecke mit einer Mehrschicht- oder laminierten Gestalt, die elektrisch mit dem Source-Bereich 46 verbunden war. Die Al-Schicht 49 füllte die Nut über dem Source-Bereich 46 und erstreckte sich auf einem Teil des Zwischenschicht-Isolationsfilms 45 um die Nut herum. Die Al-Schicht 49 war von der Gate-Elektrode 44 durch den Zwischenschicht-Isolationsfilm 45 getrennt. Nachdem die Source- Verdrahtungsstrecke gebildet worden war, war eine Kombination aus dem TFT und der Pixelelektrode 48 abgeschlossen.
In alkalischer wäßriger Lösung tritt leicht Oxidation-Reduktion zwischen Al und ITO auf, weil das Oxidationspotential von Al im allgemeinen niedriger (tiefer) als das Reduktionspotential von ITO ist, wie es in Fig. 2 gezeigt ist. In alkalischer wäßriger Lösung tritt zwischen ITO und Mo(Molybdän) oder Ti(Titan) keine Zellenreaktion auf, weil das anodische Polarisationspotential von Mo(Molybdän) oder Ti(Titan) im allgemeinen höher (edler) als das kathodische Polarisationspotential von ITO ist, wie es in Fig. 2 gezeigt ist.
Der früher erwähnte Musterungsprozeß, um die Source-Verdrahtungsstrecke (die Al-Schicht 49 und die Mo-Schicht 50) herzustellen, verwendete flüssigen Entwickler vom alkalischen Typ. Wie es früher beschrieben wurde, erstreckte sich der Mo-Film (welcher der Mo-Schicht 50 entspricht) auf dem Al-Film (welcher der Al-Schicht 49 entspricht). Während des Musterungsprozesses, um die Source-Verdrahtungsstrecke herzustellen, trennte der Mo-Film den Al-Film von dem alkalischen flüssigen Entwickler und unterdrückte dadurch Oxidation-Reduktion zwischen dem Al-Film und der ITO-Pixelelektrode 48. Zusätzlich trat aus dem früher erwähnten Grund zwischen dem Mo-Film und der ITO-Pixelelektrode 48 keine Zellenreaktion auf. Entsprechend wurde verhindert, daß die ITO-Pixelelektrode 48 korrodierte.
All die Musterungsprozesse auf Photolithographiebasis bei der Herstellung der TFT-Anordnung und der transparenten Pixelelektrodenanordnung verwendeten die Photoresiste vom Positiv-Typ. Im allgemeinen weist Photolithographie vom Positiv-Typ eine hohe Verarbeitungsgenauigkeit auf. Deshalb ist das Verfahren zur Herstellung einer TFT-Anordnung und einer transparenten Pixelelektrodenanordnung gemäß diesem Beispiel bei der Verarbeitungsgenauigkeit vorteilhaft.
Hinsichtlich des Mo-Films (welcher der Mo-Schicht 50 entspricht) könnte Mo(Molybdän) durch anderes Metall, wie Ti(Titan), W(Wglfram), Ta (Tantal), ersetzt werden, das ein höheres Oxidationspotential als das Reduktionspotential von ITO aufwies, oder durch eine Legierung, die mindestens zwei von Mo(Molybdän), Ti(Titan), W(Wolfram) und Ta(Tantal) enthält. Es war bevorzugt, daß der Mo-Film (welcher der Mo-Schicht 50 entspricht) eine Dicke von 250 Å oder mehr aufwies.

Claims

1.Verfahren zur Herstellung einer Dünnfilm-Transistoranordnung mit den Schritten, daß:

ein elektrisch leitfähiger Teil (17, 35) auf einem Substrat (11, 31) gebildet wird, wobei der elektrisch leitfähige Teil (17, 35) aus einem von Indiumzinnoxid, Indiumoxid und Zinnoxid hergestellt wird;

der elektrisch leitfähige Teil (17, 35) durch Photolithographie verarbeitet wird;

erste und zweite Metallschichten (19A, 19B, 20A, 20B; 38, 39) gebildet werden, wobei die erste Metallschicht (19A, 19B; 38) aus einem von Aluminium und einer Aluminiumlegierung hergestellt wird, die zweite Metallschicht (20A, 20B; 39) auf der ersten Metallschicht (19A, 19B; 38) gebildet und aus Metall hergestellt wird, das in alkalischer wäßriger Lösung ein edleres Oxidationspotential als ein Reduktionspotential des einen von Indiumzinnoxid, Indiumoxid und Zinnoxid aufweist; und daß

die ersten und zweiten Metallschichten (19A, 19B, 20A, 20B; 38, 39) verarbeitet werden, um einen Teil einer Source- oder Drain-Elektrode oder eine Source- oder Draln-Leitung zu bilden;

dadurch gekexinzeichnet, daß

die ersten und zweiten Metallschichten (19A, 19B, 20A, 20B; 38, 39) derart gebildet werden, daß sie sich auf dem elektrisch leitfähigen Teil (17, 35) erstrecken, daß

die ersten und zweiten Metallschichten (19A, 19B, 20A, 20B; 38, 39) durch Photolithographie von der Positiv-Sorte unter Verwendung eines alkalischen, flüssigen Entwicklers verarbeitet werden, und daß die erste Metallschicht (19A, 19B; 38) und die zweite Metallschicht (20A, 20B; 39) in einem einzigen Musterungsprozeß verarbeitet werden, wobei die zweite Metallschicht (20A, 20B; 39) als eine Trennschicht für die erste Metallschicht (19A, 19B; 38) während des Photolithographieprozesses dient, die die erste Metallschicht von dem alkalischen, flüssigen Entwickler trennt.

2. Verfahren nach Anspruch 1, gekennzeichnet durch den weiteren Schritt, daß eine dritte Metallschicht (18A, 18B; 37) gebildet wird, um Diffusion zu verhindern, wobei die dritte Metallschicht (18A, 18B; 37) unter der ersten Metallschicht (19A, 19B; 38) gebildet wird.

3. Dünnfilm-Transistoranordnung, umfassend:

ein Substrat (11, 31, 51);

einen elektrisch leitfähigen Teil (17, 35), der aus einem von Indiumzinnoxid, Indiumoxid und Zinnoxid hergestellt ist; und eine Metallschicht (19A, 19B, 20A, 20B; 38, 39), die wenigstens einen Teil einer Source- oder Drain-Elektrode oder einer Source- oder Drain-Leitung bildet;

wobei der elektrisch leitfähige Teil (17, 35) und die Metallschicht (19A, 19B, 20A, 20B; 38, 39) auf einer gemeinsamen Oberfläche des Substrates (11, 31) gebildet sind; die Metallschicht (19A, 19B, 20A, 20B; 38, 39) eine erste Schicht (19A, 19B; 38) und eine zweite Schicht (20A, 20B; 39) umfaßt; die erste Schicht (19A, 19B; 38) aus einem von Aluminium und einer Aluminiumlegierung hergestellt ist; die zweite Schicht (20A, 20B; 39) auf der ersten Schicht (19A, 19B, 38) gebildet und aus Metall hergestellt ist, das in alkalischer wäßriger Lösung ein edleres Oxidationspotential als ein Reduktionspotential von dem einen von Indiumzinnoxid, Indiumoxid und Zinnoxid für einen Photoresist von der Posititv-Sorte aufweist;

dadurch gekenrzeichnet, daß

die erste Schicht (19A, 19B; 38) und die zweite Schicht (20A, 20B; 39) sich auf dem elektrisch leitfähigen Teil (17, 35) erstrecken.

4. Dünnfilm-Transistoranordnung nach Anspruch 3, dadurch gekernzeichnet, daß die Metallschicht ferner eine dritte Schicht (18A, 18B; 37) umfaßt, um Diffusion zu verhindern, wobei die dritte Schicht (18A, 18B; 37) unter der ersten Schicht (19A, 19B; 38) gebildet ist.

5. Dünnfilm-Transistoranordung nach Anspruch 3, dadurch gekennzeichnet, daßdiezweiteschicht(20A, 20B; 39) aus Molybdän hergestellt ist.