[go: up one dir, main page]

DE60023526T2 - Direkte digitale frequenzsynthese die störeliminierung ermöglicht - Google Patents

Direkte digitale frequenzsynthese die störeliminierung ermöglicht Download PDF

Info

Publication number
DE60023526T2
DE60023526T2 DE60023526T DE60023526T DE60023526T2 DE 60023526 T2 DE60023526 T2 DE 60023526T2 DE 60023526 T DE60023526 T DE 60023526T DE 60023526 T DE60023526 T DE 60023526T DE 60023526 T2 DE60023526 T2 DE 60023526T2
Authority
DE
Germany
Prior art keywords
digital
analog
frequency
signal
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60023526T
Other languages
English (en)
Other versions
DE60023526D1 (de
Inventor
Brian Sander
Wendell Sander
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Tropian Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tropian Inc filed Critical Tropian Inc
Application granted granted Critical
Publication of DE60023526D1 publication Critical patent/DE60023526D1/de
Publication of DE60023526T2 publication Critical patent/DE60023526T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
  • Testing Of Devices, Machine Parts, Or Other Structures Thereof (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Gyroscopes (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

  • Die vorliegende Erfindung betrifft eine direkte digitale Frequenzsynthese.
  • Eine direkte digitale Frequenzsynthese (DDFS) besteht aus einem Erzeugen einer digitalen Darstellung eines erwünschten Signals unter Verwendung einer Logikschaltung und/oder eines Digitalcomputers und dann einem Umwandeln der digitalen Darstellung in eine analoge Wellenform unter Verwendung eines Digital/Analog-Wandlers (DAC). Solche Systeme können kompakt sein, wenig Energie benötigen und können eine sehr feine Frequenzauflösung mit einem virtuellen momentanen Umschalten von Frequenzen zur Verfügung stellen.
  • Ein bekanntes DDFS-System ist in 1 gezeigt. Ein digitales Modulationssignal wird zu einer DDS-Akkumulatorlogik eingegeben, von welcher die Ausgabe in einen Nurlesespeicher (ROM) indexiert. Ein Ausgangssignal des ROM wird durch einen DAC in ein analoges Signal umgewandelt. Ein Ausgangssignal des DAC kann unter Verwendung eines Filters (nicht gezeigt) geglättet werden, um ein periodisches (z.B. sinusförmiges) Signal zu erzeugen. Die DDFS der 1 ist durch das US-Patent 4,746,880 beispielhaft angegeben.
  • Andere DDFS-Variationen sind in 2, 3 und 4 gezeigt. In 2 ist die DDFS der 1 in eine herkömmliche PLL-Struktur eingebaut, die einen Phasen/Frequenz-Detektor (PFD), ein Analogkreisfilter und einen spannungsgesteuerten Oszillator (VCO) enthält. In 3 sind der ROM und der DAC der 2 weggelassen und wird das signifikanteste Bit (MSB) vom DDS-Block direkt in den PFD eingegeben. In 4 wird ein Ausgangssignal des DDS-Blocks unter Verwendung eines Echtzeitfilters gefiltert, wie es im US-Patent 5,247,469 beschrieben ist.
  • Eine der Herausforderungen der DDFS hat darin bestanden, eine saubere, genau modulierte Wellenform zu erzeugen. Aufgrund einer begrenzten zeitlichen Auflösung und einer Flanken-Fehlausrichtung treten unerwünschte Ausgangssignalübergänge ("Störungen") auf.
  • Eine Präzisionsmodulation ist auch ein Problem bei herkömmlichen analogen Frequenzsynthesizern, die einen PLL verwenden. Es tritt das Problem auf, dass der PLL eine Signalmodulation als Drift behandelt und versucht, die Modulation auszulöschen. Bei einem Versuch zum Überwinden dieses Problems angeratene Schaltungsanordnungen sind in 5 und 6 gezeigt. In 5 ist ein Summierknoten vorgesehen, der dem Kreisfilter folgt, an welches ein Modulationssignal angelegt ist. Details des Summierknotens sind in einer auseinander gezogenen Ansicht dargestellt. In 6, die den Ewart-Modulator zeigt, ist ein Widerstandsteilernetzwerk in die Erdungsreferenz des Kreisfilters eingefügt und ist ein Modulationssignal an das Widerstandsteilernetzwerk angelegt, wie es gezeigt ist. Effektiv wird die Erdungsreferenz des Kreisfilters durch das Modulationssignal verschoben, was darin resultiert, dass ein Ausgangssignal des Kreisfilters um das Ausmaß der Modulation verschoben wird. In 7 ist ein Modulationssignal kapazitiv mit einem Knoten der Kreisfilterschaltung gekoppelt. Die vorangehenden Schaltungsanordnungen genießen nicht die Vorteile der DDS.
  • Es bleibt eine Notwendigkeit für einen Synthesizer mit den Vorteilen der DDS, der aber eine saubere, genau modulierte Wellenform erzeugen kann.
  • US-A-5554987 offenbart ein Beispiel eines herkömmlichen DDS-Systems, wobei (2) Frequenzdaten S2 zu einer DDS-Akkumulatorlogik (31) eingegeben werden, deren Ausgabe zu einem ROM (Phasen/Amplituden-Wandlern 32A und 32B) indexiert wird. Der Subtrahierer 35 arbeitet zum Subtrahieren eines unerwünschten bzw. störenden Löschsignals (S35) vom Sinussignal (S33a). Das störende Löschsignal ist ein Vielfaches eines verschobenen (Kosinus-)Signals desselben Eingangssignals, was unterschiedlich zu einem Verwenden von unterschiedlichen ersten und zweiten Bitströmen auf die Art der vorliegenden Erfindung ist.
  • Die vorliegende Erfindung stellt allgemein gesagt verbesserte Verfahren zum Erzeugen von sauberen, genau modulierten Wellenformen zur Verfügung, die wenigstens teilweise digitale Techniken verwenden. Gemäß einem Aspekt der Erfindung wird eine "Differenzmaschine" zur Verfügung gestellt, die ein digitales Signal erzeugt, das den Frequenzfehler zwischen einer numerischen Frequenz und einer analogen Frequenz darstellt. Der Frequenzfehler kann digital integriert werden, um ein digitales Signal zu erzeugen, das den Phasenfehler darstellt. Die Differenzmaschine kann in einen PLL eingebaut sein, wobei die analoge Frequenz diejenige eines Ausgangssignals eines VCO des PLL ist. Eine direkte Modulation des PLL-Ausgangssignals kann numerisch durchgeführt werden. Durch weiteres Vorsehen eines Hilfsmodulationspfads und eine Durchführung einer Kalibrierung zwischen dem Richtungsmodulationspfad und dem Hilfsmodulationspfad können Modulationscharakteristiken von Kreisbandbreitenbeschränkungen getrennt werden. Insbesondere kann die Kreisbandbreite des PLL so niedrig gemacht werden, dass Störungen (die normalerweise zu DDS-Techniken gehören) auf einen beliebig niedrigen Pegel reduziert werden. Ein Kreisfilter des PLL kann in digitaler Form realisiert werden. Ein Verwenden eines Digitalkreisfilters würde normalerweise eine Verwendung eines DAC hoher Auflösung erfordern. Verschiedene Techniken zum Reduzieren der Auflösungsanforderungen an den DAC sind beschrieben.
  • 1 ist ein Blockdiagramm einer bekannten DDFS;
  • 2 ist ein Blockdiagramm eines bekannten PLL, der DDS verwendet;
  • 3 ist ein Blockdiagramm eines bekannten alternativen PLL unter Verwendung von DDS;
  • 4 ist ein Blockdiagramm eines DDS-Synthesizers unter Verwendung eines Echtzeitfilters;
  • 5 ist ein Schaltungsdiagramm eines Teils eines Synthesizers, das eine bekannte Modulationstechnik darstellt;
  • 6 ist ein Schaltungsdiagramm eines Teils eines Synthesizers, das eine weitere bekannte Modulationstechnik darstellt;
  • 7 ist ein Schaltungsdiagramm eines Teils eines Synthesizers, das eine weitere bekannte Modulationstechnik darstellt;
  • 8 ist ein Diagramm einer digitalen "Differenzmaschine" zur Verwendung in einem Synthesizer;
  • 9 ist ein Diagramm, das den DDS-Block der 8 detaillierter darstellt;
  • 10 ist ein Diagramm, das den Datenabtastblock der 8 detaillierter darstellt;
  • 11 ist ein Zeitdiagramm, das eine Operation des Datenabtastblocks der 10 darstellt;
  • 12 ist ein Zeitdiagramm, das einen möglichen temporären metastabilen Zustand des Datenabtastblocks der 10 darstellt;
  • 13 ist ein Diagramm einer Basis-PLL-Struktur unter Verwendung der Differenzmaschine der 8;
  • 14 ist ein Diagramm einer PLL-Struktur mit einem digitalen Modulationseingang und einem Hilfsmodulationspfad;
  • 15 ist ein Diagramm einer modifizierten PLL-Struktur;
  • 16 ist ein Diagramm einer PLL-Struktur mit einem Digitalkreisfilter, dem ein DAC folgt;
  • 17 ist ein Diagramm einer PLL-Struktur, wobei ein digitales FIR-Filter zur Kalibrierung verwendet wird;
  • 18 ist ein Diagramm eines PLL wie demjenigen der 16, der aber einen Hilfsmodulationspfad mit dem DAC gekoppelt hat;
  • 19 ist ein Diagramm einer PLL-Struktur unter Verwendung eines Differential-DAC einer vergleichsweise niedrigen Auflösung;
  • 20 ist ein Diagramm eines analogen Integrierers, der im PLL der 19 verwendet werden kann;
  • 21 ist ein Diagramm einer PLL-Struktur mit einer voreingestellten Schaltung;
  • 22 ist ein Diagramm einer weiteren PLL-Struktur; und
  • 23 ist ein Diagramm eines alternativen Aufbaus der PLL-Struktur der 22.
  • Nimmt man nun Bezug auf 8, ist ein Diagramm einer Differenzmaschine gemäß einem Aspekt der vorliegenden Erfindung gezeigt. Die Gesamtfunktion der Differenzmaschine besteht im Erzeugen von digitalen Datenströmen, die den Frequenzfehler und (optional) den Phasenfehler zwischen einer analogen Frequenz und einer numerischen Frequenz darstellen. Ein Referenztakt und eine numerische Frequenz werden zu einem DDS-Block eingegeben. In Reaktion auf den Referenztakt und die numerische Frequenz gibt der DDS-Block einen digitalen Strom aus, der die numerische Frequenz darstellt. Gleichermaßen werden der Referenztakt und eine analoge Frequenz zu einem Datenabtastblock eingegeben. In Reaktion darauf gibt der Datenabtastblock einen digitalen Strom aus, der die analoge Frequenz darstellt. Die zwei digitalen Ströme werden mit entgegengesetzten Polaritäten summiert. Die resultierende Summe ist ein digitaler Strom, der den Frequenzfehler zwischen der analogen Frequenz und der numerischen Frequenz darstellt, wobei der digitale Strom Werte von +1, –1 und 0 hat. Wenn die analoge Frequenz und die numerische Frequenz identisch sind, dann wird der digitale Strom, der den Frequenzfehler darstellt, nur aus Nullen bestehen. Eine digitale Integration des Frequenzfehlers kann unter Verwendung eines digitalen Integrierers durchgeführt werden, um einen digitalen Strom zu erzeugen, der den Phasenfehler zwischen der analogen Frequenz und der numerischen Frequenz darstellt.
  • Der DDS-Block kann beispielsweise als einfacher Akkumulator realisiert werden, wie es in 9 gezeigt ist. Alternativ dazu kann der DDS-Block anstelle von erster Ordnung von zweiter Ordnung sein. Der Datenabtastblock kann realisiert werden, wie es in 10 gezeigt ist. Beim dargestellten Ausführungsbeispiel ist angenommen, dass das Verhältnis der Taktsignale so ist, dass nicht mehr als eine Anstiegsflanke des schnelleren Takts während einer einzigen Periode des langsameren Takts auftreten wird. Bei anderen Ausführungsbeispielen muss diese Annahme nicht gültig sein.
  • Die Fangschaltung enthält einen Eingangsteil 1001 und einen Ausgangsteil 1003. Der Eingangsteil enthält zwei Abschnitte Ch1 und Ch2, die sorgfältig angepasst werden müssen, um Fehler zu minimieren. Jeder Abschnitt weist eine Kette von zwei oder mehreren D-Flip-Flops auf, die in Reihe geschaltet sind. In der folgenden Beschreibung werden dieselben Bezugszeichen zur Bezugnahme auf die jeweiligen Flip-Flops selbst und ihre jeweiligen Ausgangssignale verwendet werden.
  • Innerhalb jedes Abschnitts wird das erste Flip-Flop in der Kette durch ein abgetastetes Taktsignal Fx getaktet. Die nachfolgenden Flip-Flops in der Kette werden durch ein Abtast-Taktsignal Fs getaktet. Der D-Eingang des ersten Flip-Flops Q1 im oberen Abschnitt ist mit dem Q-Ausgang desselben gekoppelt. Der D-Eingang des ersten Flip-Flops im unteren Abschnitt ist mit dem Q-Ausgang des ersten Flip-Flops im oberen Abschnitt gekoppelt. Die übrigen Flip-Flops in beiden Abschnitten sind in Reihe geschaltet bzw. gekoppelt – d.h. Q mit D, Q mit D.
  • Die Funktion des Eingangsteils besteht im 1) Erzeugen von zwei Signalen, zueinander logisch Inversen, die bei Anstiegsflanken des Taktsignals Fx einen Übergang haben; im 2) Zwischenspeichern der Werte der zwei Signale bei der Anstiegsflanke des Taktsignals Fs; und im 3) Erfassen von Übergängen von einem Takt zum nächsten. Die Zwischenstufen Q3 und Q4 können erforderlich sein, um eine Metastabilität zu minimieren, die aus der Asynchronizität der zwei Taktsignale resultiert, und bei einem bestimmten Aufbau können tatsächlich mehrere solcher Stufen wünschenswert sein.
  • Die Ausgangsteile enthalten bei einem beispielhaften Ausführungsbeispiel drei NAND-Gatter mit zwei Eingängen. Jeweilige NAND-Gatter N1 und N2 sind mit dem D- und Q-Signal der End-Flip-Flop-Stufen der Eingangsabschnitte gekoppelt. Ausgangssignale der NAND-Gatter N1 und N2 werden im weiteren NAND-Gatter N3 kombiniert bzw. verknüpft, um die Endausgabe der Fangschaltung zu bilden.
  • Die Funktion des Ausgangsteils besteht im Erfassen einer Änderung bezüglich des eingegebenen Taktsignalpegels von einem Abtasttakt zum nächsten in einem von zwei Kanälen, die durch die zwei Eingangsabschnitte gebildet sind. Die zwei Eingangsabschnitte funktionieren auf eine Ping-Pong-Weise unter einem abwechselnden Erfassen von Änderungen bezüglich des Eingangstaktsignalpegels.
  • Ein Betrieb der Fangschaltung der 10 kann unter Bezugnahme auf das Zeitdiagramm der 11 vollständiger erkannt werden. Die ersten Stufen der zwei Kanäle bilden inverse Signale Q1 und Q2, die nahezu mit (aber etwas verzögert gegenüber) Anstiegsflanken des Eingangstaktsignals übereinstimmen. Die Signale Q3 und Q4 werden durch Abtasten der jeweiligen Signale Q1 und Q2 gemäß dem Abtasttakt gebildet. Die Signale Q5 und Q6 sind jeweils verzögerte Kopien der Signale Q3 und Q4. Die NAND-Gatter realisieren zusammen die Logikfunktion X = Q3. Q5 v Q4. Q6.
  • Beim Beispiel der 11 sind die dargestellten Signale alle idealisierte Rechteckwellensignale. In Wirklichkeit werden die Signale finite Anstiegs- und Abfallzeiten haben. Der mögliche Effekt der finiten Anstiegs- und Abfallzeiten der Signale Q1 und Q2 und der Asynchronizität der Schaltung ist eine Metastabilität, wie es in 12 dargestellt ist. Hier sind die Signale Q3 und Q5 und die Signale Q4 und Q6 für einen Zyklus jeweils in einem unbestimmten Zustand. Die resultierende Ausgabe der Schaltung kann richtig sein oder nicht. Weil jedoch die Entscheidung darin bestand, mit einem "Schließen eines Aufrufs" zu beginnen, ist der Effekt einer gelegentlichen fehlerhaften Entscheidung in Bezug auf den Gesamtbetrieb der Schaltung vernachlässigbar. Das Zeitfenster einer Instabilität wird durch Erhöhen der Gesamtverstärkung im Pfad reduziert. Wenn die Verstärkung bei Q3 und Q4 dazu ausreicht, die Wahrscheinlichkeit eines Fehlers auf ein akzeptierbares Ausmaß zu reduzieren, dann ist keine zusätzliche Schaltung erforderlich. Wenn es nicht so ist, dann wird eine zusätzliche Schaltung erforderlich sein, um die Verstärkung zu erhöhen.
  • Wenn der Datenabtastblock realisiert wird, wie es in 10 gezeigt ist, werden dann, wenn der DDS-Block von der zweiten Ordnung ist, die digitalen Ströme selbst dann nicht genau übereinstimmen, wenn die analoge Frequenz und die numerische Frequenz genau übereinstimmen. Ein Aufbau zweiter Ordnung des DDS-Blocks kann nichtsdestoweniger beim Reduzieren von klanglichem Rauschen vorteilhaft sein.
  • Die Differenzmaschine der 8 kann zum Realisieren eines Basis-PLL verwendet werden, wie er in 13 gezeigt ist. Das Phasenfehlersignal wird zu einer Ladepumpe mit einer Pull-In-Stromquelle und einer Pull-Down-Stromquelle eingegeben. In Abhängigkeit vom Stromwert des digitalen Phasenfehlerstroms wird eine oder die andere Stromquelle aktiviert oder wird keine Stromquelle aktiviert. Ein Ausgangssignal der Ladepumpe wird zu einem Kreisfilter eingegeben. Eine Ausgabe des Kreisfilters wird zu einem spannungsgesteuerten Oszillator (VCO) eingegeben. Schließlich wird eine Ausgabe des VCO als die analoge Frequenz zum Datenabtastblock eingegeben, was den Kreis schließt.
  • Im Vergleich mit einem PLL, der einen herkömmlichen Phasen/Frequenz-Detektor (PFD) verwendet, hat der PLL der 13 den Vorteil, dass er eine ruhige Verriegelung erreicht und keine "Schlupfverriegelung" haben wird.
  • Beim PLL der 13 kann die numerische Frequenz moduliert werden, um eine Modulation zu erreichen. Diese "direkte Modulation" wird Beschränkungen in Bezug auf die Kreisbandbreite unterzogen, wie es in Bezug auf den Stand der Technik beschrieben ist. Nimmt man Bezug auf 14 ist ein PLL mit verbesserten Modulationseigenschaften gezeigt. Eine numerische Modulationseingabe wird an die Differenzmaschine für eine direkte Modulation angelegt. Zusätzlich wird die numerische Modulationseingabe an einen DAC angelegt. Eine durch den DAC erzeugte Ausgangsspannung wird an einen Knoten des Kreisfilters angelegt. Der PLL der 13 hat die Eigenschaft, dass dann, wenn die Verstärkung der direkten Modulation genau in den Hilfsmodulationspfad eingepasst ist, die Ausgangsfrequenz des PLL ohne ein Ändern der Modulationsspannung VMcl des geschlossenen Kreises geändert werden kann. Diese Eigenschaft impliziert wiederum, dass eine Modulation keinen Kreisbandbreitenbeschränkungen unterzogen wird. Die Kreisbandbreite kann beispielsweise auf einen beliebig niedrigen Pegel eingestellt werden, was zulässt, dass DDS-Störungen auf irgendeinen erwünschten Pegel nach unten gefiltert werden.
  • Nimmt man Bezug auf 15, ist zum Zulassen, dass die Verstärkung der direkten Modulation in den Hilfsmodulationspfad angepasst ist, ein Multiplizierer vorgesehen. Der Multiplizierer wendet einen Skalierungsfaktor auf die numerische Modulationseingabe vor ihrem Anlegen an den DAC an. Ein Verfahren, durch welches der geeignete Skalierungsfaktor bestimmt werden kann, wird hierin nachfolgend beschrieben.
  • Nimmt man noch Bezug auf 15, sind zum Erreichen einer niedrigen Kreisbandbreite (z.B. für eine Störreduktion), Kondensatoren mit großem Wert erforderlich, um innerhalb des Kreisfilters verwendet zu werden. Große Kondensatoren sind großräumig und teuer. Weiterhin zeigen die VI-Kennlinien von großen Kondensatoren aufgrund einer dielektrischen Absorption unerwünschte Nichtlinearitäten. Eine niedrige Kreisbandbreite kann statt dessen unter Verwendung eines Digitalkreisfilters erhalten werden, dem ein DAC folgt, wie es in 16 gezeigt ist, wobei der separate Modulationspfad weggelassen worden ist.
  • Nimmt man Bezug auf 17, kann der zuvor beschriebene Skalierungsfaktor durch Messen einer maximalen Frequenzstufe unter Verwendung eines digitalen Filters bestimmt werden. Um dies durchzuführen, wird zuerst die minimale numeri sche Frequenz an die Differenzmaschine angelegt. Dann wird die maximale numerische Frequenz angelegt. Das durch die Frequenzmaschine erzeugte Frequenzfehlersignal wird unter Verwendung von beispielsweise einem FIR-Filter (Filter mit finiter Impulsantwort) gefiltert. Das FIR-Filter misst die maximale Frequenzstufe. Der geeignete Skalierungsfaktor kann durch Teilen der beobachteten maximalen Frequenzstufe durch die erwünschte maximale Frequenzstufe bestimmt werden. Vorzugsweise wird eine Berechnung des Skalierungsfaktors mehrere Male iteriert. Für jede nachfolgende Iteration wird sich der für den Skalierungsfaktor erhaltene Wert dem Skalierungsfaktor enger annähern, der für eine genaue Anpassung erforderlich ist. Eine Kalibrierung kann bei einem Einschalten durchgeführt werden und kann optional darauf folgend in Intervallen durchgeführt werden, oder wie es erforderlich ist.
  • Nimmt man Bezug auf 18, kann im Fall eines digitalen Filters, dem ein DAC folgt, der Hilfsmodulationspfad unter Verwendung eines Summiere-DAC erreicht werden. Ein analoges Modulationssignal wird zusammen mit der Ausgabe des Digitalkreisfilters direkt zum DAC eingegeben. Das Ausführungsbeispiel der 18 vermeidet die Notwendigkeit für Kondensatoren mit großem Wert. In Abhängigkeit von Anwendungserfordernissen kann jedoch das Ausführungsbeispiel der 18 einen DAC hoher Auflösung erfordern. Im Fall eines VCO mit einer Empfindlichkeit von beispielsweise 40 MHz/V würde dann, wenn eine Genauigkeit erwünscht ist, ein 20-Bit-DAC erforderlich sein. Eine solche Auflösung ist schwierig und aufwendig zu erreichen. Verschiedene unterschiedliche Techniken können zum Reduzieren der Auflösungserfordernisse des DAC verwendet werden. Zwei solche Techniken sind jeweils in 1 und 21 dargestellt.
  • Nimmt man Bezug auf 19, kann die Notwendigkeit für einen DAC hoher Auflösung unter Verwendung eines Differential-DAC, dem ein analoger Integrierer folgt, vermieden werden. Im Vergleich mit einem 20-Bit-DAC in 18 kann beim Ausführungsbeispiel der 19 der DAC beispielsweise ein 12-Bit-Sigma-Delta-DAC sein. Der analoge Integrierer kann als Ladepumpe, die mit einem integrierenden Kondensator gekoppelt ist, realisiert werden, wie es in 20 gezeigt ist.
  • Nimmt man Bezug auf 21, ist einer Ladepumpe ein Abstimmkondensator und ein VOREINSTELL-Eingang zugeordnet. Eine Spannung von einem Modulations-DAC wird über einen Widerstandsteiler an eine unterste Platte des Abstimmkondensators angelegt. Wenn die Spannung vom Modulations-DAC durch den Wider standsteiler stark gedämpft wird, dann kann der DAC eine vergleichsweise niedrige Auflösung haben, wie z.B. 14 Bits. In 21 ist der obere (Hauptkreis-)DAC wie in 19 ein Differential-DAC, der eine Ableitung der erwünschten Spannung erzeugt, welche Ableitung durch eine Operation der Ladepumpe und des Kondensators integriert wird, um eine Spannung zu erzeugen, die an den VCO angelegt wird. Die Schaltung der 21 ist insbesondere gut geeignet für beispielsweise zellulare Anwendungen, wobei der Sender zu einem bestimmten Band springt, um einen kurzen Burst zu senden. Um dies zu tun, wird ein Voreinstellsignal an die Voreinstellschaltung angelegt, um zu veranlassen, dass der PLL zum erwünschten Band springt. Das Voreinstellsignal wird dann entfernt, wonach dann ein Burst gesendet wird. Dieselbe Sequenz von Ereignissen wiederholt sich dann einige Zeit später. Die Schaltung der 21 nimmt eine Zeitmultiplex-Betriebsart an, da ein Ausfließen von dem Abstimmkondensator in einer Frequenzdrift über verlängerte Zeitperioden resultieren wird.
  • Bessere Rauschcharakteristiken und niedrigere Treiberanforderungen können unter Verwendung einer modifizierten Schaltung erreicht werden, die in 22 gezeigt ist. Die Schaltung der 22 verwendet ein Modulationsinjektionsschema gleich demjenigen der 7. Nimmt man Bezug auf 22, empfängt eine Differenzmaschine eine durch einen VCO erzeugte analoge Frequenz und einen Bitstrom einer modulierten numerischen Frequenz. Ein Ausgangssignal der Differenzmaschine wird unter Verwendung eines digitalen Filters gefiltert, dem ein DAC folgt. Bei einem beispielhaften Ausführungsbeispiel ist der DAC ein Sigma-Delta-DAC, der eine Wellenform ausgibt, deren Periode gemäß der angelegten Spannung moduliert ist. Das Ausgangssignal des DAC wird über einen Widerstand an einen integrierenden Kondensator C2 angelegt (keine Ladepump-Stromquellen werden verwendet). Die beim integrierenden Kondensator gespeicherte Spannung wird an den VCO angelegt.
  • Ein separater Modulationspfad wird zum Injizieren einer Modulationsspannung in die Schaltung gemäß den zuvor erklärten Prinzipien verwendet. Ein digitales Modulationssignal wird an einen Modulations-DAC (auch Sigma-Delta) angelegt. Ein Ausgangssignal des Modulations-DAC wird über einen Widerstand an einen Kondensator C1 angelegt, der ein kapazitives Teilernetzwerk mit dem integrierenden Kondensator C2 bildet, und zwar nach der Art der 7. Die RC-Reihenschaltung im Modulationspfad hat einen erwünschten Filtereffekt in Bezug auf das Ausgangssignal des Modulations-DAC.
  • Es ist zu beachten, dass eine Modulation an zwei unterschiedlichen Stellen in der Schaltung injiziert wird, nämlich durch den Hauptkreis und durch den separaten Modulationspfad. Wenn die Modulation geändert wird, wird sie an diesen zwei unterschiedlichen Stellen gleichzeitig geändert. Um einen richtigen Betrieb sicherzustellen, wird es nötig, einen Teil des Modulationssignals vom separaten Modulationspfad zum Hauptkreis zu "dosieren". Um dieses Dosieren zu erreichen, wird das Modulations-Eingangssignal des separaten Modulationspfads durch einen Faktor K skaliert und zum Summier-DAC des Hauptkreises eingegeben. Bei einem beispielhaften Ausführungsbeispiel gilt: K = C1/(C1 + C2).
  • Nimmt man Bezug auf 23, kann bei einem alternativen Ausführungsbeispiel das vorangehende Dosieren auf analoge Weise unter Verwendung eines Widerstands R2 der vom Ausgang des DAC im Modulationspfad mit der obersten Platte des integrierenden Kondensators gekoppelt ist, durchgeführt werden. Bei einem beispielhaften Ausführungsbeispiel gilt: R1/R2 = C1/C2.

Claims (21)

  1. Verfahren zum Synthetisieren eines Signals aus einer numerischen Frequenz und einer analogen Frequenz mit einem Schritt eines Verwendens einer direkten digitalen Synthese, um in Reaktion auf die numerische Frequenz einen ersten digitalen Bitstrom zu erzeugen, dadurch gekennzeichnet, dass es weiterhin folgendes aufweist: Abtasten des analogen Frequenzsignals, um einen zweiten digitalen Bitstrom zu erzeugen; und Kombinieren des ersten und des zweiten Bitstroms, um ein digitales Signal zu erzeugen, das wenigstens eine einer Frequenzdifferenz und einer Phasendifferenz zwischen der numerischen Frequenz und der analogen Frequenz darstellt.
  2. Verfahren nach Anspruch 1, das ein Verwenden des digitalen Signals zum Antreiben einer Vorwärtsschleife eines Phasenregelkreises mit einem geregelten Oszillator aufweist, wobei der geregelte Oszillator das analoge Frequenzsignal erzeugt.
  3. Verfahren nach Anspruch 2, das ein Koppeln eines Hilfs-Modulationspfads mit einem Schaltkreisknoten innerhalb der Vorwärtsschleife aufweist.
  4. Verfahren nach Anspruch 3, wobei der Hilfs-Modulationspfad eine Skalierungsoperation enthält, die weiterhin ein Durchführen einer Kalibrierung zum Bestimmen eines Skalierungsfaktors und ein Verwenden des Skalierungsfaktors bei der Skalierungsoperation aufweist.
  5. Verfahren nach Anspruch 4, wobei der Skalierungsfaktor so bestimmt wird, dass eine Verstärkung der direkten Modulation des Phasenregelkreises und eine Verstärkung des Hilfs-Modulationspfads gleich ist.
  6. Verfahren nach Anspruch 3, wobei der Phasenregelkreis ein analoges Schleifenfilter enthält, mit einem Koppeln des Hilfs-Modulationspfads mit einem Knoten innerhalb des analogen Schleifenfilters.
  7. Verfahren nach Anspruch 3, wobei der Phasenregelkreis ein digitales Schleifenfilter enthält, mit einem Koppeln des Hilfs-Modulationspfads mit einem dem digitalen Schleifenfilter folgenden Knoten.
  8. Verfahren nach Anspruch 7, wobei der Phasenregelkreis einen Digital/Analog-Wandler enthält, der mit einem Ausgangssignal des digitalen Schleifenfilter gekoppelt ist, mit einem Koppeln des Hilfs-Modulationspfads mit einem Eingang des Digital/Analog-Wandlers.
  9. Verfahren nach Anspruch 8, wobei der Phasenregelkreis ein Voreinstellsignal und einen Abstimmkondensator enthält, weiterhin mit einem Koppeln eines Ausgangssignals des Digital/Analog-Wandlers mit einer Platte des Abstimmkondensators.
  10. Verfahren nach Anspruch 9, das ein Dämpfen des Ausgangssignals des Digital/Analog-Wandlers vor einem Koppeln des Ausgangssignals mit dem Abstimmkondensator aufweist.
  11. Verfahren nach Anspruch 8, wobei der Digital/Analog-Wandler ein differentieller Digital/Analog-Wandler ist, der ein Ausgangssignal proportional zu einer Änderungsrate seines Eingangssignals erzeugt, weiterhin mit einem Durchführen einer analogen Integration des Ausgangssignals.
  12. Frequenzsyntheseschaltung zum Synthetisieren eines Signals aus einer numerischen Frequenz und einer analogen Frequenz, wobei die Schaltung eine Schaltung für eine direkte digitale Synthese (DDS) aufweist, um in Reaktion auf eine numerische Frequenz einen ersten digitalen Bitstrom zu erzeugen, dadurch gekennzeichnet, dass sie weiterhin folgendes aufweist: eine Datenabtastvorrichtung zum Abtasten des analogen Frequenzsignals, um einen zweiten digitalen Bitstrom zu erzeugen; und eine Einrichtung zum Subtrahieren eines des ersten und des zweiten Bitstroms von dem anderen, um dadurch ein Signal zu erzeugen, das wenigstens eine einer Frequenzdifferenz und einer Phasendifferenz zwischen der numerischen Frequenz und der analogen Frequenz darstellt.
  13. Vorrichtung nach Anspruch 12, die weiterhin einen Phasenregelkreis mit einem geregelten Oszillator aufweist, wobei das digitale Signal dazu verwendet wird, eine Vorwärtsschleife des Phasenregelkreises anzutreiben, und der geregelte Oszillator das analoge Frequenzsignal erzeugt.
  14. Vorrichtung nach Anspruch 13, die weiterhin einen Hilfs-Modulationspfad aufweist, der mit einem Schaltkreisknoten innerhalb der Vorwärtsschleife gekoppelt ist.
  15. Vorrichtung nach Anspruch 14, wobei der Hilfs-Modulationspfad einen Skalierer bzw. Festwertmultiplikator zum Anpassen einer Verstärkung der direkten Modulation des Phasenregelkreises und einer Verstärkung des Hilfs-Modulationspfades enthält.
  16. Vorrichtung nach Anspruch 14, wobei der Phasenregelkreis ein analoges Schleifenfilter enthält und der Hilfs-Modulationspfad mit einem Knoten innerhalb des analogen Schleifenfilters gekoppelt ist.
  17. Vorrichtung nach Anspruch 14, wobei der Phasenregelkreis ein digitales Schleifenfilter enthält und der Hilfs-Modulationspfad mit einem dem digitalen Schleifenfilter folgenden Knoten gekoppelt ist.
  18. Vorrichtung nach Anspruch 17, wobei der Phasenregelkreis einen Digital/Analog-Wandler enthält, der mit einem Ausgangssignal des digitalen Schleifenfilters gekoppelt ist, und der Hilfs-Modulationspfad mit einem Eingang des Digital/Analog-Wandlers gekoppelt ist.
  19. Vorrichtung nach Anspruch 18, wobei der Phasenregelkreis ein Voreinstellsignal und einen Abstimmkondensator enthält und ein Ausgangssignal des Digital/Analog-Wandlers mit einer Platte des Abstimmkondensators gekoppelt ist.
  20. Vorrichtung nach Anspruch 19, wobei der Ausgang des Digital/Analog-Wandlers mit dem Abstimmkondensator über einen Widerstandsteiler gekoppelt ist.
  21. Vorrichtung nach Anspruch 18, wobei der Digital/Analog-Wandler ein differentieller Digital/Analog-Wandler ist, weiterhin mit einem analogen Integrierglied, das eine analoge Integration eines Ausgangssignals des Digital/Analog-Wandlers durchführt.
DE60023526T 1999-03-17 2000-03-16 Direkte digitale frequenzsynthese die störeliminierung ermöglicht Expired - Lifetime DE60023526T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US268731 1999-03-17
US09/268,731 US6094101A (en) 1999-03-17 1999-03-17 Direct digital frequency synthesis enabling spur elimination
PCT/US2000/006757 WO2000055973A2 (en) 1999-03-17 2000-03-16 Direct digital frequency synthesis enabling spur elimination

Publications (2)

Publication Number Publication Date
DE60023526D1 DE60023526D1 (de) 2005-12-01
DE60023526T2 true DE60023526T2 (de) 2006-07-20

Family

ID=23024224

Family Applications (2)

Application Number Title Priority Date Filing Date
DE60023526T Expired - Lifetime DE60023526T2 (de) 1999-03-17 2000-03-16 Direkte digitale frequenzsynthese die störeliminierung ermöglicht
DE60036426T Expired - Lifetime DE60036426T2 (de) 1999-03-17 2000-03-16 Direkte digitale Frequenzsynthese, die Störbeseitigung ermöglicht

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE60036426T Expired - Lifetime DE60036426T2 (de) 1999-03-17 2000-03-16 Direkte digitale Frequenzsynthese, die Störbeseitigung ermöglicht

Country Status (11)

Country Link
US (1) US6094101A (de)
EP (2) EP1214790B1 (de)
JP (1) JP4452410B2 (de)
KR (1) KR100696756B1 (de)
CN (1) CN1211915C (de)
AT (2) ATE308159T1 (de)
AU (1) AU4010300A (de)
DE (2) DE60023526T2 (de)
ES (1) ES2251370T3 (de)
TW (1) TW486872B (de)
WO (1) WO2000055973A2 (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6526265B1 (en) * 1999-09-14 2003-02-25 Skyworks Solutions, Inc. Wireless transmitter having a modified translation loop architecture
FR2804808B1 (fr) * 2000-02-03 2002-03-15 Ipanema Technologies Procede d'optimisation dynamique de la qualite de service dans un reseau de transmission de donnees
GB0202884D0 (en) 2002-02-07 2002-03-27 Nokia Corp Synthesiser
US7302237B2 (en) 2002-07-23 2007-11-27 Mercury Computer Systems, Inc. Wideband signal generators, measurement devices, methods of signal generation, and methods of signal analysis
US6891432B2 (en) * 2002-11-14 2005-05-10 Mia-Com, Inc. Apparatus, methods and articles of manufacture for electromagnetic processing
US7545865B2 (en) * 2002-12-03 2009-06-09 M/A-Com, Inc. Apparatus, methods and articles of manufacture for wideband signal processing
US7203262B2 (en) * 2003-05-13 2007-04-10 M/A-Com, Inc. Methods and apparatus for signal modification in a fractional-N phase locked loop system
US7526260B2 (en) * 2002-11-14 2009-04-28 M/A-Com Eurotec, B.V. Apparatus, methods and articles of manufacture for linear signal modification
US7187231B2 (en) * 2002-12-02 2007-03-06 M/A-Com, Inc. Apparatus, methods and articles of manufacture for multiband signal processing
US6924699B2 (en) * 2003-03-06 2005-08-02 M/A-Com, Inc. Apparatus, methods and articles of manufacture for digital modification in electromagnetic signal processing
US7298854B2 (en) * 2002-12-04 2007-11-20 M/A-Com, Inc. Apparatus, methods and articles of manufacture for noise reduction in electromagnetic signal processing
AU2003282514A1 (en) * 2002-10-08 2004-05-04 M/A-Com, Inc. Apparatus and method for adaptively re-aligning a modulated output signal
US7340007B2 (en) * 2003-09-16 2008-03-04 M/A-Com, Inc. Apparatus, methods and articles of manufacture for pre-emphasis filtering of a modulated signal
US7245183B2 (en) * 2002-11-14 2007-07-17 M/A-Com Eurotec Bv Apparatus, methods and articles of manufacture for processing an electromagnetic wave
US7551685B2 (en) * 2003-08-25 2009-06-23 M/A-Com, Inc. Apparatus, methods and articles of manufacture for signal correction using adaptive phase re-alignment
US6859098B2 (en) 2003-01-17 2005-02-22 M/A-Com, Inc. Apparatus, methods and articles of manufacture for control in an electromagnetic processor
US7447272B2 (en) 2003-04-22 2008-11-04 Freescale Semiconductor, Inc. Filter method and apparatus for polar modulation
US7480511B2 (en) * 2003-09-19 2009-01-20 Trimble Navigation Limited Method and system for delivering virtual reference station data
US7091778B2 (en) 2003-09-19 2006-08-15 M/A-Com, Inc. Adaptive wideband digital amplifier for linearly modulated signal amplification and transmission
US7343138B2 (en) * 2003-12-08 2008-03-11 M/A-Com, Inc. Compensating for load pull in electromagentic signal propagation using adaptive impedance matching
US7356091B2 (en) * 2003-12-09 2008-04-08 M/A-Com, Inc. Apparatus, methods and articles of manufacture for signal propagation using unwrapped phase
US6937175B1 (en) 2004-04-21 2005-08-30 Hrl Laboratories, Llc Amplifier linearization using delta-sigma predistortion
US7026846B1 (en) 2004-07-09 2006-04-11 Analog Devices, Inc. Synthesizer structures and methods that reduce spurious signals
US20070018699A1 (en) * 2005-07-20 2007-01-25 M/A-Com, Inc. Partial cascode phase locked loop architecture
US20070018701A1 (en) * 2005-07-20 2007-01-25 M/A-Com, Inc. Charge pump apparatus, system, and method
US7610023B2 (en) * 2005-07-22 2009-10-27 Pine Valley Investments, Inc. Voltage controlled oscillator band switching system
US7417513B2 (en) * 2005-08-17 2008-08-26 M/A-Com, Inc. System and method for signal filtering in a phase-locked loop system
DE102005050621B4 (de) * 2005-10-21 2011-06-01 Infineon Technologies Ag Phasenregelkreis und Verfahren zum Betrieb eines Phasenregelkreises
US7636386B2 (en) * 2005-11-15 2009-12-22 Panasonic Corporation Method of continuously calibrating the gain for a multi-path angle modulator
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
US7599448B2 (en) * 2006-02-03 2009-10-06 Pine Valley Investments, Inc. Multi-mode selectable modulation architecture calibration and power control apparatus, system, and method for radio frequency power amplifier
US7599418B2 (en) * 2006-02-16 2009-10-06 Pine Valley Investments, Inc. Method and apparatus for a frequency hopper
US7519349B2 (en) * 2006-02-17 2009-04-14 Orca Systems, Inc. Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones
US20070216455A1 (en) * 2006-03-17 2007-09-20 M/A-Com, Inc. Partial cascode delay locked loop architecture
DE102006017973B4 (de) * 2006-04-13 2014-05-28 Atmel Corp. Direkt modulierender Frequenzmodulator
FR2905040B1 (fr) * 2006-08-21 2008-10-31 St Microelectronics Sa Procede d'elaboration d'un mot numerique representatif d'un rapport non-entier entre les periodes respectives de deux signaux, et dispositif correspondant
US7649428B2 (en) * 2007-03-13 2010-01-19 Pine Valley Investments, Inc. Method and system for generating noise in a frequency synthesizer
US8223909B2 (en) * 2007-06-15 2012-07-17 Panasonic Corporation Digital sampling apparatuses and methods
US20090253398A1 (en) * 2008-04-04 2009-10-08 Sheehy Paul B Modulation and upconversion techniques
US7786771B2 (en) * 2008-05-27 2010-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Phase lock loop (PLL) with gain control
US7746187B2 (en) * 2008-06-02 2010-06-29 Panasonic Corporation Self-calibrating modulator apparatuses and methods
US7983643B2 (en) * 2008-07-03 2011-07-19 Panasonic Corporation Frequency demodulation with threshold extension
US20100009641A1 (en) * 2008-07-11 2010-01-14 Matsushita Electric Industrial Co.,Ltd. Digital rf phase control in polar modulation transmitters
US7848266B2 (en) 2008-07-25 2010-12-07 Analog Devices, Inc. Frequency synthesizers for wireless communication systems
US20100097150A1 (en) * 2008-10-16 2010-04-22 Keisuke Ueda Pll circuit
JPWO2011024323A1 (ja) * 2009-08-28 2013-01-24 株式会社 マクロスジャパン 携帯電話通信機能抑止装置
US8339165B2 (en) 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US8446191B2 (en) 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
JP2011151473A (ja) 2010-01-19 2011-08-04 Panasonic Corp 角度変調器、送信装置及び無線通信装置
CN102651649B (zh) * 2012-03-14 2014-06-18 北京航空航天大学 一种低相噪的微波宽带频率合成器设计方法
JP6331918B2 (ja) * 2014-09-19 2018-05-30 三菱電機株式会社 位相同期回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59101910A (ja) * 1982-12-02 1984-06-12 Fujitsu Ltd 周波数変調器
US4746880A (en) 1987-02-06 1988-05-24 Digital Rf Solutions Corporation Number controlled modulated oscillator
GB2228840B (en) * 1989-03-04 1993-02-10 Racal Dana Instr Ltd Frequency synthesisers
US5028887A (en) * 1989-08-31 1991-07-02 Qualcomm, Inc. Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter
AU6643790A (en) * 1989-11-09 1991-06-13 Roger Reed Digital circuit for a frequency modulation and carrier synthesis in a digital radio system
US5247469A (en) 1991-05-23 1993-09-21 Proxim, Inc. Digital frequency synthesizer and method with vernier interpolation
JPH0763124B2 (ja) * 1993-02-24 1995-07-05 日本電気株式会社 直接デジタル周波数シンセサイザ
JPH06343041A (ja) * 1993-06-01 1994-12-13 Nippon Telegr & Teleph Corp <Ntt> シンセサイザ回路
FR2717971A1 (fr) * 1994-03-23 1995-09-29 Trt Telecom Radio Electr Dispositif de synthèse d'une forme de signal, poste émetteur et poste récepteur comprenant un tel dispositif.
JP2836526B2 (ja) * 1995-04-10 1998-12-14 日本電気株式会社 周波数シンセサイザ
JPH10242762A (ja) * 1997-02-21 1998-09-11 Kokusai Electric Co Ltd ダイレクトデジタルシンセサイザ発振器
US5952895A (en) * 1998-02-23 1999-09-14 Tropian, Inc. Direct digital synthesis of precise, stable angle modulated RF signal
SG155782A1 (en) * 2003-03-11 2009-10-29 Pharmacia Corp S-[2-[(1-iminoethyl)amino]ethyl]-2-methyl-l-cysteine maleate hydrochloride crystalline salt

Also Published As

Publication number Publication date
WO2000055973A3 (en) 2000-12-28
ES2251370T3 (es) 2006-05-01
CN1211915C (zh) 2005-07-20
US6094101A (en) 2000-07-25
AU4010300A (en) 2000-10-04
DE60036426D1 (de) 2007-10-25
JP4452410B2 (ja) 2010-04-21
EP1619790A1 (de) 2006-01-25
KR20020010894A (ko) 2002-02-06
ATE373337T1 (de) 2007-09-15
CN1347588A (zh) 2002-05-01
EP1214790B1 (de) 2005-10-26
ATE308159T1 (de) 2005-11-15
TW486872B (en) 2002-05-11
EP1619790B1 (de) 2007-09-12
DE60036426T2 (de) 2008-06-05
KR100696756B1 (ko) 2007-03-19
EP1214790A2 (de) 2002-06-19
WO2000055973A2 (en) 2000-09-21
JP2002539705A (ja) 2002-11-19
DE60023526D1 (de) 2005-12-01

Similar Documents

Publication Publication Date Title
DE60023526T2 (de) Direkte digitale frequenzsynthese die störeliminierung ermöglicht
DE69938338T2 (de) Direct-digital-synthetisierer für winkelmodulation
DE3881859T2 (de) Frequenzmodulation in einer Phasenregelschleife.
DE60010238T2 (de) Stabilisierungsschaltung mit frequenzgeformtem Pseudozufalls-Chopper und Verfahren für einen Delta-Sigma-Modulator
DE69916585T2 (de) Einrichtung und verfahren zum takten von digitalen und analogen schaltungen auf einem gemeinsam substrat zur geräuschverminderung
DE19922805C2 (de) Taktsignalsynthetisierer
DE102009052053B4 (de) Schaltung mit Mehrphasenoszillator
DE69635573T2 (de) Frequenzsynthetisierer
DE69700270T2 (de) Frequenzvervielfacher, bei dem das Multiplikationsverhältnis in der ersten Stufe grösser ist als in den nachfolgenden Stufen
DE2355470C3 (de) Taktgeber
DE3124333A1 (de) &#34;digital/analog-umsetzer&#34;
DE2543539A1 (de) Schaltungsanordnung zur rekonstruktion eines digitalen eingangssignals
DE19729650A1 (de) Einrichtung zur Phasen- und/oder Frequenzregelung
DE19625185C2 (de) Präzisionstaktgeber
DE1964912C3 (de) Frequenz-Synthesizer
DE2628581B2 (de) Schaltung zur wiedergewinnung von taktsignalen mit veraenderlicher frequenz fuer einen digitaldatenempfaenger
DE4325728C2 (de) Teilerschaltung mit rationalem Verhältnis für einen Frequenzsynthesizer
DE102007054383A1 (de) Digitale phasenstarre Schleife
DE69324529T2 (de) Phasendetektor für ein Taktrückgewinnungssystem
DE69330744T2 (de) Frequenzmodulierte Integratorschaltung
DE69118372T2 (de) Dezimationsfilter für Sigma Delta Konverter und Datenendeinrichtung mit einem solchen Filter
DE69316857T2 (de) Frequenzsynthetisierer
DE3531082C1 (de) Schaltungsstufe in einer Frequenzsyntheseschaltung
DE69317934T2 (de) Automatische Verstärkungsregelungschaltung mit nicht-linearer Verstärkung unter Anwendung in einer PLL-Schaltung
DE69838844T2 (de) Digitaler phasendiskriminator basiert auf frequenzabtastung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD., KADO, JP

8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP