[go: up one dir, main page]

DE112004002858T5 - Träger für eine Stapel-Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Träger für eine Stapel-Halbleitervorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE112004002858T5
DE112004002858T5 DE112004002858T DE112004002858T DE112004002858T5 DE 112004002858 T5 DE112004002858 T5 DE 112004002858T5 DE 112004002858 T DE112004002858 T DE 112004002858T DE 112004002858 T DE112004002858 T DE 112004002858T DE 112004002858 T5 DE112004002858 T5 DE 112004002858T5
Authority
DE
Germany
Prior art keywords
semiconductor device
carrier
support part
lower support
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112004002858T
Other languages
English (en)
Inventor
Masanori Onodera
Junichi Kasai
Kouichi Meguro
Junji Tanaka
Yasuhiro Shinma
Koji Taya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion Japan Ltd
Spansion LLC
Original Assignee
Spansion Japan Ltd
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Japan Ltd, Spansion LLC filed Critical Spansion Japan Ltd
Publication of DE112004002858T5 publication Critical patent/DE112004002858T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Träger für eine Stapel-Halbleitervorrichtung mit:
– einem unteren Trägerteil mit einem ersten Aufnahmeteil zum Aufnehmen einer ersten Halbleitervorrichtung; und
– einem oberen Trägerteil mit einem zweiten Aufnahmeteil zum Aufnehmen einer zweiten Halbleitervorrichtung, die derart auf der ersten Halbleitervorrichtung gestapelt ist, dass diese auf der ersten Halbleitervorrichtung aufgesetzt ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft einen Träger für eine Stapel-Halbleitervorrichtung und ein Verfahren zum Herstellen der Stapel-Halbleitervorrichtung.
  • 2. Beschreibung des einschlägigen Stands der Technik
  • In den vergangenen Jahren sind tragbare elektronische Vorrichtungen, wie z.B. Mobiltelefone, und IC-Speicherkarten, wie z.B. nichtflüchtige Speichermedien, immer kleiner geworden, und die Anzahl von an diesen Vorrichtungen angebrachten Teilen muss reduziert werden, und diese Teile müssen kleiner ausgeführt werden.
  • Eine Halbleitervorrichtung ist eine Hauptkomponente unter denjenigen Teilen, die die oben genannten Vorrichtungen bilden. Entsprechend ist eine Technik zum effizienten Packen der Halbleitervorrichtung dringend erwünscht. Ein Stapelpacken ist als eine der Packungen bekannt, die die vorgenannte Forderung erfüllen. Bei der Stapelpackung handelt es sich zum Beispiel um eine Packung, in der eine Packung für den Speicher und eine weitere Packung für die Logik gestapelt sind. Das Verfahren zum Herstellen der Stapel-Halbleitervorrichtung ist in den folgenden Dokumenten beschrieben.
    • Dokument 1: Japanische Patentanmeldungsveröffentlichung Nr. 8-236694
    • Dokument 2: Japanische Patentanmeldungsveröffentlichung Nr. 2003-218273
    • Dokument 3: Japanische Patentanmeldungsveröffentlichung Nr. 6-13541
  • Es sei darauf hingewiesen, dass eine Montagevorrichtung zum Stapeln der Packungen- für die Herstellung der Stapel-Halbleitervorrichtung angefertigt werden muss. Es ist eine Vorrichtungsinvestition für die vorgenannte Vorrichtung erforderlich, und dies ist ein Grund dafür, dass die Produktionskosten nicht reduziert werden können. Wenn der Produktionsumfang relativ klein ist, tritt dahingehend ein Problem auf, dass die Vorrichtungsinvestition angesichts der Kosten eine große Belastung ist. Keines der oben genannten Dokumente 1 bis 3 beschreibt eine effiziente Technik, mit der die Produktionskosten reduziert werden.
  • Die Herstellung der Stapel-Halbleitervorrichtung umfasst einen Fertigungsablauf. Der Fertigungsablauf beginnt mit der Übernahme der Logikvorrichtung, der Speichervorrichtung, der Packung für die Logikvorrichtung oder der Packung für die Speichervorrichtung von einem Halbleitervorrichtungshersteller. Die übernommenen Packungen werden bei einem Stapel-Halbleiterhersteller gestapelt und zusammengebaut. Dann wird die Stapel-Halbleitervorrichtung ausgeliefert.
  • Wenn die Logikvorrichtung zum Beispiel von dem Halbleitervorrichtungshersteller geliefert wird, werden die Logikvorrichtung und die Speichervorrichtung jeweils gepackt, und dann wird nur die Packung für die Logikvorrichtung zu dem Halbleitervorrichtungshersteller zurückgeschickt, bei dem es sich um einen Original-Hersteller handelt. Der Test wird bei dem Original-Hersteller durchgeführt, und es werden nur für gut befundene Produkte weitertransportiert. Dann werden zwei Packungen gestapelt und zu einem Körper zusammengefasst. Es werden eine Sicht- und Operationsprüfung durchgeführt, so dass nur für gut befundene Produkte ausgeliefert werden können.
  • Generell wird die Packung durch direktes Aufnehmen der Packung in einer Aufnahmeeinrichtung transportiert. Bei dem Halbleitervorrichtungshersteller, zu dem die Packung zurückgeschickt wird, wird die Packung jedoch zu Prüfzwecken aus der Aufnahmeeinrichtung entnommen, und dann wird die Packung nach der Prüfung wieder in der Aufnahmeeinrichtung aufgenommen. Die in der Aufnahmeeinrichtung befindliche Packung wird zu dem Stapel-Halbleiter-Hersteller transportiert.
  • Mit anderen Worten: es bestehen größere Möglichkeiten, ein defektes Produkt herzustellen, da die Anzahl der Packungs-Handhabungsvorgänge größer ist. Durch häufigeres Auftreten von defekten Produkten erhöhen sich die Fertigungskosten.
  • ZUSAMMENFASSENDER ÜBERBLICK ÜBER DIE ERFINDUNG
  • Die vorliegende Erfindung basiert auf der oben beschriebenen Situation, und ihr liegt die Aufgabe zugrunde, einen Träger für eine Stapel-Halbleitervorrichtung und ein Verfahren zum Herstellen der Stapel-Halbleitervorrichtung zwecks größtmöglicher Reduzierung der Produktionskosten zu schaffen.
  • Gemäß einem Aspekt der vorliegenden Erfindung ist vorzugsweise ein Träger für eine Stapel-Halbleitervorrichtung vorgesehen, der aufweist: einen unteren Trägerteil mit einem ersten Aufnahmeteil zum Aufnehmen einer ersten Halbleitervorrichtung; und einen oberen Trägerteil mit einem zweiten Aufnahmeteil zum Aufnehmen einer derart auf der ersten Halbleitervorrichtung gestapelten zweiten Halbleitervorrichtung, dass diese auf der ersten Halbleitervorrichtung aufgesetzt ist.
  • Die zweite Halbleitervorrichtung ist auf der ersten Halbleitervorrichtung gestapelt. Der obere Trägerteil weist den zweiten Aufnahmeteil zum Platzieren der zweiten Halbleitervorrichtung in einer vorgegebenen Position auf der ersten Halbleitervorrichtung auf. Es ist somit möglich, die Halbleitervorrichtungen ohne Fehlausrichtung zu stapeln. Es ist keine zusätzliche Einrichtung zum Sta peln der Halbleitervorrichtungen erforderlich, und die Kosten können reduziert werden.
  • Der Träger kann ferner eine Öffnung zum Herstellen einer elektrischen Verbindung zwischen der ersten Halbleitervorrichtung und zum Testen vorgesehenen Pins aufweisen.
  • Die zum Testen vorgesehenen Pins und die in dem unteren Trägerteil aufgenommene erste Halbleitervorrichtung können eine elektrische Verbindung herstellen, und das Testen kann an der in dem Träger aufgenommenen Halbleitervorrichtung durchgeführt werden. Somit braucht die Halbleitervorrichtung nicht zu Testzwecken aus dem Träger entnommen zu werden, und die Zeit zum Handhaben der Halbleitervorrichtung kann reduziert werden.
  • Bei dem oben beschriebenen Träger können die unteren und oberen Trägerteile jeweils Zusammengreifteile aufweisen, die derart zusammengreifen, dass die unteren und oberen Trägerteile lösbar miteinander verbunden sind.
  • Der Träger ist aus dem oberen Trägerteil und dem unteren Trägerteil gebildet, die miteinander verbunden und voneinander gelöst werden können. Daher braucht nur der benötigte Trägerteil verwendet zu werden. Das heißt, wenn nur der untere Trägerteil vor dem Testen angebracht ist, wird die gesamte Vorrichtungskonfiguration nicht so groß und nimmt nicht viel Platz ein. Wenn die Halbleitervorrichtungen gestapelt sind, kann die Stapel-Halbleitervorrichtung durch Stapeln des oberen Trägerteils auf dem unteren Trägerteil geschützt werden.
  • Bei dem oben beschriebenen Träger kann der zweite Aufnahmeteil des oberen Trägerteils eine Einsetzöffnung aufweisen, durch die die zweite Halbleitervorrichtung in dem oberen Trägerteil aufgenommen ist; und die Einsetzöffnung erweitert sich allmählich in Richtung des oberen Endes der Einsetzöffnung.
  • Bei dieser Konfiguration kann die Halbleitervorrichtung in der Einsetzöffnung eingesetzt sein, und die Durchführungsleistung kann verbessert werden.
  • Bei dem oben beschriebenen Träger kann der untere Trägerteil ein Halteelement aus einem elastischen Material aufweisen, wobei das Halteelement die erste Halbleitervorrichtung in dem ersten Aufnahmeteil hält.
  • Die erste Halbleitervorrichtung ist mittels der Halteelemente aus elastischem Material in dem ersten Aufnahmeteil aufgenommen, und die Halbleitervorrichtung kann vor der beim Einsetzen in den oder Entnehmen aus dem Träger auftretenden Belastung geschützt werden.
  • Bei dem oben beschriebenen Träger kann das Halteelemente Seitenränder der ersten Halbleitervorrichtung halten.
  • Die Halteelemente halten die in dem ersten Aufnahmeteil aufgenommene erste Halbleitervorrichtung an den Seitenrändern. Somit kann die auf die Halbleitervorrichtung aufgebrachte Belastung verringert werden.
  • Bei dem oben beschriebenen Träger können die oberen und unteren Trägerteile aus Metall, das Aluminium oder Kupfer oder Nickel enthält, oder Keramik oder Polyetherketonharz gefertigt sein.
  • Der Träger ist aus dem oben genannten Material gefertigt, und es kann ein Reflow-Löten an der in dem Träger aufgenommenen Halbleitervorrichtung durchgeführt werden.
  • Der Träger kann ferner eine obere Abdeckung oder ein Ringelement aufweisen, wobei der untere Trägerteil mit einer Nut zum Anbringen der oberen Abdeckung oder des Ringelements an dem unteren Trägerteil versehen ist.
  • Die an der Halbleitervorrichtung vorgesehene obere Abdeckung ist in der Lage, die elektrische Verbindung vor Stäuben oder Hautfett zu schützen. Die obere Abdeckung oder das Ringmaterial, die/das direkt über der Halbleitervorrichtung angeordnet ist, ist in der Lage, die Halbleitervorrichtung vor Herabfallen zu schützen.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist vorzugsweise ein Verfahren zum Herstellen einer Stapel-Halbleitervorrichtung mit folgenden Schritten vorgesehen: Platzieren einer ersten Halbleitervorrichtung in einen unteren Trägerteil eines Stapel-Halbleitervorrichtungsträgers; und Stapeln einer zweiten Halbleitervorrichtung auf der ersten Halbleitervorrichtung unter Verwendung eines oberen Trägerteils des Stapel-Halbleitervorrichtungsträgers. Somit ist es möglich, zwei Halbleitervorrichtungen mit exzellenter Durchführungsleistung und mit Genauigkeit zu stapeln. Bei dem oben beschriebenen Verfahren kann der Schritt des Stapelns folgende Schritte umfassen: Anbringen des oberen Trägerteils an dem unteren Trägerteil; und anschließendes Platzieren der zweiten Halbleitervorrichtung in den oberen Trägerteil.
  • Das Verfahren kann den Schritt des Herstellens einer elektrischen Verbindung zwischen den in der Stapel-Halbleitervorrichtung in einer Reflow-Kammer aufgenommenen ersten und zweiten Halbleitervorrichtungen derart, dass die ersten und zweiten Halbleitervorrichtungen miteinander verbunden sind, umfassen. Die Halbleitervorrichtung wird in dem Träger aufgenommen, und der Träger wird in die Reflow-Kammer platziert, um die Halbleiter miteinander zu verbinden. Dadurch kann die Häufigkeit der Handhabung der Halbleitervorrichtung reduziert werden, und es kann eine Fehlfunktion der Halbleitervorrichtung verhindert werden. Der Träger braucht erst entfernt zu werden, wenn die Stapel-Halbleitervorrichtung hergestellt ist, und die Halbleitervorrichtung kann geschützt und die Qualität kann aufrechterhalten werden.
  • Das Verfahren kann ferner den Schritt des Entfernen des oberen Trägerteils vor dem Platzieren der Stapel-Halbleitervorrichtung in der Reflow-Kammer umfassen.
  • Vor Beginn des Reflow-Lötens wird der obere Trägerteil entfernt, um die Gesamtwärmekapazität zu reduzieren. Dadurch kann das Problem des durch unzureichende Temperatur verursachten unzureichenden Schmelzens vermieden werden.
  • Das Verfahren kann ferner den Schritt des Verbindens von zu Testzwecken vorgesehenen Pins mit der ersten Halbleitervorrichtung durch eine Öffnung in dem unteren Trägerteil und Testen der in dem unteren Trägerteil aufgenommenen ersten Halbleitervorrichtung umfassen. Der Halbleiter kann in in dem Träger aufgenommenem Zustand getestet werden. Die Halbleitervorrichtung braucht nicht für jeden Test entnommen zu werden, wodurch die Gelegenheiten zum Handhaben der Halbleitervorrichtung reduziert werden können.
  • Das Verfahren umfasst ferner den Schritt des Aufbringens eines Klebers auf ein Dichtharz der ersten Halbleitervorrichtung vor den Stapel-Schritt. Somit kann die Halbleitervorrichtung sicher verbunden und befestigt werden.
  • Bei dem oben beschriebenen Verfahren ist das Dichtharz ein wärmehärtbares Harz. Die Aushärtetemperatur und Aushärtezeit können gemäß der Spezifikation der Halbleitervorrichtung durch Verwenden des Klebers mit Wärmehärteeigenschaft ausgewählt werden.
  • Mit der vorliegenden Erfindung können die Produktionskosten der Stapel-Halbleitervorrichtung reduziert werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Konfiguration eines oberen Trägerteils 2 und eines unteren Trägerteils 3;
  • 2A zeigt einen zweiten Aufnahmeteil 14 in dem oberen Trägerteil 2, und 2B zeigt einen ersten Aufnahmeteil 13 in dem unteren Trägerteil 3;
  • 3 zeigt eine in dem den oberen Trägerteil 2 und den unteren Trägerteil 3 aufweisenden Träger 1 aufgenommene Stapel-Halbleitervorrichtung 100;
  • 4 zeigt eine auf einer ersten Halbleitervorrichtung 110 gestapelte zweite Halbleitervorrichtung 120, wobei der obere Trägerteil 2 eine Führungsfunktion hat;
  • 5 zeigt eine weitere Konfiguration von Zusammengreifteilen an dem oberen Trägerteil 2 und dem unteren Trägerteil 3;
  • 6 zeigt eine weitere Konfiguration von Zusammengreifteilen an dem oberen Trägerteil 2 und dem unteren Trägerteil 3;
  • 7 zeigt eine weitere Konfiguration des oberen Trägerteils 2 mit einer Abschrägung zum Erweitern einer Einsetzöffnung;
  • 8 zeigt eine Draufsicht und eine Querschnittsansicht der in dem unteren Trägerteil 3 aufgenommenen ersten Halbleitervorrichtung 110;
  • 9 zeigt eine Draufsicht und eine Querschnittsansicht des unteren Trägerteils 3 mit einer daran angebrachten oberen Abdeckung 9;
  • 10 zeigt ein Ausführungsbeispiel mit zwei Ausschnitten an zwei Seiten zum Entfernen der oberen Abdeckung 9;
  • 11 zeigt eine Draufsicht und eine Querschnittsansicht der ersten Halbleitervorrichtung 11 mit einem daran angebrachten O-Ring 12;
  • 12 zeigt ein Ablaufdiagramm eines Fertigungsprozesses der Stapel-Halbleitervorrichtung;
  • 13 zeigt die an dem unteren Trägerteil 3 angebrachte erste Halbleitervorrichtung 110;
  • 14 zeigt eine Ansicht mit Darstellung eines mit einer Sonde durchgeführten Tests;
  • 15 zeigt eine Ansicht eines auf ein Formharz 112 aufgebrachten Klebers;
  • 16 zeigt den unteren Trägerteil 3 und den oberen Trägerteil 2;
  • 17 zeigt die auf der ersten Halbleitervorrichtung 110 gestapelte zweite Halbleitervorrichtung 120;
  • 18 zeigt ein Reflow-Löten;
  • 19 zeigt eine Ansicht mit Darstellung eines mit einer Sonde durchgeführten Tests;
  • 20 zeigt eine Ansicht der aus einem Träger 1 entnommenen Stapel-Halbleitervorrichtung;
  • 21 zeigt ein Ablaufdiagramm eines weiteren Fertigungsprozesses der Stapel-Halbleitervorrichtung;
  • 22 zeigt eine Ansicht mit Darstellung des Entfernens des oberen Trägerteils nach dem Stapeln der zweiten Halbleitervorrichtung 12; und
  • 23 zeigt eine Ansicht mit Darstellung des Entnehmens der Stapel-Halbleitervorrichtung aus dem unteren Trägerteil 3.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden werden nun mit Bezug auf die beiliegenden Zeichnungen Ausführungsbeispiele der vorliegenden Erfindung beschrieben.
  • Es wird ein Träger für eine Stapel-Halbleitervorrichtung beschrieben. Gemäß 1 weist ein Träger für eine Stapel-Halbleitervorrichtung 1 (nachstehend als Träger bezeichnet) bei einer Ausführungsform der vorliegenden Erfindung einen oberen Trägerteil 2 und einen unteren Trägerteil 3 auf. Der obere Trägerteil 2 weist eine rechteckige obere Fläche und eine darin ausgebildete Öffnung auf. Gemäß 2A ist ein zweiter Aufnahmeteil 14 zum Aufnehmen der Halbleitervorrichtung vorgesehen. Gemäß 2B ist ein erster Aufnahmeteil 13 in dem unteren Trägerteil 3 vorgesehen. Eine Öffnung 4 ist zum Verbinden mit zum Testen vorgesehenen Pins in der unteren Fläche des ersten Aufnahmeteils 13 ausgebildet.
  • Der obere Trägerteil 2 und der untere Trägerteil 3 sind aus Kunststoff mit Aluminium oder Kupfer oder Nickel enthaltendem Metall, wie z.B. SUS, oder Keramik oder Polyetherketonharz (PEEK-Material) gefertigt. Der obere Trägerteil 2 und der untere Trägerteil 3 umschließen die Stapel-Halbleitervorrichtung, und das Reflow-Löten wird später durchgeführt. Daher sind bei dem Träger 1 Wärmebeständigkeit und eine hohe Leitfähigkeit erforderlich. Ferner darf sich der Träger 1 selbst nach mehrfachem Gebrauch nicht verschlechtern.
  • Zusammengreifteile 5 sind jeweils an Rändern der unteren Fläche des oberen Trägerteils 2 und der oberen Fläche des unteren Trägerteils 3 vorgesehen, wie in 1 gezeigt. Ein Vorsprung 51 an dem oberen Trägerteil 2 greift mit einem Vorsprung 52 an dem unteren Trägerteil 3 zusammen, wie in 1 gezeigt. Der obere Trägerteil 2 und der untere Trägerteil 3 sind somit miteinander verbunden.
  • 3 zeigt eine in dem den oberen Trägerteil 2 und den unteren Trägerteil 3 aufweisenden Träger 1 aufgenommene Stapel-Halbleitervorrichtung 100. Die Stapel-Halbleitervorrichtung 100 weist eine zweischichtige Struktur mit einer auf einer ersten Halbleitervorrichtung 110 gestapelten zweiten Halbleitervorrichtung 120 auf. Zum Anbringen des Trägers 1 an der Stapel-Halbleitervorrichtung 100 wird zuerst die erste Halbleitervorrichtung 110 in dem ersten Aufnahmeteil 13 des unteren Trägerteils 3 aufgenommen und werden der untere Trägerteil 3 und der obere Trägerteil 2 mittels der Zusammengreifteile 5 miteinander verbunden. Als nächstes wird gemäß 4 die zweite Halbleitervorrichtung 120 über den mit einer Öffnung versehenen oberen Trägerteil 2 auf der ersten Halbleitervorrichtung 110 gestapelt. Die erste Halbleitervorrichtung 110 und die zweite Halbleitervorrichtung 120 können durch Aufnehmen der zweiten Halbleitervorrichtung 120 in dem zweiten Aufnahmeteil 14 entlang dem Innenrand des oberen Trägerteils 2 derart positioniert sein, dass eine elektrische Verbindung hergestellt wird. Der obere Trägerteil 2 hat dabei eine Führungsfunktion, so dass eine spezielle Einrichtung ausschließlich zum Stapeln der Halbleitervorrichtung nicht erforderlich ist, wodurch es möglich ist, die Kosten zu reduzieren.
  • Bei der ersten Halbleitervorrichtung 110 ist ein nicht gezeigter IC-Chip an einer Fläche eines Substrats 111 angebracht, und der IC-Chip ist mit einem Formharz 112 abgedichtet, wie in 3 gezeigt. Lötkugeln 113 sind zum Verbinden der zum Testen vorgesehenen Pins einer Prüfsonde oder eines anderen Substrats an der Rückseite des Substrats 111 vorgesehen. Ferner ist bei der zweiten Halbleitervorrichtung 120 der IC-Chip auf einer Fläche eines Relaissubstrats 121 angebracht, und die gesamte Fläche des Relaissubstrats 121 ist mit dem Formharz abgedichtet. Lötkugeln 123 sind auf der Rückseite des Relaissubstrats 121 vorgesehen, um eine elektrische Verbindung zwischen der ersten Halbleitervorrichtung 110 und der zweiten Halbleitervorrichtung 120 herzustellen, wie in 3 gezeigt. 3 zeigt ferner, dass die erste Halbleitervorrichtung 110 und die zweite Halbleitervorrichtung 120 mittels eines Klebers 6 miteinander verbondet und aneinander befestigt sind.
  • Die Konfiguration der Zusammengreifteile 5 an dem oberen Trägerteil 2 und dem unteren Trägerteil 3 ist nicht auf die in 1 gezeigte beschränkt. Die Zusammengreifteile 5 können so konfiguriert sein, wie in 5 oder 6 gezeigt. Bei den in 5 gezeigten Zusammengreifteilen 5 ist der Vorsprung 52 an dem unteren Trägerteil 3 in den Vorsprung 51 an dem oberen Trägerteil 2 eingesetzt, um den oberen Trägerteil 2 mit dem unteren Trägerteil 3 zu verbinden. Bei den in 6 gezeigten Zusammengreifteilen 5 ist eine Nut 53 an dem oberen Trägerteil 2 ausgebildet, so dass der Vorsprung 52 an dem unteren Trägerteil 3 in die Nut 53 des oberen Trägerteils 2 eingesetzt werden kann.
  • Gemäß 7 kann sich eine Einsetzöffnung des zweiten Aufnahmeteils 14 des oberen Trägerteils 2 im Wesentlichen in Richtung des oberen Endes der Einsetzöffnung erweitern. Das heißt, dass die Einsetzöffnung zum oberen Ende hin immer größer wird. Aufgrund dieser konischen Einsetzöffnung kann die Halbleitervorrichtung leicht eingesetzt werden und kann die Durchführungsleistung verbessert werden.
  • 8 zeigt eine Draufsicht und eine Querschnittsansicht der in den unteren Trägerteil 3 aufgenommenen ersten Halbleitervorrichtung 110. Das Substrat 111, das in der Draufsicht aus 8 gezeigt ist, ist auf Halteelementen 7, die an vier Seiten des unteren Trägerteils 3 vorgesehen sind, platziert und ist auf dem unteren Trägerteil 3 gehalten. Das Relaissubstrat mit einer Dicke von weniger als 0,3 mm wird für die Stapel-Halbleitervorrichtung 100 verwendet, um die Dicke der Halbleitervorrichtung zu reduzieren. Wenn das Relaissubstrat dünn ist, sind die Ecken des Relaissubstrats einer Belastung ausgesetzt. Durch diese von den Ecken kommende Belastung kann möglicherweise ein Lötverbindungsteil beschädigt werden. Insbesondere kann der Lötverbindungsteil brechen, wenn die Halbleitervorrichtung in den Träger eingesetzt oder aus diesem entnommen wird. Daher sind bei einer Ausführungsform der vorliegenden Erfindung die Halteelemente 7 an den Seitenrändern, auf die eine geringere Belastung aufgebracht wird, statt an den schwachen Ecken gegen die Belastung angeordnet. Somit ist die Halbleitervorrichtung beim Entnehmen von dem Träger vor der Belastung geschützt. Mit anderen Worten: die vier Ecken stehen mit nichts in Kontakt. Das Halteelement 7 ist aus einem elastischen Material, das sich beim Einsetzen der Halbleitervorrichtung elastisch verformt, gefertigt, wie z.B. aus Silikon, Gummi oder Polyurethan.
  • Bei der in 8 gezeigten Ausführungsform der vorliegenden Erfindung sind die Halteelemente 7 an den vier Seiten vorgesehen. Die Halteelemente 7 können jedoch an zwei Seiten zum Halten der Halbleitervorrichtung vorgesehen sein.
  • Goldelektroden-Pads 8 sind auf dem Substrat 111 ausgebildet, wie in der Draufsicht aus 8 gezeigt. Die erste Halbleitervorrichtung 110 und die zweite Halbleitervorrichtung 120 sind dadurch elektrisch verbunden, dass die Goldelektroden-Pads 8 mit den Lötkugeln 123 auf der Rückseite der zweiten Halbleitervorrichtung 120 in Kontakt kommen. Der nicht gezeigte IC-Chip und das Formharz 112 sind auf dem Substrat 111 vorgesehen. Das Formharz 112 dichtet den IC-Chip ab. Dem IC-Chip zugefügte Stöße oder Kratzer können durch Abdichten des IC-Chip mit dem Formharz 112 verhindert werden. Epoxyd, Silikon oder Polyamid werden als Formharz 112 verwendet. Die Lötkugeln 113 sind auf der gegenüberliegenden Fläche des Substrats 111 angeordnet. Die Lötkugeln 113 dienen als Verbindungsanschlüsse, wenn die Stapel-Halbleitervorrichtung 100 an dem Substrat angebracht ist.
  • Eine obere Abdeckung 9 ist auf der oberen Fläche der in dem unteren Trägerteil 3 aufgenommenen ersten Halbleitervorrichtung 110 vorgesehen, wie in 9 gezeigt. Eine Einsetznut 11 ist auf der Innenfläche des unteren Trägerteils 3 ausgebildet, wie in der Querschnittsansicht aus 9 gezeigt. Die obere Abdeckung 9 ist in die Einsetznut 11 eingesetzt. Die Goldelektroden-Pads 8 und Zwischenverbindungsmuster sind auf dem Substrat 111 der ersten Halbleitervorrichtung 110 ausgebildet, wie in 8 gezeigt. Die obere Abdeckung 9 ist in der Lage, die elektrischen Verbindungsteile vor Stäuben und Hautfett zu schützen. Ferner ist die obere Abdeckung 9 unmittelbar über dem Substrat 111 vorgesehen und führt von dem oberen Teil aus eine Festhaltefunktion aus, um die erste Halbleitervorrichtung 110 vor Herabfallen zu schützen.
  • Ferner sind ausgeschnittene Teile 10 zum Herausnehmen der in der Einsetznut 11 des unteren Trägerteils 3 eingesetzten oberen Abdeckung 9 an den vier Seiten des unteren Trägerteils 3 vorgesehen, wie in 9 gezeigt. Die obere Abdeckung 9 wird gebogen und in die Einsetznut 11 eingesetzt. Daher ist die obere Abdeckung 9 aus einem biegbaren Material gefertigt, zum Beispiel einer dünnen Metallplatte oder Kunststoffplatte. Wenn die obere Abdeckung 9 aus der Nut 11 herausgenommen wird, wird ein Spezialwerkzeug oder ein Finger in die ausgeschnittenen Teile 10 eingeführt, um die obere Abdeckung 9 aus der Nut zu nehmen. Die ausgeschnittenen Teile 10 müssen nicht unbedingt an allen vier Seiten des unteren Trägerteils 3 vorgesehen sein. Zum Beispiel können die ausgeschnittenen Teile 10 an zwei Seiten des unteren Trägerteils 3 vorgesehen sein, wie in 10 gezeigt.
  • 11 zeigt ein Ausführungsbeispiel eines O-Rings 12, der anders als die obere Abdeckung 9 angebracht ist. Der O-Ring 12 ist nicht in der Lage, die Elektroden oder die Zwischenverbindungsmuster auf dem Substrat 111 vor Stäuben oder Hautfett zu schützen. Gemäß 11 drückt der O-Ring 12 jedoch dadurch ebenfalls von oben nach unten, dass er wie die obere Abdeckung 9 unmittelbar über dem Substrat 111 angeordnet ist, und er verhindert ein Herabfallen der ersten Halbleitervorrichtung 110.
  • Als nächstes folgt eine Beschreibung eines ersten Beispiels eines Fertigungsverfahrens für die Stapel-Halbleitervorrichtung 100 mit Bezug auf ein in 12 dargestelltes Ablaufdiagramm.
  • Als erstes wird gemäß 13 die erste Halbleitervorrichtung 110 in dem unteren Trägerteil 3 aufgenommen (Schritt S1). Genauer gesagt wird die erste Halbleitervorrichtung 110 nach der Herstellung der Halbleitervorrichtung in dem unteren Trägerteil 3 aufgenommen. Zum Herstellen der Stapel-Halbleitervorrichtung 100 nach dem Liefern der Halbleitervorrichtung wird die gelieferte Halbleitervorrichtung in dem unteren Trägerteil 3 aufgenommen und wird dann die in dem unteren Trägerteil 3 aufgenommene Halbleitervorrichtung zu dem Original-Hersteller der Halbleitervorrichtung transportiert.
  • Als nächstes wird die in dem unteren Trägerteil 3 aufgenommene Halbleitervorrichtung 110 getestet (Schritt S2). Beim Testen werden zum Testen vorgesehen Pins einer Sonde 200 mit der ersten Halbleitervorrichtung 110 verbunden, und eine Energie und Testsignale werden von der Sonde 200 geliefert, wie in 14 gezeigt. Die Öffnung 4 ist in der unteren Fläche des unteren Trägerteils 3 ausgebildet, so dass die zum Testen vorgesehenen Pins in diese eingesetzt werden können. Daher kann die erste Halbleitervorrichtung 110 in in dem unteren Trägerteil 3 aufgenommenem Zustand getestet werden. Wenn der Original-Hersteller den oben beschriebenen Test an der Halbleitervorrichtung durchführt, werden nur für gut befundene Produkt zurückgeschickt.
  • Die erste Halbleitervorrichtung 110 wird bei einer Abfolge von Prozessen, wie z.B. Transport zum Original-Hersteller der Halbleitervorrichtung, Testen und Zurückschicken, durch den unteren Trägerteil 3 geschützt. Es ist somit möglich, die Qualität der Halbleitervorrichtung aufrechtzuerhalten. Ferner wird das Testen in in dem unteren Trägerteil 3 aufgenommenem Zustand durchgeführt. Dadurch kann die Häufigkeit der direkten Handhabung der ersten Halbleitervorrichtung reduziert werden. Folglich kann die Halbleitervorrichtung vor von außen kommenden Faktoren geschützt werden und können für gut befundene Produkte dem nächsten Prozess zugeführt werden.
  • Anschließend wird der Kleber 6 unter Verwendung einer Ausgabevorrichtung auf das den IC-Chip schützende Formharz 112 aufgebracht (Schritt S3). Ein Kleber mit Wärmehärteeigenschaft wird als Kleber 6 verwendet. Es ist relativ einfach, die Aushärtetemperatur und Aushärtezeit des Klebers mit Wärmehärteeigenschaft einzustellen. Die gewünschte Aushärtetemperatur und Aushärtezeit können unter Verwendung desjenigen Klebers eingestellt werden, der den Anforderungen bezüglich der zu fertigenden Halbleitervorrichtung genügt. Der Kleber mit Wärmehärteeigenschaft ermöglicht es, dass der in das Innere der Halbleitervorrichtung eingebrachte Kleber problemlos aushärtet. Dies unterscheidet sich von einem lichtaushärtenden Kleber, bei dem nur ein Ultraviolettlicht ausgesetzter Teil aushärtet. Wenn der Kleber 6 auf das Formharz 112 aufgebracht ist, wird der obere Trägerteil 2 auf den unteren Trägerteil 3 posi tioniert. Die Zusammengreifteile 5 sind sowohl an dem oberen Trägerteil 2 als auch dem unteren Trägerteil 3 vorgesehen, und der obere Trägerteil 2 wird durch Verbinden der Zusammengreifteile 5 an dem unteren Trägerteil 3 befestigt (Schritt S4).
  • Ein Flussmittel 20 wird auf die Lötkugeln 123 auf der zweiten Halbleitervorrichtung 120 aufgebracht (Schritt S5), wie in 17 gezeigt. Dieser Prozess wird nur durchgeführt, wenn das Flussmittel 20 auf die Lötkugeln 123 aufgebracht werden muss. 17 zeigt, dass das Flussmittel 20 auf den Lötkugeln 123 aufgebracht ist. Das Flussmittel 20 kann jedoch auch auf die Goldelektroden-Pads 8 auf der ersten Halbleitervorrichtung 110 aufgebracht werden.
  • Wenn das Flussmittel 20 auf den Lötkugeln 123 aufgebracht ist, wird die zweite Halbleitervorrichtung 120 auf die erste Halbleitervorrichtung 110 aufgesetzt (Schritt S5), wie in 17 gezeigt. Die zweite Halbleitervorrichtung 120 wird durch den in der Luft ausgebildeten oberen Trägerteil 2 angebracht. Hierbei muss die zweite Halbleitervorrichtung 120 in einer vorgegebenen Position an der ersten Halbleitervorrichtung 110 angebracht werden. Das heißt, dass die Goldelektroden-Pads 8 der ersten Halbleitervorrichtung 110 ausnahmslos mit den Lötkugeln 123 der zweiten Halbleitervorrichtung 120 in Kontakt stehen müssen. Der obere Trägerteil 2 hat eine Führungsfunktion, und die zweite Halbleitervorrichtung 120 kann einfach und akkurat auf der ersten Halbleitervorrichtung 110 gestapelt werden.
  • Die zweite Halbleitervorrichtung 120 wird somit gestapelt, und dann wird der Stapel-Halbleiter 100, der in dem oberen Trägerteil 2 und dem unteren Trägerteil 3 aufgenommen ist, derart in eine Reflow-Kammer platziert, dass das Reflow-Löten durchgeführt werden kann (Schritt S6), wie in 18 gezeigt. Der obere Trägerteil 2 und der untere Trägerteil 3 sind Kunststoff mit einem Aluminium oder Kupfer oder Nickel enthaltenden Metall, wie z.B. SUS, oder Keramik oder Polyetherketonharz gefertigt. Der obere Trägerteil 2 und der untere Trägerteil 3 können hohen Temperaturen in der Reflow-Kammer ausgesetzt und mehrfach verwendet werden.
  • Nach Beendigung des Reflow-Lötens wird das Flussmittel 20 abgewaschen und wird der Test erneut durchgeführt (Schritt S7). Bei diesem Test sind die zum Testen vorgesehenen Pins der Sonde 200 mit der ersten Halbleitervorrichtung 110 verbunden, wie in 19 gezeigt. Hierbei wird die zweite Halbleitervorrichtung 120 ebenfalls getestet, da die zweite Halbleitervorrichtung 120 eine elektrische Verbindung mit der ersten Halbleitervorrichtung 110 herstellt.
  • Die für gut befundenen Produkte werden auf diese Weise beurteilt. Nach dem Test werden der obere Trägerteil 2 und der untere Trägerteil 3 zu Auslieferungszwecken von der Stapel-Halbleitervorrichtung 100 entfernt (Schritt S8).
  • Es folgt nun mit Bezug auf ein in 21 gezeigtes Ablaufdiagramm eine Beschreibung eines zweiten Beispiels des Herstellverfahrens für die Stapel-Halbleitervorrichtung.
  • Bei dem zweiten Beispiel des Herstellverfahrens wird das gleiche Verfahren durchgeführt wie bei dem ersten, bis die zweite Halbleitervorrichtung 120 auf der ersten Halbleitervorrichtung 110 positioniert und befestigt ist. Bei dem vorliegenden Beispiel wird nach dem Befestigen der zweiten Halbleitervorrichtung 120 der obere Trägerteil 2 von dem unteren Trägerteil 3 abgenommen (Schritt S16), wie in 22 gezeigt. Die Wärmekapazität des gesamten Trägers kann durch Abnehmen des oberen Trägerteils 2 reduziert werden. Dadurch kann das Problem eines unzureichenden Schmelzens des Lötmittels aufgrund einer unzureichenden Temperatur vermieden werden. Ferner kann eine niedrigere Temperatur in der Reflow-Kammer eingestellt werden, und die Wärmebelastung der Halbleitervorrichtung kann verringert werden.
  • Nach Entfernen des oberen Trägerteils 2 wird das Reflow-Löten in der Reflow-Kammer durchgeführt (Schritt S17). Dann wird das Flussmittel abgewaschen, und der Test wird erneut wie beschrieben durchgeführt (Schritt S18). Die für gut befundenen Produkte werden auf diese Weise beurteilt. Nach dem Testen wird der untere Trägerteil 3 zu Auslieferungszwecken von der Stapel-Halbleitervorrichtung 100 entfernt (Schritt S19).
  • Obwohl nur einige wenige bevorzugte Ausführungsformen der vorliegenden Erfindung dargestellt und beschrieben worden sind, wird es Fachleuten auf dem Sachgebiet ersichtlich sein, dass Änderungen an diesen Ausführungsformen durchgeführt werden können, ohne dass dadurch von den Prinzipien und dem Geist der Erfindung abgewichen wird, deren Umfang in den Ansprüchen und deren Äquivalenten definiert ist. Zum Beispiel ist der aus dem oberen Trägerteil 2 und dem unteren Trägerteil 3 gebildete Träger 1 beschrieben worden. Die Konfiguration des Trägers ist jedoch nicht darauf beschränkt. Es kann ein Träger verwendet werden, der eine Führungsfunktion hat und mehrere Halbleitervorrichtungen aufnehmen kann. Der Träger kann aus mehreren Trägerteilen gebildet sein.
  • ZUSAMMENFASSUNG
  • TRÄGER FÜR EINE STAPEL-HALBLEITERVORRICHTUNG UND VERFAHREN ZUM HERSTELLEN DERSELBEN
  • Ein Träger für eine Stapel-Halbleitervorrichtung weist einen unteren Trägerteil 3 mit einem ersten Aufnahmeteil 12 zum Aufnehmen einer ersten Halbleitervorrichtung 110 und einen oberen Trägerteil 2 mit einem zweiten Aufnahmeteil 14 zum Aufnehmen einer zweiten Halbleitervorrichtung 120 auf, die derart auf der ersten Halbleitervorrichtung 110 gestapelt ist, dass sie auf der ersten Halbleitervorrichtung 110 aufgesetzt ist. Es ist somit möglich, eine zusätzliche Vorrichtung zum Stapeln der Halbleitervorrichtung zu eliminieren und dadurch die Kosten zu reduzieren.

Claims (15)

  1. Träger für eine Stapel-Halbleitervorrichtung mit: – einem unteren Trägerteil mit einem ersten Aufnahmeteil zum Aufnehmen einer ersten Halbleitervorrichtung; und – einem oberen Trägerteil mit einem zweiten Aufnahmeteil zum Aufnehmen einer zweiten Halbleitervorrichtung, die derart auf der ersten Halbleitervorrichtung gestapelt ist, dass diese auf der ersten Halbleitervorrichtung aufgesetzt ist.
  2. Träger nach Anspruch 1, ferner mit einer Öffnung zum Herstellen einer elektrischen Verbindung zwischen der ersten Halbleitervorrichtung und zum Testen vorgesehenen Pins.
  3. Träger nach Anspruch 1, bei dem die unteren und oberen Trägerteile jeweils Zusammengreifteile aufweisen, die derart zusammengreifen, dass die unteren und oberen Trägerteile lösbar miteinander verbunden sind.
  4. Träger nach Anspruch 3, bei dem: – der zweite Aufnahmeteil des oberen Trägerteils eine Einsetzöffnung aufweist, durch die die zweite Halbleitervorrichtung in dem oberen Trägerteil aufgenommen ist; und – die Einsetzöffnung sich allmählich in Richtung des oberen Endes der Einsetzöffnung erweitert.
  5. Träger nach Anspruch 1, bei dem der untere Trägerteil ein Halteelement aus einem elastischen Material aufweist, wobei das Halteelement die erste Halbleitervorrichtung in dem ersten Aufnahmeteil hält.
  6. Träger nach Anspruch 5, bei dem das Halteelement Seitenränder der ersten Halbleitervorrichtung hält.
  7. Träger nach Anspruch 1, bei dem die oberen und unteren Trägerteile Metall, das Aluminium oder Kupfer oder Nickel enthält, oder Keramik oder Polyetherketonharz aufweisen.
  8. Träger nach Anspruch 1, ferner mit einer oberen Abdeckung oder einem Ringelement, wobei der untere Trägerteil eine Nut zum Anbringen der oberen Abdeckung oder des Ringelements an dem unteren Trägerteil aufweist.
  9. Verfahren zum Herstellen einer Stapel-Halbleitervorrichtung, mit folgenden Schritten: – Platzieren einer ersten Halbleitervorrichtung in einen unteren Trägerteil eines Stapel-Halbleitervorrichtungsträgers; und – Stapeln einer zweiten Halbleitervorrichtung auf der ersten Halbleitervorrichtung unter Verwendung eines oberen Trägerteils des Stapel-Halbleitervorrichtungsträgers.
  10. Verfahren nach Anspruch 9, bei dem der Schritt des Stapelns die Schritte des Anbringens des oberen Trägerteils an dem unteren Trägerteil und des anschließenden Platzierens der zweiten Halbleitervorrichtung in den oberen Trägerteil umfasst.
  11. Verfahren nach Anspruch 9 oder 10, ferner mit dem Schritt des Herstellens einer elektrischen Verbindung zwischen den in der Stapel-Halbleitervorrichtung in einer Reflow-Kammer aufgenommenen ersten und zweiten Halbleitervorrichtungen derart, dass die ersten und zweiten Halbleitervorrichtungen miteinander verbunden sind.
  12. Verfahren nach Anspruch 11, ferner mit dem Schritt des Entfernens des oberen Trägerteils vor dem Platzieren der Stapel-Halbleitervorrichtung in die Reflow-Kammer.
  13. Verfahren nach Anspruch 9, ferner mit dem Schritt des Verbindens von zu Testzwecken vorgesehenen Pins mit der ersten Halbleitervorrichtung durch eine Öffnung in dem unteren Trägerteil und Testen der in dem unteren Trägerteil aufgenommenen ersten Halbleitervorrichtung.
  14. Verfahren nach Anspruch 9, ferner mit dem Schritt des Aufbringens eines Klebers auf ein Dichtharz der ersten Halbleitervorrichtung vor den Stapel-Schritt.
  15. Verfahren nach Anspruch 14, bei dem das Dichtharz ein wärmehärtbares Harz ist.
DE112004002858T 2004-05-11 2004-05-11 Träger für eine Stapel-Halbleitervorrichtung und Verfahren zum Herstellen derselben Withdrawn DE112004002858T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/006265 WO2005109506A1 (ja) 2004-05-11 2004-05-11 積層型半導体装置用キャリア及び積層型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112004002858T5 true DE112004002858T5 (de) 2007-04-19

Family

ID=35320474

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004002858T Withdrawn DE112004002858T5 (de) 2004-05-11 2004-05-11 Träger für eine Stapel-Halbleitervorrichtung und Verfahren zum Herstellen derselben

Country Status (6)

Country Link
US (2) US7285848B2 (de)
JP (1) JP4547377B2 (de)
CN (1) CN1998081B (de)
DE (1) DE112004002858T5 (de)
GB (1) GB2429582B (de)
WO (1) WO2005109506A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
JP2004235465A (ja) * 2003-01-30 2004-08-19 Tokyo Electron Ltd 接合方法、接合装置及び封止部材
JP4675955B2 (ja) * 2005-01-28 2011-04-27 スパンション エルエルシー 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
US7298037B2 (en) * 2006-02-17 2007-11-20 Stats Chippac Ltd. Stacked integrated circuit package-in-package system with recessed spacer
KR101341566B1 (ko) 2007-07-10 2013-12-16 삼성전자주식회사 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US10324419B2 (en) * 2009-02-06 2019-06-18 Domasko GmbH Mechanical oscillating system for a clock and functional element for a clock
US9429983B1 (en) 2013-09-12 2016-08-30 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US9645603B1 (en) 2013-09-12 2017-05-09 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US8554506B2 (en) * 2009-08-07 2013-10-08 Advanced Processor Srchitectures, LLC Distributed computing
US11042211B2 (en) 2009-08-07 2021-06-22 Advanced Processor Architectures, Llc Serially connected computing nodes in a distributed computing system
US8541886B2 (en) * 2010-03-09 2013-09-24 Stats Chippac Ltd. Integrated circuit packaging system with via and method of manufacture thereof
KR102647496B1 (ko) 2015-09-30 2024-03-15 스카이워크스 솔루션즈, 인코포레이티드 실드된 모듈들의 제조에 관한 디바이스들 및 방법들
TWI735525B (zh) 2016-01-31 2021-08-11 美商天工方案公司 用於封裝應用之濺鍍系統及方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080026A (en) * 1976-10-28 1978-03-21 Richard Gianni Multi-level socket for an integrated circuit
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5766975A (en) * 1995-01-09 1998-06-16 Integrated Device Technology, Inc. Packaged integrated circuit having thermal enhancement and reduced footprint size
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
KR100206893B1 (ko) * 1996-03-11 1999-07-01 구본준 반도체 패키지 및 그 제조방법
KR100255476B1 (ko) * 1997-06-30 2000-05-01 김영환 볼 그리드 어레이 패키지
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
KR100282526B1 (ko) * 1999-01-20 2001-02-15 김영환 적층 반도체 패키지 및 그 제조방법, 그리고 그 적층 반도체 패키지를 제조하기 위한 패키지 얼라인용 치구
JP2001196533A (ja) * 2000-01-06 2001-07-19 Ricoh Microelectronics Co Ltd 電子回路基板製造方法、リード整形冶具及び位置決め冶具
JP2001352035A (ja) 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
US6660561B2 (en) * 2000-06-15 2003-12-09 Dpac Technologies Corp. Method of assembling a stackable integrated circuit chip
US6337510B1 (en) * 2000-11-17 2002-01-08 Walsin Advanced Electronics Ltd Stackable QFN semiconductor package
JP2002204053A (ja) * 2001-01-04 2002-07-19 Mitsubishi Electric Corp 回路実装方法、回路実装基板及び半導体装置
JP3678158B2 (ja) * 2001-03-14 2005-08-03 株式会社村田製作所 モジュール基板の実装構造
JP4022405B2 (ja) 2002-01-23 2007-12-19 イビデン株式会社 半導体チップ実装用回路基板
US6906407B2 (en) * 2002-07-09 2005-06-14 Lucent Technologies Inc. Field programmable gate array assembly
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
JP3736516B2 (ja) * 2002-11-01 2006-01-18 松下電器産業株式会社 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP4208840B2 (ja) * 2002-12-17 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置
US6700783B1 (en) * 2003-01-15 2004-03-02 Industrial Technology Research Institute Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
JP4072505B2 (ja) * 2003-02-28 2008-04-09 エルピーダメモリ株式会社 積層型半導体パッケージ
TWI231023B (en) * 2003-05-27 2005-04-11 Ind Tech Res Inst Electronic packaging with three-dimensional stack and assembling method thereof
US6972243B2 (en) * 2003-09-30 2005-12-06 International Business Machines Corporation Fabrication of semiconductor dies with micro-pins and structures produced therewith

Also Published As

Publication number Publication date
US20070290320A1 (en) 2007-12-20
US7285848B2 (en) 2007-10-23
CN1998081A (zh) 2007-07-11
JPWO2005109506A1 (ja) 2008-03-21
GB0622769D0 (en) 2006-12-27
US7642637B2 (en) 2010-01-05
WO2005109506A1 (ja) 2005-11-17
GB2429582B (en) 2009-02-11
GB2429582A (en) 2007-02-28
CN1998081B (zh) 2010-10-13
JP4547377B2 (ja) 2010-09-22
US20050269682A1 (en) 2005-12-08

Similar Documents

Publication Publication Date Title
DE69938607T2 (de) Verfahren und vorrichtung zum transport und zur verfolgung eines elektronischen bauelements
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
DE112004002858T5 (de) Träger für eine Stapel-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE69228214T2 (de) Verbinderanordnungen zum Testen integrierter Schaltungen im Gehäuse
DE69819216T2 (de) Freitragende Kugelverbindung für integrierte Schaltungschippackung
DE2554965C2 (de)
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102015102528B4 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package
DE102015112979B4 (de) Techniken und Ausgestaltungen, die mit einer Gehäuselastbaugruppe assoziiert sind
DE69518935T2 (de) Halbleiterpackung
DE102008033651B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102020122929A1 (de) Kugelgitteranordnung(bga)-gehäuse mit variierten kugeln
DE69924152T2 (de) Verfahren zum Montieren eines elektronischen Beuteils
DE10044408A1 (de) Pinblockstruktur zur Halterung von Anschlußpins
DE112007003208T5 (de) Ein Halbleitergehäuse
DE10127381A1 (de) Zusammenbau-Spanneinrichtung und Herstellverfahren für ein mehrschichtiges Halbleiterbauteil
DE112006001732T5 (de) Bleifreies Halbleitergehäuse
DE2528573A1 (de) Halbleiterschaltungs-verbindungseinrichtung
DE3234744C2 (de) Einrichten zum Halten mehrerer, jeweils mit integrierten Schaltkreisen versehenen Halbleiterplättchen beim Kontaktieren mit auf einem filmförmigen Substrat ausgebildeten Streifenleitern
DE10125905C1 (de) Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger
DE102014102917A1 (de) Abzugsstrecken
DE10029025A1 (de) IC-Sockel
DE112016005922T5 (de) Buchsen und Verbinder mit kleinem Formfaktor
DE69736505T2 (de) Halbleiterchipgehäuse in Chip-Grösse
DE10007434B4 (de) Trägermodul für eine Mikro-BGA-Vorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee