DE102010050208A1

DE102010050208A1 - Method for determining position of switch in arrangement by multiple switches, involves providing each switch on crossover point of matrix

Info

Publication number: DE102010050208A1
Application number: DE201010050208
Authority: DE
Inventors: Gualtiero Bagnuoli; Dr. Horn Wolfgang; Paola Bonello; Markus Kammersberger
Original assignee: TDK Micronas GmbH
Current assignee: TDK Micronas GmbH
Priority date: 2010-11-04
Filing date: 2010-11-04
Publication date: 2012-05-10

Abstract

The method involves providing each switch on a crossover point of a matrix. A connection interconnected with an interval, during an interval time frame, is subjected with a potential (H3). Another connection interconnected with a row (R0) is subjected with another potential (L0) during a sequential time frame.

Description

Die Erfindung betrifft ein Verfahren zur Ermittlung der Stellung eines Schalters gemäß dem Oberbegriff des Anspruchs 1.The invention relates to a method for determining the position of a switch according to the preamble of claim 1.

Verfahren zur Ermittlung der Stellung eines Schalters werden unter anderem zum Auslesen von Tasten einer Tastatur verwendet. Aus dem Datenblatt des Schaltkreises TH8100 Januar 2003 sind ein Schaltungsanordnung und ein Verfahren zur Bestimmung der Stellung eines Schalters innerhalb einer Schaltermatrix bekannt. Hierbei ist jedem Kreuzungspunkt einer Spalte mit einer Reihe ein Schalter zugeordnet, der die entsprechende Spalte mit der Reihe elektrisch in der geschlossenen Stellung verbindet oder in der geöffneten Stellung trennt. Die Spalten und Reihen der Matrix sind jeweils mit den als Open Kollektor ausgeführten Ausgängen bzw. Eingängen des Schaltkreises verbunden. Um die Stellung des Schalters zu ermitteln wird die entsprechende Spalte und die entsprechende Reihe der Matrix jeweils mittels eines Pull up oder Pull down Widerstandes entweder auf die Versorgungsspannung oder auf das Massepotential geklemmt. Die Stellung des Schalters wird bestimmt, indem entweder am Eingang an der zugeordneten Reihe oder an der zugeordneten Spalte die Abweichung zu einem vorgegebenen Potential mittels eines Schmitt-Triggers bestimmt wird.Methods for determining the position of a switch are used inter alia for reading keys of a keyboard. From the data sheet of the circuit TH8100 January 2003, a circuit arrangement and a method for determining the position of a switch within a switch matrix are known. In this case, each switch point of a column is assigned a switch which electrically connects the corresponding column to the row in the closed position or disconnects it in the open position. The columns and rows of the matrix are each connected to the outputs or inputs of the circuit designed as open collector. In order to determine the position of the switch, the corresponding column and the corresponding row of the matrix are each clamped either to the supply voltage or to the ground potential by means of a pull-up or pull-down resistor. The position of the switch is determined either by determining the deviation to a given potential by means of a Schmitt trigger at the input on the assigned row or on the associated column.

Nachteilig ist, dass jeder Eingang der Matrix, mittels dem die Stellung eines Schalters ermittelt werden soll, ein Schmitt Trigger aufweisen muss. Des Weiteren ist wenigstens ein schaltbarer Widerstand für alle Eingänge und Ausgänge vorzusehen, um jeweiligen Open Kollektor Anschluss mit einem Bezugspotential zu verbinden. Hierdurch ist die hochohmige Anordnung kostenintensiv und wenig robust gegen ESD-Belastungen. Infolge der hochohmigen Ausführung der Anordnung lässt sich die Ermittlung der Stellung der Schalter, d. h. ein Scan zur Ermittlung welcher Schalter innerhalb der Matrix geschlossen ist, nur langsam durchführen. Hierzu ist es erforderlich, dass die Potentiale während des gesamten Scans bzw. der Prüfung an alle Reihen und Spalten permanent angelegt werden, um weitere Verzögerungen zu vermeiden.The disadvantage is that each input of the matrix, by means of which the position of a switch is to be determined, must have a Schmitt trigger. Furthermore, at least one switchable resistor must be provided for all inputs and outputs to connect respective open collector terminal to a reference potential. As a result, the high-impedance arrangement is expensive and less robust against ESD loads. Due to the high-resistance design of the arrangement, the determination of the position of the switch, d. H. a scan to determine which switch is closed within the matrix, perform only slowly. For this, it is necessary that the potentials are permanently applied to all rows and columns during the entire scan or the test in order to avoid further delays.

Die Aufgabe der Erfindung besteht darin, ein Verfahren zur Ermittlung der Stellung eines Schalters anzugeben, die den Stand der Technik weiterbildet.The object of the invention is to provide a method for determining the position of a switch, which further develops the prior art.

Die genannte Aufgabe wird durch ein Verfahren zur Ermittlung der Stellung eines Schalters mit den Merkmalen des Anspruchs 1, gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.The stated object is achieved by a method for determining the position of a switch having the features of claim 1. Advantageous embodiments of the invention are the subject of dependent claims.

Gemäß dem Gegenstand der Erfindung wird ein Verfahren zur Ermittlung der Stellung eines Schalters in einer Anordnung von einer Vielzahl von Schaltern, wobei jeweils ein Schalter auf einem Kreuzungspunkt einer Matrix, wobei die Matrix wenigstens eine Spalte und zwei Reihen aufweist, angeordnet ist, und der Schalter in einer geschlossenen Stellung die jeweilige Reihe mit der jeweiligen Spalte elektrisch verbindet und in einer geöffneten Stellung die jeweilige Reihe von der jeweiligen Spalte trennt, und mit einem Mikroprozessor aufweisend, eine erster Art von Anschlüssen und eine zweite Art von Anschlüssen, wobei je ein Anschluss der ersten Art mit einer ersten Spalte und je eine Anschluss der zweiten Art mit einer ersten Reihe der Matrix verschaltet ist, und der Mikroprozessor ein Stapelregister mit mehreren Speicherzellen aufweist und jeweils eine Speicherzelle einem Schalter zugeordnet ist und in der Speicherzelle die Stellung des Schalters abgelegt wird, wobei während eines ersten Modus in einem ersten Schritt ein mit der ersten Spalte verschalteter erster Art von Anschluss während eines ersten Spaltenzeitfensters mit einem ersten Potential beaufschlagt wird, und in einem zweiten Schritt ausschließlich innerhalb des ersten Spaltenzeitfensters ein mit der ersten Reihe verschalteter zweiter Art von Anschluss mit einem zweiten Potential während eines ersten Reihenzeitfensters beaufschlagt wird, und von dem Mikroprozessor zur Ermittlung der Stellung des Schalters der Stromfluss zwischen ersten Spalte und der ersten Reihe während des ersten Reihenzeitfensters detektiert wird.According to the subject matter of the invention, a method for determining the position of a switch in an array of a plurality of switches, wherein in each case a switch at a crossing point of a matrix, wherein the matrix has at least one column and two rows is arranged, and the switch in a closed position the respective row electrically connects to the respective column and in an open position separates the respective row from the respective column, and having a microprocessor, a first type of terminals and a second type of terminals, one terminal each of the first type having a first column and a respective connection of the second type is connected to a first row of the matrix, and the microprocessor has a stack register with a plurality of memory cells and one memory cell is assigned to a switch and the position of the switch is stored in the memory cell, being during a first In a first step, a first type of connection connected to the first column is subjected to a first potential during a first column time window, and in a second step exclusively within the first column time window, a second type of connection connected to the first row to a second one Potential is applied during a first series time window, and is detected by the microprocessor for determining the position of the switch, the current flow between the first column and the first row during the first row time window.

Ein Vorteil des erfindungsgemäßen Verfahrens zur Ermittlung der Stellung eines Schalters ist es, dass Standard Anschlüsse, d. h. Ein- und Ausgänge eines Prozessors sowohl mit einem einzelnen Schalter als auch mit mehreren Schaltern, insbesondere in einer Matrix angeordnet, verwenden lassen und hierbei die Stellung des Schalters schnell und zuverlässig mittels der Detektion eines Stromflusses zwischen den Anschlüssen ermitteln lässt. Untersuchungen der Anmelderin haben gezeigt, dass sich am Ausgang und oder am Eingang der Stromfluss zur Ermittlung der Stellung der Schalter mittels den bereits in den Prozessoren zur Überwachung der Anschlüsse implementierten Standardroutinen detektieren lässt. Eine besonders bevorzugte Standardroutine ist die Kurzschlussstromüberwachung zum Schutz vor einer Zerstörung eines Anschlusses. Die bisher im Stand der Technik verwendete hochohmige Ausführung der Anschlüsse mittels spezieller mit einem Bezugspotential verbundenen Open-Kollektor-Schaltungen erübrigt sich, genauso wie die Ermittlung des Stellung eines Schalters aus dem Vorliegen eines Potentials mittels spezieller Schmitt-Trigger Eingängen. Infolgedessen sind spezielle Schaltkreise zum Anschließen von Schaltern und Matrizen von Schaltern nicht mehr notwendig. Bei dem bisherigen Stand wird beispielsweise bei einer geschlossenen Stellung des Schalters das Bezugspotential entgegen der Klemmung durch den Pull UP oder Pull Down Widerstand nur langsam verändert. Des Mittels der Detektion des Stromflusses lässt sich die Stellung eines Schalters wesentlich schneller und kostengünstiger ermitteln. Erfindungsgemäß es ist bevorzugt, sofern ein Stromfluss detektiert wird, für den jeweiligen Schalter ein Flag zu setzen und den Zustand des Flags in einem dem Schalter zugeordneten Speicherelement abzulegen. Ein wichtiger Grund für die wesentlich erhöhte Ermittlungsgeschwindigkeit der Schalterstellung ist die im Vergleich zu dem bisherigen Stand der Technik nunmehr sehr niederohmige Ausführung der Anschlüsse und die hiermit erhöhte Umschaltgeschwindigkeit an den Anschlüssen für Potentialwechsel, aus welchem sich aus einem kurzzeitiges Anlegen von Potentialunterschieden zwischen der ersten Art und der zweiten Art von Anschlüssen die Stellung eines Schalters ermitteln lässt. Des Weiteren wird durch die niederohmige Ausführung die ESD-Empfindlichkeit der Schalteranordnung erheblich reduziert.One advantage of the method according to the invention for determining the position of a switch is that standard connections, ie inputs and outputs of a processor can be used both with a single switch and with a plurality of switches, in particular arranged in a matrix, and in this case the position of the switch can be detected quickly and reliably by detecting a current flow between the terminals. Investigations by the applicant have shown that the current flow for determining the position of the switches can be detected at the output and / or at the input by means of the standard routines already implemented in the processors for monitoring the connections. A particularly preferred standard routine is the short-circuit current monitoring to protect against the destruction of a terminal. The hitherto used in the prior art high-impedance design of the connections by means of special associated with a reference potential open-collector circuits is unnecessary, as well as the determination of the position of a switch from the presence of a potential by means of special Schmitt-trigger inputs. As a result, special circuits for connecting switches and matrices of switches are no longer necessary. In the prior art, for example, in a closed position of the switch, the reference potential against the clamping by the pull UP or pull Down resistance changed only slowly. By means of the detection of the current flow, the position of a switch can be determined much faster and more cost-effectively. According to the invention, if a current flow is detected, it is preferable to set a flag for the respective switch and to store the state of the flag in a memory element assigned to the switch. An important reason for the significantly increased detection speed of the switch position is compared to the prior art now very low-impedance design of the terminals and thus increased switching speed at the terminals for potential change, which results from a short-term potential differences between the first type and the second type of terminals can determine the position of a switch. Furthermore, the low-resistance design considerably reduces the ESD sensitivity of the switch arrangement.

In einer Weiterbildung wird innerhalb bzw. während des ersten Spaltenzeitfensters, nachdem die Dauer des ersten Reihenzeitfensters abgelaufen ist, eine zweite Reihe während eines zweiten Reihenzeitfensters mit dem zweiten Potential beaufschlagt. Gemäß einer bevorzugten Ausführungsform wird innerhalb des ersten Spaltenzeitfensters nacheinander alle mit der ersten Spalte verbundenen Reihen kurzzeitig mit dem zweiten Potential beaufschlagt werden. Hierbei wird mit dem Begriff „kurzzeitig” ein Bruchteil der Gesamtdauer des ersten Spaltenzeitfensters verstanden. Vorzugsweise ist die Höhe des Bruchteils umgekehrt proportional zu der Gesamtdauer des ersten Reihenzeitfensters.In a development, within or during the first column time window, after the duration of the first row time window has expired, a second row is applied to the second potential during a second row time window. According to a preferred embodiment, within the first column time window, all the rows connected to the first column are briefly subjected to the second potential for a short time. In this case, the term "short-term" means a fraction of the total duration of the first column time window. Preferably, the height of the fraction is inversely proportional to the total duration of the first series time window.

In einer anderen Ausführungsform werden nach Ablauf des ersten Spaltenzeitfensters innerhalb bzw. während eines zweites Spaltenzeitfensters an die zweite Spalte das erste Potential angelegt und innerhalb des zweiten Spaltenzeitfensters kurzzeitig alle mit der zweiten Spalte verschalteten Reihen mit dem zweiten Potential beaufschlagt. Gemäß einer anderen Ausführungsform ist das zweite Potential kleiner als das erste Potential. Es ist bevorzugt, dass als Potential die Anschlüsse mit den Standard HIGH/LOW Spannungen des Mikroprozessors beaufschlagt werden. Unter dem Begriff Standard Spannungen werden sowohl TTL Spannungen als auch weitere digitale high/low Spannungen verstanden.In another embodiment, after the first column time window has expired, the first potential is applied to the second column within or during a second column time window, and all the rows connected to the second column are briefly exposed to the second potential within the second column time window. According to another embodiment, the second potential is smaller than the first potential. It is preferred that the potentials applied to the terminals are the standard HIGH / LOW voltages of the microprocessor. The term standard voltages refers to both TTL voltages and other digital high / low voltages.

In einer bevorzugten Ausführungsform wird in der geschlossenen Stellung des Schalters ein Kurzschlussstrom eingeprägt, ein Kurzschlussflag gesetzt und in einer dem Schalter zugeordneten Speicherzelle der Zustand des Flags abgespeichert. Bei der Ausprägung der Anschlüsse ist es bevorzugt, die erste Art von Anschluss als Ausgang und die zweite Art von Anschluss als Eingang auszubilden. Es sei angemerkt, dass als Kurzschlussstrom jeder Strom, der oberhalb eines Grenzwertes eines Normalstromes liegt, angesehen wird, wobei der Normalstrom derjenige Strom ist, der bei dem Mikroprozessors bei einem bestimmungsgemäßen Gebrauch der Eingang- bzw. der Ausgangsanschlüsse, hinein oder hinausfließt. Es versteht sich, dass der Strom zur Ermittlung der Schalterstellung an einem Schaltungseingang oder -Ausgang oberhalb, vorzugsweise weit oberhalb des Grenzwertes liegen muss.In a preferred embodiment, a short-circuit current is impressed in the closed position of the switch, a short-circuit flag is set and the state of the flag is stored in a memory cell assigned to the switch. In the embodiment of the terminals, it is preferable to form the first type of terminal as an output and the second type of terminal as an input. It should be noted that the short-circuit current is considered to be any current which is above a limit value of a normal current, the normal current being that current which flows in or out of the microprocessor when the input and output terminals are used as intended. It is understood that the current for determining the switch position at a circuit input or output above, preferably far above the limit must be.

Nach einer anderen Weiterbildung ist es bevorzugt, dass die von dem Mikroprozessor ermittelte Stellung des Schalters erst nach dreimaliger Ermittlung des Stromflusses von dem Mikroprozessor ausgegeben wird. Hierdurch lässt sich insbesondere ein Prellen des Schalters zuverlässig unterdrücken und die tatsächliche Stellung des Schalters, d. h. inwieweit er tatsächlich offen oder geschlossen ist, zuverlässig ermitteln. Untersuchungen der Anmelderin haben gezeigt, dass auch bei Schaltern, welche eine Neigung zum Prellen zeigen, mittels der dreimaligen Prüfung sich die Stellung des Schalters zuverlässig ermitteln lässt. Hierbei ist für die Ermittlung der geschlossenen Stellung des Schalters ausreichend, dass bei einer wiederholten Ermittlung bereits ein einmaliger detektierter Stromfluss ausreichend ist. Vorzugsweise erfolgt die dreimalige Prüfung in aufeinanderfolgenden Intervallen eines Spaltenzeitfensters, wobei ein Interleavefaktor von eins die zuverlässigsten Ergebnissen für die Ermittlung zeigt. Es sei angemerkt, dass ein Interleavefaktor von eins bedeutet, dass nach der ersten Ermittlung der Schalterstellung aller Kreuzungspunkte, ein Spaltenzeitfenster einer weiteren Spalte welche Kreuzungspunkte aufweist mit dem zweiten Potential beaufschlägt wird, währenddessen an der ersten Spalte kein Potential anliegt und vorzugsweise in einen Tri-State Zustand geschaltet wird. Erst nach dem Abschließen des Scans in Verbindung mit der zweiten Spalte wird die erste Spalte nochmals gescannt.According to another embodiment, it is preferred that the position of the switch determined by the microprocessor is output by the microprocessor only after determining the current flow three times. As a result, in particular bouncing of the switch can be reliably suppressed and the actual position of the switch, d. H. to determine the extent to which it is actually open or closed, reliable. Investigations by the applicant have shown that even with switches which show a tendency to bounce, the position of the switch can be reliably determined by means of the triple test. It is sufficient for the determination of the closed position of the switch that in a repeated determination already a single detected current flow is sufficient. Preferably, the triple test is performed at successive intervals of a column time window, with an interleave factor of one showing the most reliable results for the determination. It should be noted that an interleave factor of one means that, after the first determination of the switch position of all crossing points, a column time window of a further column has which crossing points is supplied with the second potential, while at the first column there is no potential and preferably in a tri-state. State is switched. Only after completing the scan in conjunction with the second column will the first column be scanned again.

Nach einer anderen Weiterbildung wird in einem zweiten Modus nacheinander an jede Spalte und anschließend nacheinander an jede Reihe eine hohes Potential angelegt während an die restlichen Reihen und Spalten ein niedriges Potential angelegt wird und der Mikroprozessor eine Fehlermeldung ausgibt, sofern ein Stromfluss ermittelt wird. Der zweite Modus lässt sich auch als Diagnose bezeichnen, mittels der eine Fehlfunktion, beispielsweise ein Nebenschluss in der Matrix oder ein einzelner defekter geschlossener Schalter erkannt wird.According to another development, in a second mode, a high potential is applied in succession to each column and then successively to each row, while a low potential is applied to the remaining rows and columns and the microprocessor issues an error message if a current flow is detected. The second mode can also be described as a diagnosis by means of which a malfunction, for example a shunt in the matrix or a single defective closed switch, is detected.

Gemäß einer bevorzugten Weiterbildung wird erst nach einem fehlerfreien Durchlaufen des zweiten Modus die zuvor ermittelte Stellung des Schalters ausgegeben. Vorzugsweise wird die Diagnose jeweils nach jeder dreimaliger Ermittlung der Stellung des Schalters durchgeführt.According to a preferred development, the previously determined position of the switch is output only after an error-free passage through the second mode. Preferably, the diagnosis is carried out after every three times the position of the switch.

Untersuchungen der Anmelderin haben gezeigt, dass sich Prozessoren mit Anschlüssen die eine Tri State Funktion, d. h. neben den digitalen High Low Potentialen die den binären 1 bzw. 0 entsprechen auch ein hochohmiger Zustand aufweisen. Hierdurch lassen sich die nicht mit den High oder Low Potentialen beaufschlagten Ausgänge in den hochohmigen Tri-State Zustand schalten. Applicant's investigations have shown that processors with connections which have a tri-state function, ie in addition to the digital high-low potentials which correspond to the binary 1 or 0, also have a high-impedance state. As a result, the outputs not subjected to the high or low potentials can be switched to the high-impedance tri-state state.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Hierbei werden gleichartige oder funktionsgleiche Teile mit identischen Bezeichnungen beschriftet. Darin zeigen die:The invention will be explained in more detail with reference to the drawings. Here similar or functionally identical parts are labeled with identical names. In it show:

1 einen Prozessor mit angeschlossener in ienr Matrix angeordneter Schaltern, 1 a processor with connected switches arranged in a matrix,

2 eine Anordnung gemäß der 1 mit in Reihe geschalteten Dioden, 2 an arrangement according to the 1 with diodes connected in series,

3 einen zeitlichen Verlauf eines Scans zur Ermittlung der Schalterstellung, 3 a temporal course of a scan to determine the switch position,

4 ein Ablaufdiagramm zur Ermittlung der Schalterstellung. 4 a flow chart for determining the switch position.

Die Abbildung der 1 zeigt einen Teil eines Prozessors 10 mit Anschlüssen einer ersten Art, welche als Ausgänge BH0 und BH1 ausgebildet sind, mit Anschlüssen einer zweiten Art, welche als Eingänge B0 bis B3 ausgebildet sind. Es versteht sich, dass die Anschlüsse erster Art auch als Eingänge und die Anschlüsse zweiter Art auch als Ausgänge ausbilden lassen. Der Ausgang BH0 ist mit einer ersten Spalte C0 und der Ausgang BH1 mit einer zweiten Spalte C1, sowie der Eingang B0 mit einer ersten Reihe R0, der Ausgang B1 mit einer zweiten Reihe R1, der Ausgang B2 mit einer dritten Reihe R2 und der Ausgang B3 mit einer vierten Reihe R3 verschaltet. Zwischen der ersten Spalte C0 und der ersten Reihe R0 ist an dem Kreuzungspunkt ein Schalter C0R0S angeordnet. Entsprechend ist an dem Kreuzungspunkt zwischen der ersten Spalte C0 und der zweiten Reihe R1 ein Schalter C0R1S, an dem Kreuzungspunkt zwischen der ersten Spalte C0 und der dritten Reihe R2 ein Schalter C0R0S und an dem Kreuzungspunkt zwischen der ersten Spalte C0 und der vierten Reihe R3 ein Schalter C0R3S angeordnet. Des Weiteren ist an dem Kreuzungspunkt zwischen der zweiten Spalte C1 und der ersten Reihe R0 ein Schalter C1R0S, an dem Kreuzungspunkt zwischen der zweiten Spalte C1 und der zweiten Reihe R1 ein Schalter C1R1S, an dem Kreuzungspunkt zwischen der zweiten Spalte C1 und der dritten Reihe R2 ein Schalter C1R2S und an dem Kreuzungspunkt zwischen der zweiten Spalte C1 und der vierten Reihe R3 ein Schalter C1R3S angeordnet. Zur Ermittlung der Stellung der einzelnen Schalter wird an dem Ausgang BH0 ein high bzw. hohen Potential H3 während eines ersten Spaltenzeitfensters aufweisend eine Zeitdauer T2 angelegt. Während der Dauer des anliegenden hohen Potentials H3 wird zur Ermittlung der Stellung des Schalters C0R0S kurzzeitig für eine Zeitdauer T1 an die Reihe B0 ein low bzw. ein niedriges Potential L0 angelegt. Indem Zeitraum in dem beide Potential anliegen, wird entweder an dem Eingang B0 oder an dem Ausgang BH0 von dem Prozessor versucht, ein Stromfluss zu detektieren. Sofern der Schalter C0R0S geschlossen ist, fließt zwischen den beiden Anschlüssen ein maximaler Strom, auch Kurzschlussstrom genannt, welcher von der Stromtreiberfähigkeit der beiden Anschlüsse anhängt. Von dem Prozessor wird der Stromfluss unmittelbar mittels einer implementierten Standardroutine erkannt und ein Kurzschlussflag gesetzt. Das Kurzschlussflag ist hierbei den beiden Anschlüssen und hierdurch dem Kreuzungspunkt und dem Schalter C0R0S zugeordnet. Vorzugsweise werden sämtliche Anschlüsse des Prozessors während den Zeiten, in denen die Anschlüsse weder mit dem hohen oder mit dem niedrigen Potential beaufschlagt sind, und sofern die Anschlüsse eine Tri-State Funktionalität aufweisen, in diesen hochohmigen Tri-State Zustand geschaltet.The picture of the 1 shows part of a processor 10 with terminals of a first type, which are designed as outputs BH0 and BH1, with terminals of a second type, which are formed as inputs B0 to B3. It is understood that the connections of the first kind can also be formed as inputs and the connections of the second type as outputs. The output BH0 is provided with a first column C0 and the output BH1 with a second column C1, and the input B0 with a first row R0, the output B1 with a second row R1, the output B2 with a third row R2 and the output B3 interconnected with a fourth row R3. Between the first column C0 and the first row R0, a switch C0R0S is arranged at the crossing point. Accordingly, at the crossing point between the first column C0 and the second row R1, there is a switch C0R1S, at the crossing point between the first column C0 and the third row R2 a switch C0R0S and at the crossing point between the first column C0 and the fourth row R3 Switch C0R3S arranged. Further, at the crossing point between the second column C1 and the first row R0, a switch C1R0S, at the crossing point between the second column C1 and the second row R1, a switch C1R1S, at the crossing point between the second column C1 and the third row R2 a switch C1R2S and a switch C1R3S at the intersection between the second column C1 and the fourth row R3. To determine the position of the individual switches, a high or high potential H3 is applied to the output BH0 during a first column time window having a time duration T2. During the duration of the applied high potential H3, a low or a low potential L0 is briefly applied to the row B0 for a time T1 to determine the position of the switch C0R0S. By timing in both potentials, either the input B0 or the output BH0 from the processor is attempting to detect a current flow. If the switch C0R0S is closed, flows between the two terminals a maximum current, also called short-circuit current, which depends on the Stromtreiberfähigkeit the two ports. The processor immediately detects the current flow by means of an implemented standard routine and sets a short-circuit flag. The short-circuit flag is hereby assigned to the two terminals and thereby to the crossing point and the switch C0R0S. Preferably, all of the ports of the processor are switched to this high resistance tri-state during times when the ports are not being loaded with either the high or the low potential and if the ports have tri-state functionality.

In der Abbildung der 2 ist eine weitere Ausführungsform einer Schaltermatrix dargestellt. Im Folgenden werden nur die Unterschiede zu den in Zusammenhang mit den Zeichnungsunterlagen der 1 gemachten Erläuterungen angeführt. An dem Kreuzungspunkt der Spalte C0 mit der Reihe R0 ist zu dem Schalter C0R0S eine Diode D1 in Reihe geschaltet, sodass in einer geschlossenen Stellung des Schalters C0R0S ausschließlich ein Stromfluss von dem Ausgang BH0 zu dem Eingang B0 und jedoch nicht in umgekehrter Richtung fließt. Entsprechend ist zu den weiteren Schaltern C0R1S–C0R3S und C1R0S bis C1R3S jeweils eine Diode D2 bis D8 in Serie geschaltet. Durch die Reihenschaltung eines Schalters mit einer Diode wird bei einem gleichzeitigen Niederdrücken von zwei oder mehreren Schaltern einen Nebenschluss zwischen Spalten und oder Reihen unterdrückt und das Niederdrücken, d. h. das gleichzeitige Schließen von mehreren Schaltern zuverlässig erkannt.In the picture of the 2 a further embodiment of a switch matrix is shown. In the following, only the differences to those related to the drawing documents of the 1 explanations given. At the crossing point of the column C0 with the row R0, a diode D1 is connected in series with the switch C0R0S, so that in a closed position of the switch C0R0S only a current flows from the output BH0 to the input B0 and not in the opposite direction. Accordingly, in each case one diode D2 to D8 is connected in series with the further switches C0R1S-C0R3S and C1R0S to C1R3S. The series connection of a switch with a diode suppresses a shunt between columns and or rows in a simultaneous depression of two or more switches and the depression, ie the simultaneous closing of several switches reliably detected.

In der Darstellung der 3, oberes Bild, ist ein zeitlicher Verlauf einer mehrfach wiederkehrenden vollständigen Ermittlung in einem ersten Modus, der, der Stellung der Schalter in der Matrixanordnung der 2 abgebildet. Im Allgemeinen wird eine einmalige oder mehrmalige vollständige Ermittlung der Stellungen von Schaltern auch als Scan bezeichnet. Eine mehrfache vollständige Ermittlung wird in periodischen zeitlichen Abständen TS durch einen Startpuls SMS ausgelöst. Ein detaillierter zeitlicher und funktioneller Ablauf des ersten Modus bzw. des Scans der Matrix ist in dem mittleren Bild dargestellt. Nach einer dreimaligen Auslösung einer vollständigen Ermittlung der Stellungen aller Schalter der Matrix wird mittels eines Impulses SMD in einem zweiten Modus ein Kontrollscan, welcher auch als Diagnose bezeichnet wird, durchgeführt, um die ordnungsgemäße Funktionsweise der Schalter der Matrix zu prüfen. Eine detaillierte Darstellung des zeitlichen und funktionellen Ablaufs des Kontrollscans ist in dem unteren Ausschnittsbild dargestellt. Nach dem Abschluss der Diagnose wird erneut eine dreimalige Ermittlung in dem ersten Modus durchgeführt.In the presentation of the 3 , upper picture, is a time characteristic of a multiply repeated complete determination in a first mode, the, the position of the switches in the matrix arrangement of 2 displayed. In general, a single or multiple complete determination of the positions of switches is also referred to as a scan. A multiple complete determination is triggered in periodic intervals TS by a start pulse SMS. A detailed temporal and functional sequence of the first mode or the scan of the matrix is shown in the middle image. After a three-time triggering of a complete determination of the positions of all the switches Matrix is performed by means of a pulse SMD in a second mode, a control scan, which is also referred to as a diagnosis, to check the proper functioning of the switches of the matrix. A detailed representation of the temporal and functional sequence of the control scan is shown in the lower section image. After completion of the diagnosis, a three-time determination is performed again in the first mode.

Nachfolgend wird der detaillierte Ablauf des Scans der Schaltermatrix, dargestellt in dem mittleren Bildabschnitt, erläutert. Mit dem Auftreten des Startimpulses SMS, vorzugsweise beginnend mit der steigenden Flanke des Startimpulses SMS, wird mittels des Anschlusses BH0 ein hohes Potential H3 an die Spalte C0 während eines ersten Spaltenzeitfensters für die Dauer eines Intervalls T2 angelegt. Die Zeitdauer des Intervalls T2 wird durch die Anzahl der mit der Spalte C0 kreuzenden Reihen bestimmt und beträgt vorzugsweise ein Vielfaches der Periodendauer von den Clock Impulsen CLK. Vorliegend umfasst die Dauer des Intervalls T2 vier Clock Impulse CLK entsprechend den vier mit der Spalte C0 kreuzenden Reihen R0 bis R3. Wird für die Periodendauer von den Clock Impulsen CLK beispielsweise vorliegend 100 μs angenommen, beträgt folglich die Dauer des Intervalls T2 0.4 ms. Während der Dauer des Intervalls T2, beginnend mit der Reihe R0, wird an die Reihen R0 bis R3 kurzzeitig, jeweils während eines zweiten Reihenzeitfensters für die Dauer eines Intervalls T1 ein im Vergleich zu dem hohen Potential niedrigeres Potential L0 angelegt. Hierbei entspricht die Dauer des Intervalls T1 zweckmäßigerweise genau einer Periodendauer des Clock Impulses CLK, vorliegend also 100 μs. Nach dem Ende des ersten Spaltenzeitfensters wird an die zweite Spalte C1 ebenfalls ein hohes Potential H3 während eines zweiten Spaltenzeitfensters für die Dauer des Intervalls T2 angelegt. Es sei angemerkt, dass sich die Dauer der Intervalls T2 von Spalte zu Spalte, insbesondere mit einer Änderung der Anzahl der Kreuzungspunkte verändern lässt. Während des zweiten Spaltenzeitfensters werden nacheinander an die Reihen R0 bis R1 jeweils kurzzeitige während der einzelnen Reihenzeitfenster für die Dauer des Intervalls T1 niedrige Potentiale L0 angelegt. Anschließend wird wiederum für die Dauer des Intervalls T2 an die erste Spalte C0 während des ersten Spaltenzeitfensters ein hohes Potential H3 angelegt. Das alternierende Anlegen von hohes Potentialen H3 an die erste bzw. die zweite Spalte wird solange durchgeführt, bis an jeder Spalte dreimal ein hohes Potential angelegt ist. Insgesamt umfasst die Dauer des alternierenden Anlegens ein Intervall T3, welches vorliegend 0,24 ms beträgt. In der Überlappungszeit zwischen den Intervallen T1 und T2 fließt bei einer geschlossenen Stellung des dem Kreuzungspunkt zugeordneten Schalters zwischen beiden Anschlüssen ein Kurzschlussstrom. Der Kurzschlussstrom wird an dem Eingang und/oder an dem Ausgang detektiert und ein Kurzschlussflag gesetzt. Bei einer geöffneten Stellung des Schalters fließt kein Strom und es wird kein Flag gesetzt.The detailed procedure of scanning the switch matrix shown in the middle image section will be explained below. With the occurrence of the start pulse SMS, preferably starting with the rising edge of the start pulse SMS, a high potential H3 is applied to the column C0 during a first column time window for the duration of an interval T2 by means of the terminal BH0. The duration of the interval T2 is determined by the number of rows crossing with the column C0 and is preferably a multiple of the period of the clock pulses CLK. In the present case, the duration of the interval T2 comprises four clock pulses CLK corresponding to the four rows R0 to R3 crossing with the column C0. If, for example, 100 μs is assumed for the period duration of the clock pulses CLK, the duration of the interval T2 is 0.4 ms. During the duration of the interval T2 starting with the row R0, the rows R0 to R3 are momentarily applied, each time during a second row time window for the duration of an interval T1, a lower potential L0 compared to the high potential. In this case, the duration of the interval T1 expediently corresponds to exactly one period of the clock pulse CLK, in the present case 100 μs. After the end of the first column time window, a high potential H3 is also applied to the second column C1 during a second column time window for the duration of the interval T2. It should be noted that the duration of the interval T2 can be changed from column to column, in particular with a change in the number of crossing points. During the second column time window, in each case short-term potentials L0 which are low during the individual row time windows for the duration of the interval T1 are applied in succession to the rows R0 to R1. Subsequently, a high potential H3 is again applied to the first column C0 during the first column time window for the duration of the interval T2. The alternating application of high potentials H3 to the first and the second column is carried out until a high potential is applied to each column three times. Overall, the duration of the alternating application comprises an interval T3, which in the present case is 0.24 ms. In the overlap time between the intervals T1 and T2 flows at a closed position of the junction point associated switch between two terminals a short-circuit current. The short-circuit current is detected at the input and / or at the output and a short-circuit flag is set. When the switch is open, no current flows and no flag is set.

Nach der dreimaligen Prüfung der Stellung eines Schalters wird der erste Modus beendet und von dem Prozessor vorzugsweise in den zweiten Modus, der sogenannten Diagnose umgeschaltet. Hierbei werden entsprechend der detaillierten Darstellung der unteren Abbildung der 3, beginnend mit der ersten Spalte C0 und getriggert durch den Impuls SMD, nacheinander an alle Anschlüsse, die mit Spalten oder Reihen verschaltet sind, kurzzeitig ein Potential angelegt werden, während die übrigen Anschlüsse vorzugsweise in ein Tri-State Zustand geschaltet werden. Hierdurch lassen sich fehlerhafte Schalter detektieren und mittels eines Setzens von Zustandflags für die korrespondieren Anschlüsse deaktivieren. Gemäß einer nicht dargestellten Ausführungsform wird nacheinander an jeden Anschluss kurzzeitig erst ein niedriges Potential L0 und anschließend kurzzeitig ein hohes Potential H3 angelegt, während die übrigen Schalter vorzugsweise in einen hochohmigen Tri-State Zustand geschaltet werden. Hierdurch wird die Erkennung einer eventuellen Fehlfunktion von einzelnen Schaltern wesentlich verbessert.After checking the position of a switch three times, the first mode is ended and preferably switched by the processor into the second mode, the so-called diagnosis. Here, according to the detailed representation of the lower figure of 3 , starting with the first column C0 and triggered by the pulse SMD, successively applied to all terminals, which are connected with columns or rows, a potential for a short time, while the remaining terminals are preferably switched to a tri-state state. As a result, faulty switches can be detected and deactivated by setting state flags for the corresponding connections. According to an embodiment which is not shown, a low potential L0 is briefly applied to each terminal in succession, followed by a high potential H3 for a short time, while the remaining switches are preferably switched to a high-impedance tri-state. As a result, the detection of a possible malfunction of individual switches is significantly improved.

Ein Beispiel eines Ablaufplans zur Ermittlung der Stellung eines oder mehreren Schaltern ist in der 4 dargestellt. Nach einem Startbefehl ST-SC wird der Wert eines Scan Zählers ISC um eins erhöht und die Anschlüsse zweiter Art für die Reihen mittels eines Befehls SET-TRI in den Tri-State Zustand geschaltet. In einer nachfolgenden Abfrage K-IS wird untersucht, ob bereits ein Kurzschlussflag gesetzt ist, falls ja wird mittels eines Befehls INC-SC ein zu dem Kurzschlussflag korrespondierender Entprellzähler hochgezählt und das Kurzschlussflag zurückgesetzt und anschließend in einer Abfrage SC-COM geprüft, inwieweit der Scan bzw. die Ermittlung der Stellung der Schalter bereits vollständig ist. Falls die Abfrage K-IS verneint wird, wird unmittelbar mit der Abfrage SC-COM fortgefahren. Wird die Abfrage SC-COM mit ja beantwort wird ein Scan-Zähler RES-SC zurückgesetzt, der Tri-State Zustand der Anschlüsse erster Art B0 für die Spalten beendet und der Entprellzähler zurückgesetzt. Mittels eines weiteren Befehls DIS-T wird ein Interrupt Timer gesperrt und die gesamte Scan-Routine mit einem Befehl EX beendet. Wird hingegen die Abfrage SC-COM mit nein beantwortet, wird in einer folgenden Abfrage COM-COL geprüft, inwieweit der Scan für eine Spalte vollständig ist. Falls ja, wird der zur Spalte korrespondierende Anschluss mittels eines Befehls DEAC in einen Tri-State Zustand versetzt und die nächste Spalte aktiviert, in dem ein korrespondierender Anschluss mit einem Potential angesteuert wird. Anschließend wird mit einem Befehl SC-N-R die nächste mit der jeweiligen Spalte verbundene Reihe gescannt. Falls die Abfrage COM-COL verneint wird, wird unmittelbar mit dem Befehl SC-N-R die nächste mit der jeweiligen Spalte verbundene Reihe gescannt. Nach dem Befehl wird zu der Abfrage SC-COM zurückgesprungen und überprüft inwieweit der Scan vollständig ist.An example of a flow chart for determining the position of one or more switches is shown in FIG 4 shown. After a start command ST-SC, the value of a scan counter ISC is increased by one and the second type connections for the series are switched to the tri-state state by means of a command SET-TRI. In a subsequent query K-IS is examined whether a short-circuit flag is already set, if so by means of a command INC-SC to the short-circuit flag corresponding Entprellzähler counted up and reset the short-circuit flag and then checked in a query SC-COM, to what extent the scan or the determination of the position of the switch is already complete. If the query K-IS is denied, the query SC-COM is continued immediately. If the query SC-COM is answered yes, a scan counter RES-SC is reset, the tri-state of the connections of the first type B0 for the columns is ended and the debounce counter is reset. By means of another command DIS-T, an interrupt timer is disabled and the entire scan routine is terminated with an EX command. If, on the other hand, the query SC-COM is answered with no, then in a following query COM-COL it is checked to what extent the scan for a column is complete. If so, the connection corresponding to the column is put into a tri-state state by means of a command DEAC and the next column is activated, in which a corresponding connection with a potential is activated. Then, with a SC-NR command, the next row connected to the respective column is scanned. If the query COM-COL is negated, the next row connected to the respective column is immediately scanned with the command SC-NR. After the command is returned to the query SC-COM and checks to what extent the scan is complete.

Claims

A method of detecting the position of a switch in an array of a plurality of switches (C0R0S-C0R3S, C1R0S-C1R3S), each having a switch (C0R0S-C0R3S, C1R0S-C1R3S) at a cross point of a matrix, the array having at least one column (C0-C2) and two rows (R0, R1) is arranged, and the switch in a closed position electrically connects the respective row (B0-B3) with the respective column (C0, C1) and in an open position the respective row (R0-R3) with the respective column separates, with a microprocessor ( 10 ), having a first type of terminals (BH) and a second type of terminals (B), and one terminal (BH) of the first type having a first column (C0) and one terminal B) of the second type having a first one Row (R0) of the matrix is interconnected, and the microprocessor ( 10 ) has a stack register with a plurality of memory cells and each memory cell is assigned to a switch and in the memory cell, the position of the switch (C0R0S-C0R3S, C1R0S-C1R3S) is stored, characterized in that during a first mode in a first step with the first column (C0, C1) of connected first type of terminal (BH) during a first column time window with a first potential (H3) is applied, and in a second step exclusively within the first column time window connected to the first row (R0) second type of terminal (B) is applied with a second potential (L0) during a first series time window, and by the microprocessor ( 10 ) to determine the position of the switch (C0R0S) the current flow between the first column (C0) and the first row (R0) during the first row time window is detected.

A method according to claim 1, characterized in that after the first row time window within the first column time window during a second row time window, a second row (R1) with the second potential (L0) is applied.

Method according to Claim 1 or Claim 2, characterized in that, within the first column time window, all the rows (R0-R3) connected to the first column (C0) are acted upon in succession by the second potential (L0).

Method according to one of claims 1 to 3, characterized in that after the first column time window within a second column time window to the second column (C1) the first potential (H3) applied and within the second column time window all briefly with the second column (C1) connected rows with the second potential (L0) are applied.

Method according to one of claims 1 to 4, characterized in that the second potential (L0) is smaller than the first potential (H3).

Method according to one of claims 1 to 5, characterized in that in the closed position of the switch (C0R0S-C0R3S, C1R0S-C1R3S) a short-circuit current is impressed and in the switch (C0R0S-C0R3S, C1R0S-C1R3S) associated memory cell a Kurzschlussflag is set.

Method according to one of claims 1 to 6, characterized in that the first type of terminal (BH) as an output and the second type of terminal (B) is formed as an input.

Method according to one of claims 1 to 7, characterized in that the position of the switch (C0R0S-C0R3S, C1R0S-C1R3S) only after three times determination of the current flow from the microprocessor ( 10 ) is output.

Method according to one of Claims 1 to 8, characterized in that, in a second mode, a high potential (H3) is applied successively to each column and subsequently successively to each row (R0-R3), while to the remaining rows (R0-R3) and columns (C0, C1) a low potential (L0) is applied and the microprocessor ( 10 ) gives an error message if a current flow is detected

Method according to Claim 9, characterized in that the previously determined position of the switch (C0R0S-C0R3S, C1R0S-C1R3S) is output only after an error-free passage.