[go: up one dir, main page]

DE102007035788A1 - Waferfügeverfahren, Waferverbund sowie Chip - Google Patents

Waferfügeverfahren, Waferverbund sowie Chip Download PDF

Info

Publication number
DE102007035788A1
DE102007035788A1 DE102007035788A DE102007035788A DE102007035788A1 DE 102007035788 A1 DE102007035788 A1 DE 102007035788A1 DE 102007035788 A DE102007035788 A DE 102007035788A DE 102007035788 A DE102007035788 A DE 102007035788A DE 102007035788 A1 DE102007035788 A1 DE 102007035788A1
Authority
DE
Germany
Prior art keywords
wafer
wafers
bonding material
sintering
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007035788A
Other languages
English (en)
Inventor
Jens Koenig
Dieter Donis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102007035788A priority Critical patent/DE102007035788A1/de
Priority to KR1020107002116A priority patent/KR101576443B1/ko
Priority to JP2010518592A priority patent/JP5091318B2/ja
Priority to US12/600,415 priority patent/US20100148282A1/en
Priority to PCT/EP2008/058652 priority patent/WO2009015984A2/de
Priority to EP08774763.0A priority patent/EP2183185B1/de
Publication of DE102007035788A1 publication Critical patent/DE102007035788A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/032—Gluing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29188—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83055—Composition of the atmosphere being oxidating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Micromachines (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Fügen eines ersten Wafers (1) mit mindestens einem zweite Wafer (2). Das Verfahren ist gekennzeichnet durch die Schritte: Aufbringen eines sinterfähigen Bondingmaterials (7) auf zumindest einen der Wafer (1, 2, 14) und Zusammenführen der Wafer (1, 2, 14) und Sintern des Bondingmaterials (7) durch Erhitzen. Ferner betrifft die Erfindung einen Waferverbund (10) sowie einen Chip.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Verfahren zum Fügen eines ersten Wafers mit mindestens einem zweiten Wafer gemäß dem Oberbegriff des Anspruchs 1, einen Waferverbund gemäß dem Oberbegriff des Anspruchs 14 sowie einen Chip gemäß dem Oberbegriff des Anspruchs 15.
  • Aus der DE 10 2004 021 258 A1 ist es bekannt, zwei Wafer durch Verlöten aneinander festzulegen. Hierzu wird Lötmittel auf metallische Bondrahmen aufgetragen, die jeweils eine elektronische Schaltung umgeben. Nach dem Inkontaktbringen der zu bondenden Wafer wird das Lötmittel aufgeschmolzen und es entsteht eine feste Lötverbindung zwischen den Wafern. Nachteilig bei dem bekannten Waferbondverfahren ist es, dass sehr breite Bondrahmen verwendet werden müssen, um das während des Lötens verflüssigte Lötmittel aufnehmen zu können. Je nach Anwendungsfall können diese Bondrahmen zwischen 10 und 45 Prozent der resultierenden Chipfläche beanspruchen. Darüber hinaus ist die Temperaturbelastung der elektronischen Bauteile beim Lötprozess hoch, was schlimmstenfalls zu Beschädigungen elektronischer Komponenten führen kann.
  • Offenbarung der Erfindung
  • Technische Aufgabe
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein Füge-Verfahren für Wafer vorzuschlagen, bei dem auf den Wafern lediglich kleine Tabuzonen vorgesehen werden müssen und bei dem die Temperaturbelastung der elektronischen Komponenten auf den Wafern minimiert ist. Ferner besteht die Aufgabe darin, einen entsprechend optimierten Waferverbund aus mindestens zwei Wafern sowie einen aus dem Waferverbund herausgetrennten, entsprechend optimierten Chip vorzuschlagen.
  • Technische Lösung
  • Diese Aufgabe wird hinsichtlich des Verfahrens mit den Merkmalen des Anspruchs 1, hinsichtlich des Waferverbundes mit den Merkmalen des Anspruchs 14 und hinsichtlich des Chips mit den Merkmalen des Anspruchs 15 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. In den Rahmen der Erfindung fallen auch sämtliche Kombinationen aus zumindest zwei von in der Beschreibung, den Ansprüchen und/oder den Figuren offenbarten Merkmalen.
  • Der Erfindung liegt der Gedanke zugrunde, mindestens zwei Wafer, von denen beispielsweise ein erster Wafer als Sensorwafer mit einer elektronischen Schaltung und ein zweiter Wafer als Kappenwafer zum Verkappen der elektronischen Schaltung des ersten Wafers ausgebildet sein kann, durch einen Sinterprozess zu fügen (bonden). Der Vorteil gegenüber dem bekannten Lötverfahren ist es, dass das zur Anwendung kommende Bondingmaterial sich nicht, zumindest nicht vollständig, verflüssigt, wodurch wesentlich kleinere Tabuzonen, insbesondere Bondrahmen, vorgesehen werden müssen und in der Folge prozentual mehr Fläche auf einem Wafer zum Vorsehen elektronischer Schaltungen genutzt werden kann, so dass in der weiteren Folge mit einem Wafer eine größere Anzahl von Chips hergestellt werden können. Ein weiterer wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass die Temperaturbelastung der elektronischen Komponenten beim Sinterprozess wesentlich geringer ist als bei dem bekannten Lötprozess. Vorzugsweise beträgt die Sintertemperatur dabei weniger als 350°, insbesondere weniger als 300°, bevorzugt weniger als 250°C. Üblicherweise liegt die eigentliche Betriebstemperatur eines aus dem nach dem Konzept der Erfindung ausgebildeten Verfahren resultierenden Chips deutlich über dieser Sintertemperatur (Fügetemperatur). Bei dem erfindungsgemäßen Verfahren wird wie folgt vorgegangen: Zunächst wird sinterfähiges Bondingmaterial, insbesondere mit einer Partikelgrößenverteilung aus dem Nanometer- und/oder Mikrometerbereich, auf zumindest einen der zu bondenden Wafer aufgetragen. In einem nächsten Schritt werden die Wafer, insbesondere nach einem zuvorigem Ausrichten relativ zueinander, zusammengeführt, d. h. aufeinander oder aneinander gelegt, und das sinterfähige Bondingmaterial wird erhitzt, so dass ein Sinterprozess resultiert. Unter „Zusammenführen" im Sinne der Erfindung wird nicht zwangsläufig ein unmittelbares Berühren der Wafer verstanden. Vielmehr wird eine Sandwichstruktur mit zwei äußeren Wafern und dazwischen angeordnetem Bondingmaterial erhalten. Dabei liegt es im Rahmen der Erfindung, dass mit der Erwärmung des Sintermaterials bereits vor dem Zusammenführen der zu bondenden Wafer begonnen wird.
  • Alternativ erfolgt die Erhitzung erst nach dem Zusammenführen der Wafer.
  • Je nach Partikelgrößenverteilung des zur Anwendung kommenden Bondingmaterials kann es notwendig sein, um eine stabile Sinterverbindung zu erhalten, zusätzlich zu der Sintertemperatur, insbesondere von weniger als 350°C, insbesondere weniger als 300°C, bevorzugt weniger als 250°C, einen Anpressdruck auf die Wafer auszuüben. Insbesondere bei einer Partikelgrößenverteilung im Mikrometerbereich kann es vorteilhaft sein, einen Anpressdruck zwischen etwa 15 und 60 MPa, insbesondere zwischen etwa 25 bis 45 MPa, zu erzeugen. Bei einer Partikelgrößenverteilung im Nanometerbereich reichen bereits geringe Drücke von unter 2 MPa, insbesondere von etwa 1 MPa oder darunter, aus, um eine stabile Sinterverbindung zu erzeugen. Je nach Partikelgrößenverteilung ist es sogar denkbar, auf separate Anpressmittel zur Erzeugung eines Anpressdrucks zu verzichten, so dass lediglich das Eigengewicht zumindest eines oberhalb des ersten Wafers angeordneten Wafers zur Erzeugung eines ausreichenden, minimalen Anpressdrucks ausreicht.
  • Bezüglich der Realisierung der Erwärmung des Bondingmaterials auf Sintertemperatur gibt es unterschiedliche Möglichkeiten. Gemäß einer ersten Alternative werden die mindestens zwei Wafer zusammen mit dem Bondingmaterial in einem Ofenprozess erhitzt, auf eine Temperatur, bei der eine Versinterung des Bondingmaterials stattfindet. Dabei liegt die Sintertemperatur (Fügetemperatur) bevorzugt unterhalb von 350°C, insbesondere unterhalb von 300°C, bevorzugt unterhalb von 250°C. Sollte es notwendig sein, zur Versinterung einen Anpressdruck aufzubringen, so sind vorzugsweise auch die Anpressmittel innerhalb des Sinterofens angeordnet.
  • Zusätzlich oder vorzugsweise alternativ ist es gemäß einer zweiten Alternative möglich, nicht die gesamten, miteinander zu bondenden Wafer, sondern lediglich lokal das Bondingmaterial gezielt zu erhitzen. Hierfür eignet sich insbesondere Laserstrahlung, vorzugsweise ein Laserscanner. Der Laserstrahl strahlt dabei vorzugsweise durch einen der mindestens zwei zu bondenden Wafer, insbesondere einen Kappenwafer, hindurch, welcher zumindest im wesentlichen transparent für die Laserstrahlung ausgebildet ist. Durch die Verwendung eines Laserscanners können auch komplexe Bondingmaterialkonturen (Sinterkonturen) abgefahren werden. Die gezielte, lokale Erhitzung des Bondingmaterials hat gegenüber dem Ofenprozess wesentliche Vorteile. Zum einen erfolgt eine Erwärmung der Wafer nur im eigentlichen Kontaktbereich zu dem Bondingmaterial, so dass Elektronikbauteile geschont werden. Darüber hinaus resultiert eine Zeitersparnis, da im Gegensatz zum Sinterofenprozess kein vergleichsweise langwieriges Aufheizen und Abkühlen notwendig ist. Bevorzugt wird die Erhitzungsdauer und/oder die Laserstrahlintensität derart eingestellt, dass Sintertemperaturen unterhalb von 350°C, vorzugsweise unterhalb von 300°C, oder vorzugsweise unterhalb von 250°C resultieren. Bevorzugt erfolgt der laserunterstützte Erhitzungsprozess erst nach dem Inkontaktbringen der zu bondenden Wafer.
  • Bevorzugt ist eine Weiterbildung des Verfahrens, gemäß der zumindest der Sinterschritt unter Vakuum erfolgt, insbesondere um hermetisch abgeriegelte Chips erzeugen zu können.
  • Dabei muss die Prozessführung des Sinterprozesses so abgestimmt werden, dass die resultierende Sinterverbindung eine geschlossene unterdruckdichte Porosität aufweist.
  • Um eine maximale Festigkeit der Bondverbindung zwischen den mindestens zwei Wafern zu realisieren, ist eine Ausführungsform von Vorteil, bei der die Wafer vor dem Auftragen des Bondingmaterials, vorzugsweise zumindest in dem späteren Kontaktbereich zum Bondingmaterial, metallisiert werden, beispielsweise durch eine Nickel/Gold-Verbindung und/oder eine Chrom/Gold-Verbindung und/oder eine Chrom/Silber-Verbindung, etc. Bevorzugt erfolgt die Metallisierung in Form von Bondrahmen, die die eigentliche elektronische Schaltung auf zumindest einem der beiden Wafer umschließen.
  • Mit Vorteil erfolgt das Auftragen des Bondingmaterials (insbesondere ausschließlich) auf metallisierten Bereichen mindestens eines der Wafer, vorzugsweise auf mindestens einen Bondrahmen, der eine an zumindest einem der Wafer ausgebildete elektronische Schaltung und/oder ein mikromechanisches Element umschließt, um in der Folge vollständig von dem Bondingmaterial umschlossene Schaltungen und/oder mikromechanische Elemente, d. h. Chips mit einer umlaufenden Bondverbindung, zu fertigen.
  • Besonders gute Ergebnisse wurden mit einem Bondingmaterial erzielt welches Silberpartikel enthält. Bevorzugt liegt die Partikelgrößenverteilung der Silberpartikel im Nanometerbereich und der d50-Wert der Partikelgrößenverteilung liegt bei einem ersten, bevorzugten Bondingmaterial zwischen etwa 2 nm und 10 nm und bei einem zweiten, bevorzugten Bondingmaterial zwischen etwa 30 nm und 50 nm.
  • Darüber hinaus ist es möglich, Bondingmaterial einzusetzen, bei dem die Silberpartikel eine Partikelgrößenverteilung im Mikrometerbereich aufweisen. Dabei wurde mit Silberpartikeln mit einem d50-Wert zwischen etwa 2–30 μm gute Ergebnisse erzielt. Grundsätzlich gilt: Je größer die Partikel, desto höher ist der benötigte Anpressdruck zum Erzeugen einer Sinterverbindung.
  • Von besonderem Vorteil ist eine Ausführungsform, bei der das Bondingmaterial neben Silberpartikeln, die vorzugsweise den größten Masseanteil bilden, Zusatzstoffe, wie organisches Material und/oder Glaslot und/oder Goldlot umfasst, insbesondere um eine geschlossene Porosität der Sinterverbindung zu erhalten, um in der Folge vakuumierte Chips erhalten zu können.
  • Bevorzugt ist eine Ausführungsform, bei der das Bondingmaterial pastös ist, um ein Verlaufen auf einen Bereich des Wafers außerhalb des Bondrahmens zu verhindern. Zusätzlich oder alternativ ist es möglich, dass das Bondingmaterial als insbesondere trockenes Pulver zur Anwendung kommt.
  • Insbesondere zum Aufbringen von pastösem Bondingmaterial ist es möglich, dieses durch Schablonendruck und/oder Siebdruck und/oder Sprühen und/oder Dispensen aufzubringen. Bevorzugt wird das Bondingmaterial lediglich auf einen von zwei miteinander zu verbindenden Wafern aufgebracht, woraufhin der Wafer ohne Bondingmaterial relativ zu dem insbesondere unten liegenden Wafer ausgerichtet und mit diesem in Kontakt gebracht wird, falls nötig unter Aufbringung eines Anpressdrucks, vorzugsweise unterhalb von 60 MPa.
  • Das erfindungsgemäße Verfahren eignet sich nicht nur zum Herstellen von verkappten elektronischen Schaltungen und/oder mikromechanischen Elementen mit zwei Wafern. Mit dem erfindungsgemäßen Verfahren können alternativ auch sogenannten Waferstacks, bestehend aus zumindest drei übereinander angeordneten Wafern, hergestellt werden, wobei es bevorzugt ist, dass zumindest zwei der Wafer, beziehungsweise zwei auf unterschiedlichen Wafern angeordnete Schaltungen, durch Durchkontaktieren miteinander elektrisch leitend verbunden sind.
  • Insbesondere nach dem (zumindest teilsweise) Aushärten des Bondingmaterials werden die gebondeten Wafer in einzelne Chips oder Chipstacks zerteilt. Dies kann durch an sich bekannte Verfahren, wie beispielsweise einen Sägeprozess, erfolgen. Bevorzugt ist eine Trennung der einzelnen Chips, vorzugsweise in einem Bereich außerhalb der Bondrahmen, durch einen lasergestützten Schneid- bzw. Sägeprozess.
  • Die Erfindung führt auch auf einen Waferverbund aus mindestens zwei Wafern, wobei zwischen den mindestens zwei Wafern eine gesinterte Bondingverbindung vorgesehen ist, die vorzugsweise nach einem zuvor beschriebenen Verfahren hergestellt wurde. Besonders bevorzugt ist eine Ausführungsform des Waferverbundes, bei der das gesinterte Bondingmaterial eine geschlossene Porosität aufweist.
  • Ferner führt die Erfindung auch auf einen Chip, der vorzugsweise durch Zerteilen eines vorgenannten Waferverbundes hergestellt wurde. Der nach dem Konzept der Erfindung ausgebildete Chip zeichnet sich durch eine gesinterte Bondverbindung zwischen den mindestens zwei Waferebenen des Chips aus. Vorzugsweise umgibt dabei die, insbesondere geschlos senporige, Bondingverbindung die eigentliche elektronische Schaltung und/oder das mikromechanische Element, wobei vorzugsweise von dem rahmenförmigen Bondingmaterial eine Vakuumatmosphäre dicht umschlossen ist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der Beschreibung bevorzugter Ausführungsformen sowie anhand der Zeichnungen. Diese zeigen in:
  • 1: ein Ablaufschema des erfindungsgemäßen Verfahrens unter Anwendung eines Sinterofenprozesses,
  • 2: eine alternative Abfolge des Verfahrens unter Anwendung von Laserstrahlung zur lokalen Erhitzung des Bondingmaterials,
  • 3: einen Ausschnitt eines von mindestens zwei miteinander zu verbindenden Wafern,
  • 4: eine alternative Abfolge des Bondingverfahrens zur Herstellung von Waferstacks.
  • Ausführungsformen der Erfindung
  • In den Figuren sind gleiche Bauteile und Bauteile mit der gleichen Funktion mit den gleichen Bezugszeichen gekennzeichnet.
  • In 1 ist der Ablauf eines Waferbondverfahrens gezeigt. Zu erkennen ist ein Ausschnitt eines ersten Wafers 1 sowie eines darüber angeordneten zweiten Wafers 2, die sich in einer Vakuumatmosphäre befinden. Zur Anwendung kommende Wafer können beispielsweise aus Silizium und/oder Siliziumoxid und/oder Galliumarsenid und/oder aus sonstigen bekannten Wafermaterialien beschaffen sein.
  • Zu erkennen ist, dass beide Wafer 1, 2 mit jeweils einer Metallisierung 3, 4, beispielsweise aus Nickel/Gold, Chrom/Gold oder Chrom/Silber, versehen sind. Die Metallisierungen 3, 4 sind in der Form von Bondrahmen 5 aufgebracht, wie sie aus 3 ersichtlich sind. In dem. gezeigten Ausführungsbeispiel haben die Bondrahmen eine quadratische Ringkontur, wobei die Bondrahmen 5 bei dem unten angeordneten ersten Wafer 1 eine in 3 lediglich schematisch angedeutete elektronische Schaltung 6 umgeben. Aus 3 ist weiterhin ersichtlich, dass eine Vielzahl identischer Schaltungen 6 mit jeweils einem diese umgebenden Bondrahmen 5 auf dem ersten Wafer 1 angeordnet sind. Die nicht gezeigten Bondrahmen des zweiten Wafers 2 haben eine zur Ausformung der Bondrahmen 5 auf dem ersten Wafer 1 formkongruente Ausformung.
  • Wie aus 1 ersichtlich ist, wurde auf der Metallisierung (Bondrahmen 5) des ersten Wafers 1 sinterfähiges Bondingmaterial 7, beispielsweise in einem Druckverfahren, aufgebracht.
  • Wie durch den mit dem Bezugszeichen 8 gekennzeichneten Pfeil angedeutet, werden die beiden Wafer 1, 2 nach dem Aufbringen des Bondingmaterials 7, nach vorheriger Relativausrichtung zusammengeführt, d. h. aufeinandergebracht und in einem Sinterofen erhitzt. Gegebenenfalls werden die beiden Wafer 1, 2 zusätzlich durch nicht gezeigte Anpressmittel aneinander -gepresst. Die Sintertemperatur beträgt in dem gezeigten Ausführungsbeispiel etwa 200°C. Der Sinterofenprozess ist durch den mit dem Bezugszeichen 9 gekennzeichneten Pfeil symbolisiert. Nach einer Abkühlphase resultiert der in der rechten Zeichnungshälfte gemäß 1 gezeigte Waferverbund 10, bestehend aus dem ersten und dem zweiten Wafer 1, 2, zwei Metallisierungen 3, 4 und der dazwischen liegenden Sinterschicht 11 aus gesintertem Bondingmaterial.
  • Nach dem Abkühlen können aus dem Waferverbund 10 einzelne Chips, beispielsweise durch Laserschneiden oder konventionelles Sägen, herausgeschnitten werden, wobei die Schnittlinien bevorzugt entlang von Bereichen 12 (siehe 3) zwischen benachbarten Bondrahmen 5 geführt werden.
  • Aus 2 ist ein alternatives Waferbondverfahren entnehmbar. Zur Vermeidung von Wiederholungen werden lediglich die Unterschiede zu dem in 1 gezeigten und zuvor beschriebenen Waferbondverfahren erläutert. Bezüglich der Gemeinsamkeiten wird auf die vorherige Figurenbeschreibung verwiesen.
  • Nach dem durch den Pfeil 8 gekennzeichneten Inkontaktbringen des ersten und des zweiten Wafers 1, 2 mit eingeschlossenem Bondingmaterial 5 werden nicht die gesamten Wafer 1, 2 erhitzt, sondern lediglich lokal das Bondingmaterial 7. Hierzu wird Laserstrahlung 13 eingesetzt, die in dem gezeigten Ausführungsbeispiel den zweiten, für Laserstrahlung transparenten Wafer 2 durchdringt. Die Kontur der Bondrahmen 5 wird mit Hilfe eines nicht gezeigten Laserscanners abgefahren. Zum Bonden zweier Wafer 1, 2 können auch eine Vielzahl von Laserscannern eingesetzt werden. Ebenso ist es denkbar, die Laserstrahlung durch eine geeignete Optik ho mogen auf das Bondingmaterial 7 zu richten, also beispielsweise ringquadratische Laserfokusformen zu erzeugen. Aus dem unter Vakuumatmosphäre ausgeführten Verfahren resultiert der in der rechten Zeichnungshälfte gezeigte Waferverbund 10. Der Bondrahmen 5 kann bei dem beschriebenen Verfahren wesentlich dünner ausgebildet werden als bei bekannten Verfahren. Falls es nicht notwendig ist, dass die elektrische Schaltung unter Vakuumatmosphäre angeordnet ist, ist es auch denkbar, die beschriebenen Bondingverfahren unter Normalatmosphäre, insbesondere in einem Reinraum, auszuführen.
  • In 4 ist ein zur Herstellung von Waferstacks abgewandeltes Verfahren gezeigt. In dem gezeigten Ausführungsbeispiel wird zwischen dem ersten Wafer 1 und dem zweiten Wafer 2 ein dritter Wafer 14 angeordnet, wobei in dem gezeigten Ausführungsbeispiel der erste Wafer 1 und der dritte Wafer 14 mit einer nicht gezeigten elektronischen Schaltung versehen sind, und wobei die beiden Schaltungen über Durchkontaktierungen 15 miteinander elektrisch leitend verbunden werden.
  • Bezüglich der Vorgehensweise gibt es unterschiedliche Möglichkeiten. Beispielsweise ist es denkbar, zunächst den ersten Wafer 1 und den dritten Wafer 14 analog zu den Verfahren gemäß 1 oder 2 miteinander zu verbinden und daraufhin den zweiten Wafer 2 mit den bereits gebondeten anderen Wafern 1, 14 zu bonden. Bevorzugt ist jedoch die in 4 gezeigte Ausführungsform, bei der alle Wafer 1, 2, 14 gleichzeitig gebondet werden. Hierzu sind sämtliche Wafer 1, 2, 14 mit Metallisierungen 3, 4, 16, 17 in Bondrahmenform versehen. Auf die jeweilige Oberseite des ersten Wafers 1 und des dritten Wafers 14 wird auf die Metallisie rungen 3, 16 Bondingmaterial 7 aufgebracht, woraufhin sämtliche Wafer, nach vorherigem Zueinander-Ausrichten, miteinander in Kontakt gebracht werden. Daraufhin findet der mit dem Bezugszeichen 9 gekennzeichnete Sinterprozess, bei Bedarf unter zusätzlicher Anwendung von Anpressdruck, statt, wobei dieser Sinterprozess alternativ im Sinterofen oder laserstrahlunterstützt ausgeführt werden kann. Es resultiert der in 4 rechts gezeigte Waferverbund (Waferstack), umfassend drei Wafer 1, 2, 14, wobei die beiden unteren Wafer 1, 14 über Durchkontaktierungen 15 miteinander elektrisch leitend verbunden sind. Bei dem obersten, zweiten Wafer 2 handelt es sich lediglich um einen Kappenwafer, der ggf. auf der Außenseite mit Anschlusspunkten versehen sein kann, die zu der Schaltung auf dem dritten Wafer 14 und/oder dem unteren, ersten Wafer 1 durchkontaktiert sind (nicht gezeigt). Mit dem beschriebenen Verfahren können Waferstacks mit einer Vielzahl von Wafern hergestellt werden. Nach dem Bonden der drei Wafer 1, 2, 14 können einzelne Chipstacks mit drei Waferebenen ausgeschnitten werden, vorzugsweise durch einen laserunterstützten Schneidprozess.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - DE 102004021258 A1 [0002]

Claims (15)

  1. Verfahren zum Fügen eines ersten Wafers (1) mit mindestens einem zweiten Wafer (2), gekennzeichnet durch folgende Schritte: – Aufbringen eines sinterfähigen Bondingmaterials (7) auf zumindest einen der Wafer (1, 2, 14); – Zusammenführen der Wafer (1, 2, 14); – Sintern des Bondingmaterials (7) durch Erhitzen.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Wafer (1, 2, 14) mit Hilfe von Anpressmitteln mit einem Anpressdruck gegeneinander gepresst werden oder dass der Anpressdruck ohne Anpressmittel, ausschließlich durch das Eigengewicht des mindestens zweiten Wafers (2) oder gegebenenfalls weiterer Wafer (14) und/oder weiteren Bondingmaterials (7) erzeugt wird.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass das Bondingmaterial (7) zusammen mit den Wafern (1, 2, 14), insbesondere in einem Sinterofen, vorzugsweise auf eine Sintertemperatur unterhalb von 350°C, insbesondere unterhalb von 300°C, bevorzugt unterhalb von 250°C, erhitzt wird.
  4. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass das Bondingmaterial (7) lokal, insbesondere mittels Laserstrahlung (13), bevorzugt mittels mindestens eines Laserscanners, vorzugsweise auf eine Sintertemperatur unterhalb von 250°C erhitzt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Aufbringen des Bondingmaterials (7) und/oder das Inkontaktbringen der Wafer (1, 2, 14) und/oder das Sintern unter Vakuum erfolgt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Wafer (1, 2, 14), zumindest im späteren Kontaktbereich zu dem Bondingmaterial (7), vorzugsweise in der Form von Bondrahmen (5), vor dem Aufbringen des Bondingmaterials (7) metallisiert werden.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bondingmaterial (7) auf einen Bondrahmen (5) um eine an zumindest einem der Wafer (1, 2, 14) ausgebildete Schaltung (6) aufgetragen wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Bondingmaterial (7) verwendet wird, welches Silberpartikel, vorzugsweise mit einem d50-Wert von weniger als 300 nm, insbesondere mit einer maximalen Partikelgröße von weniger als 250 nm, vorzugsweise kleiner als 200 nm, insbesondere bevorzugt kleiner als 100 nm, besonders bevorzugt kleiner als 50 nm umfasst.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass den Silberpartikeln mindestens ein Zusatzstoff, insbesondere ein organisches Material, beigemischt ist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass pastöses und/oder pulverförmiges Bondingmaterial (7) verwendet wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bondingmaterial (7) durch Schablonendruck, Siebdruck, Sprühen oder Dispensen aufgebracht wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehr als zwei Wafer zu einem Waferstack (10) miteinander durch Sintern gebondet werden.
  13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die gefügten Wafer (1, 2, 14) in einzelne verkappte Chips, insbesondere mikromechanische Sensorchips, oder Chipstacks zerteilt, insbesondere laserstrahlgeschnitten oder gesägt, werden.
  14. Waferverbund, insbesondere hergestellt nach einem Verfahren nach einem der vorhergehenden Ansprüche, umfassend mindestens zwei miteinander gefügte Wafer (1, 2, 14), dadurch gekennzeichnet, dass die Wafer (1, 2, 14) über zwischen den Wafern angeordnetes, gesintertes Bondingmaterial (7) aneinander festgelegt sind.
  15. Chip, insbesondere Sensorchip, vorzugsweise hergestellt nach einem Verfahren nach einem der Ansprüche 1 bis 13, umfassend mindestens zwei Wafermaterialebenen, dadurch gekennzeichnet, dass die Wafermaterialebenen über zwischen den Wafermaterialebenen angeordnetes, gesintertes Bondingmaterial (7) aneinander festgelegt sind.
DE102007035788A 2007-07-31 2007-07-31 Waferfügeverfahren, Waferverbund sowie Chip Withdrawn DE102007035788A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102007035788A DE102007035788A1 (de) 2007-07-31 2007-07-31 Waferfügeverfahren, Waferverbund sowie Chip
KR1020107002116A KR101576443B1 (ko) 2007-07-31 2008-07-04 웨이퍼 결합 방법, 웨이퍼 조립체 및 칩
JP2010518592A JP5091318B2 (ja) 2007-07-31 2008-07-04 ウェハ接合方法、ウェハ複合体並びにチップ
US12/600,415 US20100148282A1 (en) 2007-07-31 2008-07-04 Wafer joining method, wafer composite, and chip
PCT/EP2008/058652 WO2009015984A2 (de) 2007-07-31 2008-07-04 Waferfügeverfahren mit senterschritt, waferverbund sowie chip
EP08774763.0A EP2183185B1 (de) 2007-07-31 2008-07-04 Waferfügeverfahren mit sinterschritt, waferverbund sowie chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007035788A DE102007035788A1 (de) 2007-07-31 2007-07-31 Waferfügeverfahren, Waferverbund sowie Chip

Publications (1)

Publication Number Publication Date
DE102007035788A1 true DE102007035788A1 (de) 2009-02-05

Family

ID=40175702

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007035788A Withdrawn DE102007035788A1 (de) 2007-07-31 2007-07-31 Waferfügeverfahren, Waferverbund sowie Chip

Country Status (6)

Country Link
US (1) US20100148282A1 (de)
EP (1) EP2183185B1 (de)
JP (1) JP5091318B2 (de)
KR (1) KR101576443B1 (de)
DE (1) DE102007035788A1 (de)
WO (1) WO2009015984A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009018977A1 (de) * 2009-04-25 2010-11-04 Ev Group Gmbh Vorrichtung zur Ausrichtung und Vorfixierung eines Wafers
DE102019120844A1 (de) * 2019-08-01 2021-02-04 Horst Siedle Gmbh & Co. Kg Verfahren zur Herstellung von abgedichteten Funktionselementen
DE102020129205A1 (de) 2020-11-05 2022-05-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009008926B4 (de) 2009-02-13 2022-06-15 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Halbleiterbausteins mit einem Verbindungspartner und einer Kontaktlasche unter Verwendung eines temperaturbeaufschlagenden Verfahrens
US8393526B2 (en) * 2010-10-21 2013-03-12 Raytheon Company System and method for packaging electronic devices
JP6230381B2 (ja) * 2013-11-15 2017-11-15 株式会社ディスコ 加工方法
DE102019126505B4 (de) 2019-10-01 2023-10-19 Infineon Technologies Ag Verfahren zum herstellen einer mehrchipvorrichtung
DE102021208780A1 (de) * 2021-08-11 2023-02-16 Zf Friedrichshafen Ag Verbindung eines Sensorchips mit einem Messobjekt

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004021258A1 (de) 2003-09-24 2005-05-04 Agilent Technologies Inc Hermetische Abdichtungen für elektronische Komponenten

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618234B2 (ja) * 1985-04-19 1994-03-09 日本電信電話株式会社 半導体基板の接合方法
JP3772957B2 (ja) 2000-02-18 2006-05-10 株式会社荏原製作所 金属の接合方法
US6785052B2 (en) * 2001-05-21 2004-08-31 Jds Uniphase Corporation Stress free and thermally stabilized dielectric fiber
US6762072B2 (en) * 2002-03-06 2004-07-13 Robert Bosch Gmbh SI wafer-cap wafer bonding method using local laser energy, device produced by the method, and system used in the method
EP1495491B1 (de) * 2002-04-15 2020-12-16 Schott AG Verfahren zum verbinden von substraten und verbundelement
WO2004026526A1 (en) * 2002-09-18 2004-04-01 Ebara Corporation Bonding material and bonding method
JP4240994B2 (ja) * 2002-10-22 2009-03-18 富士電機デバイステクノロジー株式会社 はんだ接合方法
JP2004172206A (ja) * 2002-11-18 2004-06-17 Teitsu Engineering Co Ltd 電子部品パッケージへのリッド溶接方法
JP2005317793A (ja) 2004-04-28 2005-11-10 Kyocera Kinseki Corp 電子部品容器及びその封止方法
JP4815800B2 (ja) * 2004-12-28 2011-11-16 株式会社大真空 圧電振動デバイス
JP4923486B2 (ja) * 2005-09-01 2012-04-25 大日本印刷株式会社 電子デバイス、電子デバイスの製造方法
TWI285419B (en) * 2005-10-26 2007-08-11 Ind Tech Res Inst Wafer-to-wafer stacking with supporting pedestals
EP2006906A4 (de) * 2006-04-07 2011-11-16 Murata Manufacturing Co Elektronische komponente und verfahren zu ihrer herstellung
JP5119866B2 (ja) * 2007-03-22 2013-01-16 セイコーエプソン株式会社 水晶デバイス及びその封止方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004021258A1 (de) 2003-09-24 2005-05-04 Agilent Technologies Inc Hermetische Abdichtungen für elektronische Komponenten

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009018977A1 (de) * 2009-04-25 2010-11-04 Ev Group Gmbh Vorrichtung zur Ausrichtung und Vorfixierung eines Wafers
DE102019120844A1 (de) * 2019-08-01 2021-02-04 Horst Siedle Gmbh & Co. Kg Verfahren zur Herstellung von abgedichteten Funktionselementen
DE102020129205A1 (de) 2020-11-05 2022-05-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Also Published As

Publication number Publication date
EP2183185A2 (de) 2010-05-12
WO2009015984A3 (de) 2009-05-22
KR20100043057A (ko) 2010-04-27
US20100148282A1 (en) 2010-06-17
JP5091318B2 (ja) 2012-12-05
WO2009015984A2 (de) 2009-02-05
EP2183185B1 (de) 2016-02-10
JP2010534948A (ja) 2010-11-11
KR101576443B1 (ko) 2015-12-10

Similar Documents

Publication Publication Date Title
EP2183185B1 (de) Waferfügeverfahren mit sinterschritt, waferverbund sowie chip
EP3103138B1 (de) Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE10149140A1 (de) Verfahren zur Verbindung einer Siliziumplatte mit einer weiteren Platte
DE102009008926A1 (de) Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Baugruppen-Halbleiters und eines Halbleitersbausteins mit einem temperaturbeaufschalgenden Verfahren
WO2003032484A1 (de) Verfahren zur verkapselung eines elektrischen bauelementes und damit verkapseltes oberflächenwellenbauelement
DE10143919B4 (de) Elekrisch leitende Paste und Verfahren zur Herstellung eines mehrlagigen keramischen elektronischen Bauteils unter verwendung dieser Paste
DE102012207652A1 (de) Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis
WO2012171968A1 (de) Verfahren zum elektrischen verbinden mehrerer solarzellen und photovoltaikmodul
DE3924225A1 (de) Keramik-metall-verbundsubstrat und verfahren zu seiner herstellung
DE102013219642A1 (de) Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung
WO2016087374A1 (de) Halbleiterchip, verfahren zur herstellung einer vielzahl an halbleiterchips und verfahren zur herstellung eines elektronischen oder optoelektronischen bauelements und elektronisches oder optoelektronisches bauelement
DE102013204883A1 (de) Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul
DE102011018296B4 (de) Bauelement und Verfahren zum Herstellen eines Bauelements
DE112018001566T5 (de) Halbleitereinheit und verfahren zur herstellung derselben
WO2024079183A1 (de) Verfahren zum herstellen eines bauelements und bauelement
DE2249209A1 (de) Leiterrahmen zur verwendung in gehaeusen fuer halbleiterbauelemente
DE102014220204A1 (de) Verfahren zum Herstellen einer Lötverbindung und Bauteileverbund
EP2147739A2 (de) Edelmetall basiertes Verbindungsmittel in Folienform mit einem Feststoffanteil und einem Flüssiganteil, sowie Herstellungs- und Verwendungsverfahren hierzu
DE102015200987A1 (de) Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil
WO2020225304A1 (de) Verfahren zur herstellung eines bauelements und bauelement
DE102019212881A1 (de) Verfahren zum Lasermikroschweißen zweier Bauteile und Bauteileverbund
DE102016226089A1 (de) Verfahren zum Herstellen einer Lötverbindung und Metallpaste
DE10152343B4 (de) Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement
EP0906006A2 (de) Verfahren zur Herstellung druckdichter Durchkontaktierungen

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination
R005 Application deemed withdrawn due to failure to request examination

Effective date: 20140801