[go: up one dir, main page]

DE102007027435A1 - Verfahren und Vorrichtung zur strukturierten Schichtabscheidung auf prozessierten Mikrosystemtechnikwafern - Google Patents

Verfahren und Vorrichtung zur strukturierten Schichtabscheidung auf prozessierten Mikrosystemtechnikwafern Download PDF

Info

Publication number
DE102007027435A1
DE102007027435A1 DE102007027435A DE102007027435A DE102007027435A1 DE 102007027435 A1 DE102007027435 A1 DE 102007027435A1 DE 102007027435 A DE102007027435 A DE 102007027435A DE 102007027435 A DE102007027435 A DE 102007027435A DE 102007027435 A1 DE102007027435 A1 DE 102007027435A1
Authority
DE
Germany
Prior art keywords
coating
coating mask
microsystem technology
mask
technology wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007027435A
Other languages
English (en)
Inventor
Roy Dr. Knechtel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE102007027435A priority Critical patent/DE102007027435A1/de
Priority to PCT/EP2008/057579 priority patent/WO2008152151A2/de
Priority to US12/664,272 priority patent/US20100311248A1/en
Publication of DE102007027435A1 publication Critical patent/DE102007027435A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/042Coating on selected surface areas, e.g. using masks using masks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349Creating layers of material on a substrate
    • B81C1/0038Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147Film patterning
    • B81C2201/0154Film patterning other processes for film patterning not provided for in B81C2201/0149 - B81C2201/015
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/03Processes for manufacturing substrate-free structures
    • B81C2201/038Processes for manufacturing substrate-free structures not provided for in B81C2201/034 - B81C2201/036
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Die Erfindung beschreibt eine Verfahrensweise der strukturierten Schichtabscheidung mit einer besonders gestalteten Beschichtungsmaske, die erhabene Strukturen aufweist, welche sich passgenau in Vertiefungen des strukturiert zu beschichtenden Mikrosystemtechnikwafers setzen oder umgekehrt, so dass sich die Maske und der Wafer sehr genau zueinander ausrichten lassen und durch Löcher in der Beschichtungsmaske hindurch sehr exakt definierte Bereiche auf dem Mikrosystemtechnikwafer durch Sputtern, CVD oder Verdampfungsprozesse beschichtet werden können.

Description

  • In den Waferprozessen der Mikrosystemtechnik ist es sehr häufig notwendig, dass im Verlauf oder am Ende der Fertigung komplexer mikroelektromechanischer Strukturen, die Halbleiterscheiben (Wafer), bzw. Chipstrukturen teilweise, d. h. strukturiert, mit Schichten versehen werden müssen. Dabei ist die klassische Mehrschichttechnologie, die auf dem ganzflächigen Abscheiden der Schicht und ihrer anschließenden fotochemischen Strukturierung beruht, nicht einsetzbar, da entweder bestimmte Teilbereiche der Wafer/Chips gar nicht erst beschichtet werden dürfen (z. B. können diese Schichten mikromechanische Strukturen unbrauchbar machen) und/oder eine fotochemische Strukturierung nicht möglich ist (Oberflächenprofil, nicht ätzbare Schichten) oder der Aufwand zu groß wird.
  • Lange bekannt sind Beschichtungsmasken, welche Öffnungen für das abzuscheidende Material besitzen. Solche Masken, z. B. aus Metall sind insofern problematisch als bei sehr profilierten Oberflächen es zu Fehllagen kommt und die abzuscheidenden Strukturen dadurch nicht scharf begrenzt sind, wodurch Nachteile bezüglich der Qualität, der Ausbeute und der Packungsdichte entstehen. In gleicher Weise negativ wirkt sich die schlechte Justierbarkeit solcher Hartmasken bei Mikrostrukturen aus.
  • Ziel der Erfindung ist es, ein Verfahren und eine Vorrichtung zur strukturierten Schichtabscheidung auf prozessierten Mikrosystemtechnikwafern anzugeben, welche die geschilderten Nachteile des Standes der Technik beseitigen d. h. die Qualität dieses Prozesses verbessert.
  • Die Aufgabe der Erfindung besteht in der Schaffung einer Verfahrensweise, die auf der Anwendung einer besonderen Beschichtungsmaske, speziell eines Justiersystems für Beschichtungsmaske und Mikrosystemtechnikwafer beruht, welche die Justiergenauigkeit und die exakte Begrenzung der aufzubringenden strukturierten Schichten erhöht.
  • Gelost wird diese Aufgabe durch die in den Ansprüchen 1 und 6 angegebenen Merkmale.
  • Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.
  • Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der schematischen Zeichnung näher erläutert.
  • Es bedeuten
  • 1 eine Anordnung von Mikrosystemtechnikwafer und Beschichtungsmaske in vorjustierter Stellung, wobei die Beschichtungsmaske noch nicht aufgesetzt ist,
  • 2 Mikrosystemtechnikwafer mit aufgesetzter Beschichtungsmaske während des Aufdampfprozesses und
  • 3 einen Mikrosystemtechnikwafer mit Elementen der beschichteten Struktur.
  • Die Beschichtungsmaske (1) ist zu dem selektiv zu beschichtenden Mikrosystemtechnikwafer (2), der empfindliche Strukturen (3), die nicht beschichtet werden dürfen, passend ausgelegt. Dabei muss die Beschichtungsmaske (1) mindestens zwei mechanisch wirkende Justagestrukturen (4) aufweisen, die exakt zu den Justagestrukturen (5) auf dem Mikrosytemtechnikwafer (2) passen. Die Justagestrukturen (4) und (5) sind in gleicher Geometrie und Lage jeweils vertieft im Wafer und erhaben an der Durchdampfmaske bzw. umgekehrt angebracht, so dass sie sich gut ineinander setzen können und somit Wafer und Maske in eine sehr genau definierte Lage zueinander bringen und gegen ein Verschieben sichern. Beispielsweise besteht die Beschichtungsmaske (1) genau wie der der Mikrosystemtechnikwafer (2) aus Silizium und die Justagestrukturen (4 und 5) besitzen schräge Flanken, die ein exaktes Einpassen von Beschichtungsmaske (1) und Wafer (2) ermöglichen, so dass sich Positioniergenauigkeiten im Mikrometerbereich ergeben (1). Doch auch jede andere mechanisch exakt passende Justageelementekombination ist geeignet. Sind die Beschichtungsmaske und der Mikrosystemtechnikwafer (2), gefügt, wie in 2 gezeigt, wobei das Fügen manuell oder mit Hilfe von Anlagen (Waferbondaligner) erfolgen kann, folgt die Schichtabscheidung (6) durch die Löcher in der Beschichtungsmaske (7), welche die zu beschichtenden Bereiche definieren, so dass sich nach dem Abheben der Beschichtungsmaske die beschichteten Bereiche (8) ergeben. Die mechanische Passung der Justagemarken ist in der Regel ausreichend für ein automatisches Handling in den Beschichtungsanlagen; ggf. können jedoch Wafer und Maske durch Klemmen zusätzlich zueinander gesichert werden. Das Verfahren eignet sich für unterschiedliche Beschichtungsprozesse wie Metallisierung durch Sputtern und Verdampfen, aber auch für die Abscheidung von dielektrischen Schichten in CVD-Prozessen und sogar für den Schablonendruck, wobei die Beschichtungsmaske (1) in diesem Fall als Schablone dient. Aus praktischen Aspekten (Wafer-Handling, Strukturierung, Stabilität) soll die Beschichtungsmaske weder zu dünn noch zu dick sein, so dass sich eine Dicke von einigen 100 Mikrometern anbietet.
  • 1
    Beschichtungsmaske
    2
    Mikrosystemtechnikwafer
    3
    nicht zu beschichtender Bereich; empfindliche Mikrostruktur (z. B. MEMS)
    4
    mechanisch wirkende Justagestruktur der Beschichtungsmaske
    5
    mechanisch wirkende Justagestruktur des Mikrosystemtechnikwafer
    6
    Strahl des Beschichtungsstoffes
    7
    Maskenöffnung Beschichtungsmaske
    8
    unter Verwendung einer selbstjustierenden
    Beschichtungsmaske aufgebrachte Schichtstruktur

Claims (12)

  1. Verfahren zur selektiven Beschichtung eines strukturierten Mikrosystemtechnikwafers (2) bei dem die Beschichtung durch Öffnungen (7) in einer auf den Wafer aufgesetzten mehrfach verwendbaren Beschichtungsmaske (1) erfolgt, welche die nicht zu beschichtenden Bereiche (3) des Mikrosystemtechnikwafers (2) abdeckt, wobei auf dem Mikrosystemtechnikwafer (2) und auf der Beschichtungsmaske (1) in exakt gleicher Lage und mit gleichen Abständen zueinander mechanische Justagestrukturen (4) und (5) angebracht werden, derart, dass die Justagestrukturen auf der Beschichtungsmaske (1) erhaben und auf dem Mikrosystemtechnikwafer (2) eingesenkt sind oder umgekehrt und wobei beim Aufsetzen der Beschichtungsmaske (1) eine Selbstjustuierung der Beschichtungsmaske (1) gegenüber dem Mikrosystemtechnikwafers (2) erfolgt und nach dem Beschichtungsprozess die Beschichtungsmaske (1) abgehoben und beim nächsten Beschichtungsprozess wieder verwendet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass konische Justagestrukturen (4) und (5) verwendet werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass mindestens an zwei Stellen des Systems Mikrosystemtechnikwafers (2)/Beschichtungsmaske (1) korrespondierende mechanische Justagestrukturen angebracht werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Justagestrukturen (4) und (5) auf dem Mikrosystemtechnikwafer (2) gleichzeitig mit anderen Strukturen erzeugt werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Beschichtung durch Verdampfen, durch PVD, durch CVD oder durch Schablonendruck erfolgt.
  6. Mehrfach wieder verwendbare Beschichtungsmaske (1) für ein Mikrosystemtechnikwafer (2), welche die nicht zu beschichtenden Oberflächenbereiche der Mikrosystemtechnikwafers (2) abdeckt, dadurch gekennzeichnet, dass diese Justagestrukturen (4) aufweist, die in exakt gleicher Lage und mit gleichen Abständen zueinander angebracht sind wie dazu passende Justagestrukturen (5) auf dem Mikrosystemtechnikwafer (2), dass die Justagestrukturen auf der Beschichtungsmaske (1) erhaben und auf dem Mikrosystemtechnikwafers (2) eingesenkt ausgebildet sind oder umgekehrt, womit beim Aufsetzen der Beschichtungsmaske (1) eine Selbstjustuierung der Beschichtungsmaske (1) gegenüber des Mikrosystemtechnikwafers (2) erfolgt und nach dem Beschichtungsprozess die Beschichtungsmaske abgehoben wird.
  7. Beschichtungsmaske nach Anspruch 6, dadurch gekennzeichnet, dass Die Justagestrukturen (4) konisch ausgebildet sind.
  8. Beschichtungsmaske nach Anspruch 6, 7 oder 8, dadurch gekennzeichnet, dass mindestens an zwei Stellen des korrespondierende mechanische Justagestrukturen (4) angebracht sind.
  9. Beschichtungsmaske nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass diese aus aus Silizium besteht.
  10. Beschichtungsmaske nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass diese aus Glas besteht.
  11. Beschichtungsmaske nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass diese aus einer Verbundscheibe von Glas und Silizium besteht.
  12. Beschichtungsmaske nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass diese eine Dicke von mehreren 100 μm hat.
DE102007027435A 2007-06-14 2007-06-14 Verfahren und Vorrichtung zur strukturierten Schichtabscheidung auf prozessierten Mikrosystemtechnikwafern Withdrawn DE102007027435A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102007027435A DE102007027435A1 (de) 2007-06-14 2007-06-14 Verfahren und Vorrichtung zur strukturierten Schichtabscheidung auf prozessierten Mikrosystemtechnikwafern
PCT/EP2008/057579 WO2008152151A2 (de) 2007-06-14 2008-06-16 Strukturierte schichtabscheidung auf prozessierten wafern der mikrosystemtechnik
US12/664,272 US20100311248A1 (en) 2007-06-14 2008-06-16 Structured layer deposition on processed wafers used in microsystem technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007027435A DE102007027435A1 (de) 2007-06-14 2007-06-14 Verfahren und Vorrichtung zur strukturierten Schichtabscheidung auf prozessierten Mikrosystemtechnikwafern

Publications (1)

Publication Number Publication Date
DE102007027435A1 true DE102007027435A1 (de) 2008-12-18

Family

ID=39986116

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007027435A Withdrawn DE102007027435A1 (de) 2007-06-14 2007-06-14 Verfahren und Vorrichtung zur strukturierten Schichtabscheidung auf prozessierten Mikrosystemtechnikwafern

Country Status (3)

Country Link
US (1) US20100311248A1 (de)
DE (1) DE102007027435A1 (de)
WO (1) WO2008152151A2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053402A1 (ja) * 2010-10-19 2012-04-26 シャープ株式会社 蒸着装置、蒸着方法、並びに、有機エレクトロルミネッセンス表示装置の製造方法
CN106784373A (zh) * 2016-12-27 2017-05-31 武汉华星光电技术有限公司 Oled保护膜的封装结构及其封装方法
KR102427557B1 (ko) * 2017-09-29 2022-08-01 삼성전자주식회사 반도체 패키지
CN109136836A (zh) * 2018-10-12 2019-01-04 京东方科技集团股份有限公司 掩膜板、晶圆、蒸镀装置及蒸镀方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69524247T2 (de) * 1995-08-04 2002-08-08 International Business Machines Corp., Armonk Stempel für lithographie-verfahren
DE10062713C1 (de) * 2000-12-15 2002-09-05 Zeiss Carl Verfahren zum Beschichten von Substraten und Maskenhaltern

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3224234A1 (de) * 1981-09-01 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von metallfreien streifen bei der metallbedampfung eines isolierstoffbandes und vorrichtung zur durchfuehrung des verfahrens
US4980240A (en) * 1989-04-20 1990-12-25 Honeywell Inc. Surface etched shadow mask
US5154797A (en) * 1991-08-14 1992-10-13 The United States Of America As Represented By The Secretary Of The Army Silicon shadow mask
US5810931A (en) * 1996-07-30 1998-09-22 Applied Materials, Inc. High aspect ratio clamp ring
US6080513A (en) * 1998-05-04 2000-06-27 International Business Machines Corporation Mask and method for modification of a surface
GB0007419D0 (en) * 2000-03-27 2000-05-17 Smithkline Beecham Gmbh Composition
JP2003253434A (ja) * 2002-03-01 2003-09-10 Sanyo Electric Co Ltd 蒸着方法及び表示装置の製造方法
JP2004183044A (ja) * 2002-12-03 2004-07-02 Seiko Epson Corp マスク蒸着方法及び装置、マスク及びマスクの製造方法、表示パネル製造装置、表示パネル並びに電子機器
JP3794407B2 (ja) * 2003-11-17 2006-07-05 セイコーエプソン株式会社 マスク及びマスクの製造方法、表示装置の製造方法、有機el表示装置の製造方法、有機el装置、及び電子機器
JP4971723B2 (ja) * 2006-08-29 2012-07-11 キヤノン株式会社 有機発光表示装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69524247T2 (de) * 1995-08-04 2002-08-08 International Business Machines Corp., Armonk Stempel für lithographie-verfahren
DE10062713C1 (de) * 2000-12-15 2002-09-05 Zeiss Carl Verfahren zum Beschichten von Substraten und Maskenhaltern

Also Published As

Publication number Publication date
WO2008152151A2 (de) 2008-12-18
WO2008152151A3 (de) 2009-03-26
US20100311248A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
DE10055421A1 (de) Verfahren zur Erzeugung einer mikromechanischen Struktur und mikromechanische Struktur
EP1869705A1 (de) Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement
DE4223455A1 (de) Halbleiterdrucksensor und Herstellungsverfahren
WO2004036952A2 (de) Membran und verfahren zu deren herstellung
AT500075B1 (de) Vorrichtung und verfahren zum verbinden von wafern
DE102007027435A1 (de) Verfahren und Vorrichtung zur strukturierten Schichtabscheidung auf prozessierten Mikrosystemtechnikwafern
EP0811771A3 (de) Verfahren zur Herstellung eines Aktuators
DE69218667T2 (de) Verfahren zur Herstellung von Micromaschinen
DE102011116988B4 (de) Entfernbare Anordnung zur Kontrolle des Verbindungsabstands von Substraten
DE102004006197B4 (de) Verfahren zur Herstellung eines mikromechanischen Drucksensors
DE4232821C2 (de) Verfahren zur Herstellung eines feinstrukturierten Halbleiterbauelements
WO2007059750A1 (de) Verfahren zur erzeugung einer mehrzahl regelmässig angeordneter nanoverbindungen auf einem substrat
EP2285733B1 (de) Verfahren zur herstellung von chips
EP1261989B1 (de) Metall-isolator-metall-kondensator und verfahren zu seiner herstellung
EP2550234A2 (de) Verfahren zur herstellung einer mikroelektromechanischen vorrichtung und mikroelektromechanische vorrichtung
WO2007093279A2 (de) Verfahren zur herstellung von elektronischen bauelementen und drucksensor
DE19845537A1 (de) Sensor und Verfahren zu seiner Herstellung
WO2010112246A1 (de) Sensoranordnung zum erfassen von hohen drücken
DE102007027434A1 (de) Verfahren zur Herstellung von Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer mittels einer Beschichtungsmaske
DE102015205719B4 (de) Verfahren zum Beschichten von Halbleiterscheiben
EP1359388A1 (de) SPM-Sensor und Verfahren zu dessen Herstellung
DE202004007128U1 (de) Sensor und Meßzelle zur Verwendung in einem Sensor
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen
EP2887780A1 (de) Verfahren zur Herstellung von Hohlräumen bzw. Hinterschnitten in einer mehrlagigen Leiterplatte
EP1528977B1 (de) Verfahren zur herstellung einer festen verbindung zweier schichten eines mehrschichtensystems sowie mehrschichtensystem

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal