DE102005013497A1

DE102005013497A1 - Steuerbare Frequenzteilerschaltung, Sende-Empfänger mit steuerbarer Frequenzteilerschaltung und Verfahren zur Durchführung eines Loop-Back-Tests

Info

Publication number: DE102005013497A1
Application number: DE102005013497A
Authority: DE
Inventors: Frank Dr. Demmerle
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2005-03-23
Filing date: 2005-03-23
Publication date: 2006-09-28
Anticipated expiration: 2025-03-24
Also published as: US20060233112A1; DE102005013497B4

Abstract

Es wird eine Frequenzteilerschaltung (1) vorgeschlagen, die bevorzugt in einem Sende-Empfänger für Loop-Back-Tests einsetzbar ist. Dabei ist vorgesehen, einem Frequenzteiler (2, 3, 23), der ausgangsseitig Teilsignale mit unterschiedlichen Phasen bereitstellt, einen Multiplexer (5) nachzuschalten. Der Multiplexer (5) ist durch ein Steuersignal an seinem Steuereingang (12) zu einem periodischen Umschalten seiner Eingänge (51, 52, 53, 54) auf seinen Ausgang (11) ausgeführt. Durch die Periodizität des Umschaltens wird ein Frequenzversatz gegenüber einem nicht umgeschalteten Signal erzeugt, wodurch ein Testsignal mit einer Differenzfrequenz bei einer Frequenzumsetzung erzeugt wird. Ein Loop-Back-Test in einem Sende-Empfänger kann so mit nur einer Schaltung für eine Frequenzaufbereitung durchgeführt werden.

Description

Die vorliegende Erfindung betrifft eine steuerbare Frequenzteilerschaltung sowie einen Sende-Empfänger mit selbiger. Die Erfindung betrifft weiterhin ein Verfahren zur Durchführung eines Loop-Back-Tests.

Moderne Kommunikationssysteme, insbesondere Sende-Empfänger, werden häufig mittels hochintegrierter Schaltungen in einem Halbleiterkörper realisiert. Dabei werden die integrierten Schaltkreise in verschiedenen Produktionsstadien unterschiedlichen Funktionstests unterworfen. Einfache Funktionstests ermöglichen, auftretende Fehler während eines Produktionsschrittes genau zu lokalisieren und entsprechende Gegenmaßnahmen zu treffen.

Ein Test, der häufig durchgeführt wird, ist der so genannte Loop-Back-Test. Dieser wird vor allem zur Überprüfung einer einfachen Funktionalität eines Sende- bzw. eines Empfangspfades in einer integrierten Schaltung verwendet. Beispielsweise lässt sich mit dem Test ermitteln, ob eine Verstärkerstufe in einem Empfangs- oder Sendepfad des Sende-Empfängers beschädigt ist. Der Loop-Back-Test eignet sich auch für einen Funktionstest der integrierten Schaltung zu einem Zeitpunkt, bei dem der die Schaltung enthaltene Halbleiterkörper noch Teil eines Wafers ist und noch nicht in ein Chipgehäuse implementiert wurde.

Bei einem Loop-Back-Test wird im Sendepfad ein Hochfrequenzsignal erzeugt und dies direkt dem Empfangspfad zugeführt. Der Empfangspfad setzt es mit Hilfe eines Mischers in ein Basisbandsig nal um und gibt es an seinem Ausgang aus. Bei einem Frequenzversatz zwischen dem Sendesignal und einem Lokaloszillatorsignal im Empfangspfad entsteht ein Signal mit einer Überlagerungsfrequenz am Ausgang des Empfängers, dessen Amplitude und Phase gemessen werden kann und Aufschluss über mögliche Produktionsfehler im Empfangs- bzw. Sendepfad gibt.

Moderne Hochfrequenzbausteine mit einem integrierten Sende-Empfänger können jedoch nur eine, gemeinsam genutzte Schaltung für die Frequenzerzeugung besitzen. Dadurch ergibt sich, dass eine Lokaloszillatorfrequenz gleich der Frequenz des Sendesignals ist. Dies führt bei einer Frequenzumsetzung im Empfangspfad dazu, dass kein niederfrequentes Differenzsignal entsteht, sondern am Ausgang des Empfängers lediglich eine Gleichspannung abgreifbar ist. Aufgrund der normalerweise in der Praxis nicht vorher bestimmbaren Phasenverhältnisse während eines solchen Funktionstests, lassen sich keine konkreten Aussagen gewinnen. Stabile und reproduzierbare Messungen sind kaum möglich.

Ein Loop-Back-Test bei integrierten Schaltungen für Sende-Empfänger ist ohne Probleme zu realisieren, wenn entweder zwei getrennte Schaltungen für die Frequenzerzeugung für den Sendepfad bzw. den Empfangspfad vorhanden sind, oder im Sendepfad ein zusätzlicher Modulator vorgesehen ist. Über diesen lässt sich ebenfalls ein Frequenzversatz des Sendesignals erzeugen.

Einige integrierte Schaltungen für Sende-Empfänger benutzen jedoch keinen zusätzlichen Modulator, beispielsweise einen I/Q-Modulator, sondern erzeugen direkt ein phasenmoduliertes Signal in einem Phasenregelkreis des Sende-Empfängers. Der Phasenregelkreis wird auch für die Erzeugung des Lokaloszillatorsignals im Empfangspfad benutzt, sodass bei einem Loop-Back-Test das oben genannte Problem auftritt. Eine nachträgliche Integration einer zweiten Schaltung zur Frequenzaufbereitung bzw. eines I/Q- Modulators für Testzwecke führt jedoch zu zusätzlichen Kosten und einer größeren Chipfläche.

Aufgabe der vorliegenden Erfindung ist es, eine Schaltung für Sende-Empfänger bereitzustellen, mit der ein Loop-Back-Test mit einfachen Mitteln möglich ist. Eine weitere Aufgabe der Erfindung ist es, einen Sende-Empfänger anzugeben, der einen Loop-Back-Test mit nur einer integrierten Schaltung zur Frequenzaufbereitung ermöglicht. Eine weitere Aufgabe der Erfindung ist es, ein Verfahren zur Durchführung eines Loop-Back-Tests anzugeben.

Diese aufgaben werden mit den Gegenständen der nebengeordneten Ansprüche 1, 7 und 13 gelöst. Weiterbildungen und Ausgestaltungsformen der Erfindung sind Gegenstand der Unteransprüche.

Gemäß dem vorgeschlagenen Prinzip umfasst eine digitale Frequenzteilerschaltung einen Signaleingang zur Zuführung eines bevorzugt digitalen Taktsignals sowie einen Signalausgang. Eine erste Flip-Flop-Schaltung sowie wenigstens eine zweite Flip-Flop-Schaltung ist mit einem Takteingang an den Signaleingang der steuerbaren Frequenzteilerschaltung angeschlossen. Die beiden Flip-Flop-Schaltungen weisen jeweils einen Dateneingang, einen ersten Datenausgang und einen zweiten Datenausgang auf. Am Datenausgang ist ein Ausgangssignal abgreifbar. An dem zweiten Datenausgang ist jeweils ein zu dem Ausgangssignal am ersten Datenausgang invertiertes Ausgangssignal abgreifbar. Der Dateneingang der wenigstens einen zweiten Flip-Flop-Schaltung ist mit dem ersten Datenausgang der ersten Flip-Flop-Schaltung verbunden und der zweite Datenausgang der zweiten Flip-Flop-Schaltung ist unter Bildung eines Rückkopplungspfades an den Dateneingang der ersten Flip-Flop-Schaltung angeschlossen. Die steuerbare Frequenzteilerschaltung gemäß dem vorgeschlagenen Prinzip umfasst demnach einen Frequenzteiler, der ein am Signaleingang zugeführtes Signal um einen Faktor in seiner Frequenz teilt und an meh reren Datenausgängen frequenzgeteilte Signale bereitstellt, die jeweils unterschiedliche Phasen zueinander aufweisen. Die Datenausgänge des Frequenzteilers beziehungsweise der ersten und zweiten Flip-Flop-Schaltung sind mit den Signaleingängen eines Multiplexers verbunden. Der Multiplexer umfasst weiterhin einen Datenausgang sowie einen Steuereingang und ist zu einer periodischen Durchschaltung eines seiner Signaleingänge auf den Signalausgang ausgeführt, wobei die Periode abhängig von der Frequenz eines am Steuereingang zugeführten Steuersignals ist.

Die vorgeschlagene Lösung macht sich die Tatsache zunutze, dass digitale Frequenzteilerschaltungen, bevorzugt in Form von Flip-Flop-Schaltungen, ein ihnen zugeführtes Signal sowohl in ihrer Frequenz teilen als auch Teilsignale mit unterschiedlichen Phasenlagen erzeugen. Der einem derartigen Frequenzteiler nachgeschaltete Multiplexer ermöglicht eine periodische Umschaltung zwischen diesen phasenverschobenen Teilsignalen. Die Umschaltung entspricht einer Phasen- bzw. Frequenzmodulation des ursprünglichen frequenzgeteilten Signals, wobei die Umschaltperiode den Frequenzversatz zur Frequenz des ursprünglichen Signals bestimmt.

Da bei häufig verwendeten Sende-Empfängern die Frequenzaufbereitung auf einer Vielfachen der später verwendeten Sende- bzw. Empfangsfrequenz erfolgt, sind digitale Frequenzteilerschaltungen in diesen Sende-Empfängern meist bereits vorhanden. Ohne großen Mehraufwand lässt sich durch den zusätzlichen Multiplexer eine Frequenzmodulation eines frequenzgeteilten Signals erreichen und so beispielsweise ein entsprechender Frequenzversatz gegenüber dem nicht umgeschalteten Überlagerungssignal in einem Empfängerpfad erzeugen.

In einer Ausgestaltungsform der Erfindung enthält die steuerbare Frequenzteilerschaltung einen weiteren Frequenzteiler, der aus gangseitig mit dem Steuereingang des Multiplexers und eingangsseitig mit dem Signaleingang der Frequenzteilerschaltung verbunden ist. Durch den weiteren Frequenzteiler wird aus dem der Frequenzteilerschaltung zugeführten Taktsignal das Steuersignal für die periodische Umschaltung der phasenverschobenen Signale erzeugt. Dadurch wird vorteilhaft eine gewisse Synchronität gewährleistet und die spektrale Qualität des Ausgangssignals der Frequenzteilerschaltung verbessert.

In einer Ausgestaltungsform der Erfindung enthält der Frequenzteiler einen Stelleingang zur Einstellung eines Teilerverhältnisses. Zweckmäßigerweise ist der Frequenzteiler als Σ-Δ-Teiler ausgeführt, so dass sich durch Zuführung eines Stellsignals an den Teiler verschiedene Teilerverhältnisse einstellen lassen. Dadurch wird ein flexibel wählbarer Frequenzversatz gegenüber der einem Signal mit der geteilten Frequenz erreicht. In einer alternativen Ausgestaltungsform enthält er zwei in Reihe geschaltete Flip-Flop-Schaltungen, die derart verbunden sind, dass sie einen Frequenzteiler bilden.

In einer Weiterbildung der Erfindung umfasst der Multiplexer ein logisches ODER-Gatter, dessen Ausgang gleichzeitig auch den Signalausgang des Multiplexers bildet und das eingangsseitig mit einem Ausgang wenigstens eines logischen UND-Gatters verbunden ist. Ein erster Eingang des logischen UND-Gatters ist mit einem der wenigstens vier Signaleingänge des Multiplexers gekoppelt. Am zweiten Eingang des logischen UND-Gatters ist ein von einem am Steuereingang des Multiplexers anliegenden Signals abgeleitetes Signal zuführbar.

Ein Sende-Empfänger mit der steuerbaren Frequenzteilerschaltung enthält einen Sendepfad mit einem Eingang sowie eine an den Eingang angeschlossenen Verstärkerschaltung. Ein Empfangspfad mit einer Empfangs-Verstärkerschaltung ist an einen Ausgang des Sen depfads angeschlossen. Der Empfangspfad umfasst einen Demodulator zur Frequenzumsetzung, der einen Lokaloszillatoreingang sowie einen Ausgang aufweist. Eingangsseitig ist der Demodulator zur Frequenzumsetzung mit der Empfangs-Verstärkerschaltung gekoppelt. Ein Phasenregelkreis des Sende-Empfängers mit einem Ausgang für ein Trägersignal ist an den Signaleingang der steuerbaren Frequenzteilerschaltung angeschlossen. Letztlich umfasst der Sende-Empfänger einen Schalter mit einem ersten Eingang sowie mit einem zweiten Eingang und einem mit dem Eingang des Sendepfads verbundenen Ausgang. Der Schalter ist ausgebildet zur wahlweisen Kopplung eines Eingangs mit seinem Ausgang, wobei der erste Eingang des Schalters mit dem Signalausgang der steuerbaren Frequenzteilerschaltung und der zweite Eingang des Schalters an den Ausgang des Phasenregelkreises angeschlossen ist.

Durch diese Ausgestaltung ist der Sende-Empfänger in der Lage, mit Hilfe des Schalters zwischen einem Normalbetrieb und einem Testbetrieb umzuschalten. In dem Normalbetrieb ist der Sendepfad direkt oder alternativ über einen Frequenzteiler mit einem festen oder einstellbaren Teilerfaktor an den Ausgang des Phasenregelkreises angeschlossen, beispielsweise zur Zuführung eines phasenmodulierten Signals. In dem Testbetrieb ist er mit dem Ausgang der Frequenzteilerschaltung gekoppelt, die aufgrund der periodischen Umschaltung zwischen den verschiedenen Phasenlagen des frequenzgeteilten Signals ein Signal mit einem Frequenzversatz dem Sendepfad zuführt. Der Frequenzversatz entspricht der Dauer einer vollständigen Durchschaltung durch alle Phasenzustände.

In einer alternativen Ausgestaltungsform der Erfindung ist der Schalter mit seinem Ausgang an den Lokaloszillatoreingang des Demodulators zur Frequenzumsetzung angeschlossen. Der Eingang des Sendepfades ist mit dem Ausgang des Phasenregelkreises direkt oder über einen Frequenzteiler gekoppelt.

In einer weiteren Ausgestaltungsform ist der Lokaloszillatoreingang des Demodulators zur Frequenzumsetzung im Empfangspfad mit dem Ausgang des Phasenregelkreises gekoppelt. Somit werden die Signale für den Empfangs- und den Sendepfad von einem Phasenregelkreis zur Frequenzaufbereitung bereitgestellt. Die zusätzliche vorgesehene steuerbare Frequenzteilerschaltung erzeugt einen zusätzlichen Frequenzumsatz und ermöglicht so einen Loop-Back-Test des Sende-Empfängers.

In einer Weiterbildung der Erfindung ist eine Steuerschaltung vorgesehen, die mit einem Stelleingang des Phasenregelkreises, dem ersten Schalter sowie einem zweiten Schalter verbunden ist. Der zweite Schalter dient zur Kopplung des Sendepfads mit dem Empfangspfad. Die Steuerschaltung ist zur Abgabe von Steuersignalen bei einem Loop-Back-Test ausgeführt. Dazu gehört unter anderem, den Ausgang des Sendepfads an den Eingang des Empfangspfads zu koppeln. Gleichzeitig stellt die Steuerschaltung sicher, dass der Ausgang der steuerbaren Frequenzteilerschaltung auf den Ausgang des ersten Schalters durchgeschaltet ist. Zusätzlich wird dafür Sorge getragen, dass dem Stelleingang des Phasenregelkreises kein unerwünschtes Phasenmodulationswort zugeführt wird, das die Frequenz des Ausgangssignals des Regelkreises ändert und einen möglichen Loop-Back-Test verfälschen kann.

Für einen Loop-Back-Test werden ein Sendepfad sowie ein Empfangspfad mit einem Frequenzumsetzer bereitgestellt. Der Sendepfad wird mit dem Empfangspfad gekoppelt und anschließend ein Trägersignal mit einer Frequenz erzeugt. Dabei ist vorgesehen, dass das Trägersignal sowohl für den Sendepfad als auch den Empfangspfad verwendet wird. Das Trägersignal wird in seiner Frequenz geteilt und daraus ein frequenzgeteiltes Signal erzeugt. Zudem werden wenigstens vier Teilsignale mit der geteilten Fre quenz und jeweils unterschiedlicher Phase erzeugt. Anschließend erfolgt ein periodisches Auswählen eines der wenigstens vier Teilsignale. Das jeweils ausgewählte Signal wird einem Sendepfad zugeführt. Durch die periodische Auswahl eines der wenigstens vier Teilsignale wird dem Sendepfad somit ein Signal zugeführt, welches einen Frequenzversatz enthält. Der Frequenzversatz entsteht aufgrund des Phasensprungs zwischen den wenigstens vier Teilsignalen. Gleichzeitig wird ein Signal mit der Frequenz der wenigstens vier Teilsignale als Lokaloszillatorsignal an den Empfangspfad zugeführt. Das vom Sendepfad abgegebene Signal wird an den Empfangspfad zurückgeführt und mit Hilfe des Lokaloszillatorsignals frequenzumgesetzt. Aufgrund des Frequenzversatzes durch das periodische Auswählen entsteht am Ausgang des Empfangspfads ein Signal mit der Differenzfrequenz, die sich aus dem Periodentakt im Schritt des periodischen Auswählens ergibt. Abschließend wird eine Amplitude dieser Differenzfrequenz ermittelt.

Bei dem Verfahren macht man sich den Umstand zunutze, dass bei einer Teilung eines Signals häufig mehrere Teilsignale geteilter Frequenz und unterschiedlicher Phasenlage erzeugt werden. Durch die periodische Umschaltung zwischen den einzelnen phasenverschobenen Signalen entsteht eine Frequenzmodulation bezüglich des geteilten Signals. Bei der anschließenden Verarbeitung im Empfangspfad wird das frequenzversetzte Signal des Sendepfads wieder umgesetzt. Am Ausgang des Empfangspfades ist ein Signal mit der Differenzfrequenz abgreifbar. Diese Differenzfrequenz ergibt sich aus der Frequenz der Periodizität des Umschaltens. Mit anderen Worten entspricht der Frequenzversatz der Dauer der periodischen Durchschaltung durch alle Phasenzustände.

Eine Erzeugung der Differenzfrequenz kann dabei sowohl durch ein periodisches Umschalten eines der wenigstens vier Teilsignale und Zuführen des ausgewählten Signals an den Sendepfad erfolgen.

Das vom Sendepfad abgegebene Signal wird im Empfangspfad dann wieder mit Hilfe eines der wenigstens vier Teilsignale umgesetzt. Alternativ kann vorgesehen werden, ein Signal mit der Frequenz der wenigstens vier Teilsignale dem Sendepfad zuzuführen und das jeweils ausgewählte Signal als Lokaloszillatorsignal an den Empfangspfad abzugeben. Dadurch enthält das Lokaloszillatorsignal einen Frequenzversatz.

Der Phasenversatz zwischen den einzelnen Teilsignalen ist abhängig von der Frequenzteilung. Bei einer Frequenzteilung durch den Faktor 2 können bevorzugt insgesamt vier Teilsignale mit einem Phasenversatz von jeweils 90° zueinander erzeugt werden. Bei einer Frequenzteilung um den Faktor 4 werden Teilsignale erzeugt, die einen untereinander einen Phasenversatz von 45° oder einem Vielfachen davon aufweisen.

Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen im Detail erläutert. Es zeigen:

1 ein erste Ausführungsform der Frequenzteilerschaltung,

2 eine zweite Ausführungsform der Frequenzteilerschaltung,

3 eine dritte Ausführungsform der Frequenzteilerschaltung,

4A ein erstes Ausführungsbeispiel eines Sende-Empfängers,

4B ein zweites Ausführungsbeispiel des Sende-Empfängers,

5 ein Zeit-Signaldiagramm zur Erläuterung der Funktionsweise der Frequenzteilerschaltung gemäß 3,

6 ein Spektrum mit unmoduliertem und moduliertem Trägersignal,

7 ein Ausführungsbeispiel des Verfahrens.

1 zeigt eine Frequenzteilerschaltung zur Erzeugung eines Frequenzversatzes bei einem frequenzgeteilten Taktsignal. Das Taktsignal CLK wird dabei einem Signaleingang 10 der Frequenzteilerschaltung 1 zugeführt. Die Frequenzteilerschaltung 1 umfasst im Wesentlichen zwei Flip-Flop-Schaltungen 2 und 3, die auch als bistabile Kippschaltungen bezeichnet werden. Jede Flip-Flop-Schaltung weist einen Taktsignaleingang Clk, einen Dateneingang D sowie einen Datenausgang Q und Q auf. Die an den Datenausgängen Q und Q abgreifbaren Signale sind zueinander invertiert.
Eine Flip-Flop-Schaltung der genannten Art gibt ein an ihrem Dateneingang D anliegendes Signal mit jeder steigenden Taktflanke des Taktsignals CLK am Taktsignaleingang Clk an dem Datenausgang Q ab. Gleichzeitig wird ein zu diesem Ausgangssignal invertiertes Ausgangssignal am Datenausgang Q abgegeben.
Der Taktsignaleingang 10 ist an den Takteingang Clk des ersten Flip-Flops 2 sowie einen Inverter 4 an dem Taktsignaleingang CLK des zweiten Flip-Flops 3 angeschlossen. Der Datenausgang Q des ersten Flip-Flops ist mit dem Dateneingang D des zweiten Flip-Flops verbunden. Der Datenausgang Q für ein invertiertes Ausgangssignal des zweiten Flip-Flops ist unter Bildung eines Rückführungspfades an den Dateneingang D des ersten Flip-Flops angeschlossen. An den Datenausgängen Q und Q der beiden Flip-Flop-Schaltungen sind demnach Signale abgreifbar, welche die gleiche Frequenz, jedoch einen Phasenversatz von 90° zueinander aufweisen. Die Datenausgänge der beiden Flip-Flops sind an die Signal eingänge 51 bis 54 eines Multiplexers 5 angeschlossen. Im Einzelnen ist der Datenausgang Q des ersten Flip-Flops 3 an den ersten Signaleingang 51, der Datenausgang Q des zweiten Flip-Flops 3 an den zweiten Signaleingang 52, der Datenausgang Q des ersten Flip-Flops 2 an den Signaleingang 53 und letztlich der Datenausgang Q des zweiten Flip-Flops 3 an den Signaleingang 54 angeschlossen. Der Multiplexer 5 ist so ausgebildet, dass er nacheinander die Signaleingänge 51, 52, 53 und 54 zyklisch auf seinen Datenausgang 11 legt. Der Datenausgang 11 bildet zudem auch den Signalausgang der Frequenzteilerschaltung. Der zyklische Umschaltprozess zwischen den einzelnen Signaleingängen 51 bis 54 des Multiplexers 5 auf seinen Signalausgang 11 erfolgt über ein Signal an seinen Steuereingang 12. Dem Steuereingang 12 wird ein Taktsignal mit einer vorgegebenen Frequenz zugeführt.
Mit jedem Takt schaltet folglich der Multiplexer 5 einen seiner Signaleingänge auf den Signalausgang. Die Frequenz des Taktsignals am Steuereingang 12 erzeugt demnach ein periodisches zyklisches Umschalten in der Phase des Signals am Ausgang 11. Die periodische Umschaltung entspricht einer Phasen- bzw. einer Frequenzmodulation, wobei die Umschaltfrequenz durch die Dauer der periodischen Durchschaltung gegeben ist.
Wenn beispielsweise am Takteingang 10 der Frequenzteilerschaltung ein Taktsignal CLK mit der Frequenz 1600 MHz anliegt, wird an den Datenausgängen der Flip-Flops 2 und 3 ein frequenzgeteiltes Signal mit 800 MHz abgegeben. Die abgegeben Signale besitzen einen Phasenversatz von 90°. Werden nun im Multiplexer die Eingangssignale durch das Steuersignal am Steuereingang 12 periodisch mit einer Frequenz von beispielsweise 8 MHz auf den Signalausgang geschaltet, ergibt dies eine Frequenz des Ausgangssignals von 798 bzw. 802 MHz, abhängig von der Umschaltrichtung.
Natürlich sind beliebig andere Werte möglich. Unter Umschaltrichtung versteht man die Drehrichtung eines Phasenzeigers oder das Vorzeichen der zeitlichen Ableitung der Phase.
2 zeigt eine Weiterbildung der Frequenzteilerschaltung. Wirkungs- bzw. funktionsgleiche Bauelemente tragen die gleichen Bezugszeichen. In dieser Ausgestaltungsform wird die Frequenz des Taktsignals CLK am Eingang 10 durch den Faktor 4 geteilt und insgesamt acht Teilsignale erzeugt, die einen Frequenzversatz von 45° oder einem Vielfachen davon aufweisen.
Für einen ersten Frequenzteiler durch den Faktor 2 sind zwei Flip-Flop-Schaltungen 64 und 61 vorgesehen. Deren Taktsignaleingänge sind an den Eingang 10 der Frequenzteilerschaltung 1a angeschlossen. Der Datenausgang Q der Flip-Flop-Schaltung 64 ist an den Dateneingang D der Flip-Flop-Schaltung 61 angeschlossen. Der Datenausgang Q der Flip-Flop-Schaltung 61 ist über einen Inverter 63 an den Dateneingang D der ersten Flip-Flop-Schaltung 60 zurückgeführt. In dieser beispielhaften Ausgestaltungsform kann bei den Flip-Flop-Schaltungen 64 und 61 auf einen zusätzlichen Datenausgang Q für das invertierte Ausgangssignal verzichtet werden.
Zur Erzeugung der um 45° phasenverschobenen Signale sind jeweils zwei Paare von zwei Flip-Flops 2 und 3 bzw. 2a und 3a vorgesehen. Die Flip-Flops eines jeden Paares sind in gleicher Weise verschaltet wie die Flip-Flops 2 und 3 der Frequenzteilerschaltung 1 gemäß des Ausführungsbeispiels in 1. Jedoch wird den Flip-Flops 2 und 3 an ihren Taktsignaleingängen ein Taktsignal zugeführt, welches von dem Signal am Datenausgang Q der Flip-Flop-Schaltung 60 abgeleitet ist. Dadurch ergeben sich an den Ausgängen Q und Q der beiden Flip-Flops 2 und 3 jeweils Sig nale mit einem Viertel der Eingangsfrequenz des Taktsignals CLK sowie einem Phasenversatz von 90° untereinander.
Darüber hinaus wird dem Taktsignaleingang Clk des Flip-Flops 2a das Signal vom Datenausgang Q der zweiten Flip-Flop-Schaltung 61 zugeführt. Der Datenausgang Q des zweiten Flip-Flops 61 ist zudem über einen Inverter 63 auch mit dem Takteingang Clk des zweiten Flip-Flops 3a des zweiten Paares verbunden. Da, wie angedeutet, das Signal am Datenausgang Q der zweiten Flip-Flop-Schaltung 61 zu dem Signal am Datenausgang Q der Flip-Flop-Schaltung 64 einen Phasenversatz von 90° aufweist, ergeben sich an den Datenausgängen Q und Q der beiden Flip-Flops 2a und 3a mit dem jeweils angegebenen Phasenversatz von 45°, 135°, 225° und 315°. Die Ausgänge Q und Q der Flip-Flop-Schaltungen 2, 3, 2a und 3a sind wieder mit den Signaleingängen eines Multiplexers 5 verbunden. Der Steuereingang 12 des Multiplexers 5 ist an den Ausgang einer Frequenzteilerschaltung 60 angeschlossen, der an ihrem Eingang das Taktsignal CLK vom Signaleingang 10 der Frequenzteilerschaltung 1a zuführbar ist.
Der Frequenzteiler 60 teilt das eingangsseitig anliegende Signal um den Faktor N und führt dieses dem Stelleingang 12 des Multiplexers 5 zu. Dieser schaltet wieder die einzelnen Signaleingänge zyklisch auf den Signalausgang mit der Frequenz des Stellsignals am Stelleingang 12. Der Frequenzteiler 60 ist in seinem Teilerverhältnis über ein entsprechendes Signal am Eingang 121 einstellbar, sodass über die Frequenzeinstellung des Frequenzteilers 60 der Frequenzversatz des Ausgangssignals am Ausgang 11 einstellbar ist.
3 zeigt eine weitere Ausgestaltungsform, insbesondere mit einer Realisierung des Multiplexers 5 sowie der Frequenzteilerschaltung 60. Gleiche Bauelemente tragen auch hier die gleichen Bezugszeichen. Die dargestellte Frequenzteilerschaltung teilt das eingangsseitig anliegende Signal CLK um den Faktor 2 und erzeugt vier frequenzgeteilte Teilsignale QA, QB, QC und QD mit einem Phasenversatz von jeweils 90° zueinander. Die hier dargestellten Flip-Flop-Schaltungen können über ein zusätzliches Steuersignal am Eingang 80 in einen vordefinierten Zustand geschaltet werden. Über ein zweites Steuersignal am Eingang 85 lassen sie sich wieder in einen ursprünglichen Zustand zurückversetzen. Die Frequenzteilerschaltung 60 umfasst mehrere in Reihe geschaltete Flip-Flop-Schaltungen 1210, 1211 bis 1213.
Bei den Flip-Flops der Frequenzteilerschaltung 60 ist der Datenausgang QB für das invertierte Ausgangssignal an den jeweiligen Dateneingang des Flip-Flops angeschlossen. Weiterhin ist jeder Datenausgang Q mit einem Takteingang Clk des folgenden Flip-Flops verbunden. Der Taktsignaleingang Clk des ersten Flip-Flops 1210 ist an den Signaleingang 10 angeschlossen. Die hier dargestellten sieben Flip-Flops der Frequenzteilerschaltung 60 teilen das Taktsignal CLK am Signaleingang 10 um den Faktor 128. Ausgangsseitig geben sie ihn an den Stellausgang 12 der Multiplexereinheit 5 ab.
Die Multiplexereinheit 5 enthält unter anderem mehrere parallel angeordnete logische UND-Gatter U10, U12, U13 und U14, welche das von der Frequenzteilerschaltung abgegebene Signal weiterverarbeiten. Die beiden Eingänge des ersten logischen UND-Gatters U10 sind an die Datenausgänge QB der Flip-Flops 1012 bzw. 1013 angeschlossen. Entsprechend sind die Eingänge des Gatters U14 mit den Dateneingängen Q des logischen Gatters 1012 und 1013 verbunden. Die Eingänge des logischen UND-Gatters U12 sind an den Datenausgang QB des Flip-Flops 1012 bzw. an den Eingang Q des Flip-Flops 1213 angeschlossen. Letztlich ist ein erster Eingang des Gatters U13 mit dem Datenausgang QB des Flip-Flops 1213 und ein zweiter Eingang des Gatters U13 mit dem Datenausgang Q des Flip-Flops 1212 gekoppelt. Die logischen UND-Gatter U10, U12, U13 und U14 erzeugen Steuersignale, die mit Hilfe der logischen UND-Gatter U15 bis U18 die jeweiligen an den Signaleingängen 51, 52, 53 und 54 anliegenden Signale auf den Ausgang 11 schalten.
5 zeigt eine Auswahl verschiedener Signale über die Zeit. Deutlich zu erkennen ist die unterschiedliche Phasenlage in den Signalen QA, QB, QC und QD. Die Steuersignals Q1 bis Q4 schalten, wie zu erkennen, zu unterschiedlichen Zeitpunkten die eingangsseitig anliegenden Signale QA bis QD auf den Ausgang QE bzw. 11. Deutlich zu erkennen ist der Phasensprung bei den jeweiligen Umschaltzeitpunkten. Dieser periodische Phasensprung erzeugt die Frequenzmodulation im Ausgangssignal.
6 zeigt ein dazugehöriges Frequenzspektrum. In der Teilfigur A ist ein einzelnes Signal zu erkennen, welches ein unmodulierten Trägersignal darstellt. Das Teilsignal besitzt eine wohldefinierte Frequenz, die sich aus dem Teilerfaktor und der Frequenz des eingangsseitig zugeführten Signals ergibt. Die Teilfigur B zeigt demgegenüber das modulierte und mit einem Frequenzversatz beaufschlagte Signal. Die weiteren spektralen Komponenten, die gegenüber der Hauptkomponente K1 deutlich in der Leistung reduziert sind, entstehen durch die digitale Signalverarbeitung. Wegen der Tiefpasscharakteristik des Demodulators innerhalb des Empfangspfades werden diese einfach unterdrückt und können bei einem späteren Loop-Back-Test vernachlässigt werden. Weiterhin ist zu erkennen, dass in der Teilfigur B im Ausgangssignal des modulierten Trägers kein spektraler Anteil des unmodulierten Trägersignals vorhanden ist.
4A zeigt einen Sende-Empfänger mit einer Ausführungsform der steuerbaren Frequenzteilerschaltung. Wirkungs- bzw. funktionsgleiche Bauelemente tragen die gleichen Bezugszeichen. Der hier dargestellte Sende-Empfänger ist wenigstens teilweise in einem Halbleiterkörper als integrierte Schaltung ausgeführt. Er enthält einen Phasenregelkreis 70, dem an seinem Steuereingang 701 ein Frequenzwort zur Einstellung der Frequenz des Ausgangssignals des Phasenregelkreises zuführbar ist. Dieses Frequenzwort FW dient auch zur Phasen- bzw. Frequenzmodulation des Ausgangssignals während eines Sendebetriebs des Sende-Empfängers. Für den Sendepfad wird also in dieser Ausgestaltung kein zusätzlicher Modulator benötigt, sondern die zu übertragenden Daten direkt in die Phase des Trägersignals moduliert. Ausgangsseitig ist der Phasenregelkreis an den Eingang 10 der Frequenzteilerschaltung angeschlossen. Die Schaltung 23 umfasst die verschiedenen Flip-Flops zur Frequenzteilung. Die Schaltung 23 besitzt darüber hinaus einen Einstelleingang 231 zur Zuführung eines Stellsignals. Das Stellsignal dient zur Einstellung eines Frequenzteilerverhältnisses der Schaltung 23. Dadurch sind Ausgangssignale auf verschiedenen Frequenzen erreichbar.
Gerade bei denjenigen Mobilfunkstandards, bei denen die Sendefrequenz und die Ausgangsfrequenz unterschiedlich ist, lässt sich durch eine Änderung des Frequenzteilerverhältnisses in der Schaltung 23 zwischen der Sendefrequenz und der Empfangsfrequenz in einfacher Weise umschalten. An den Ausgängen gibt die Frequenzteilerschaltung 23 demnach ein frequenzgeteiltes Signal, abhängig von dem Teilerverhältnis durch das Signal am Stelleingang 231 ab. Die ausgangsseitig abgreifbaren Signale weisen jeweils einen Phasenversatz von 90° oder einem Vielfachen davon untereinander auf. Beispielsweise sind drei der Signale gegenüber einem vierten um 90°, 180° und 270° phasenverschoben. Die Ausgänge der Frequenzteilerschaltung 23 sind an die Signaleingänge der Multiplexerschaltung 5 angeschlossen. Der Stelleingang 12 der Multiplexerschaltung 5 ist an eine Steuerschaltung 90 gekoppelt.
Weiterhin ist eine Schaltvorrichtung 7 vorgesehen, die zwei Eingänge sowie einen Ausgang aufweist und zur wahlweisen Kopplung eines der beiden Eingänge mit ihrem Ausgang ausgeführt ist. Einer der beiden Eingänge ist an den Signalausgang 11 des Multiplexers 5 angeschlossen. Der zweite Eingang ist mit dem Signaleingang 51 des Multiplexers 5 und dem entsprechenden Ausgang der Frequenzteilerschaltung 23 verbunden. Abhängig von einer Betriebsart ist der Schalter 7 in der ersten bzw. der zweiten Schalterstellung. In einer normalen Sendebetriebsart ist der Schalter 7 direkt an den Ausgang des Frequenzteilers 23 angeschlossen. Das von dem Phasenregelkreis 70 gemäß der zu übertragenden Daten phasenmodulierte Signal wird von der Frequenzteilerschaltung 23 geteilt und an ihren Ausgängen abgegeben. Das frequenzgeteilte und phasenmodulierte Signal wird über den Schalter 7 einem Verstärker 100 zugeführt und anschließend über eine zweiten Schalter 102 und ein Anpassnetzwerk 103 auf eine Antenne 104 gelegt. Der Schalter 102 wird ebenso wie der Schalter 7 von der Steuereinrichtung 90 kontrolliert.
In dem Empfangspfad ist ein erster rauscharmer Verstärker 101 vorgesehen, der eingangsseitig ebenfalls an den Schalter 102 angeschlossen ist. Ausgangsseitig ist der rauscharme Verstärker 101 mit einem I/Q-Demodulator 105 verbunden, der, wie hier angedeutet, zwei Mischer umfasst. Den beiden Lokaloszillatoreingängen 105a der Mischer des I/Q-Demodulators ist jeweils ein um 90° phasenversetztes Signal zuführbar. Bevorzugt wird dieses Signal ebenfalls von der Frequenzteilerschaltung 23 bereitgestellt.
Der Ausgang des I/Q-Demodulators 105 ist an ein Tiefpassfilter 106 angeschlossen, dessen Ausgänge mit einem Verstärker 107 verbunden sind. Das frequenzumgesetzte, in seine beiden Komponenten zerlegte Signal ist an den Anschlüssen 108 des Empfangspfades abgreifbar.
Für einen Sendebetrieb wird dem Phasenregelkreis an seinem Eingang 701 das Frequenzeinstellwort zur Phasenmodulation zugeführt. Gleichzeitig stellt die Steuerschaltung 90 den Frequenzteiler 23 entsprechend ein, schaltet den Schalter 7 auf die zweite Schalterstellung zur Verbindung des Ausgangs des Frequenzteilers mit dem Eingang des Verstärkers 100 und legt den Ausgang des Verstärkers 100 auf die Sendeantenne 104. Für den normalen Empfangsbetrieb erzeugt der Phasenregelkreis 70 ein konstantes Trägersignal, das von der Frequenzteilerschaltung 23 gemäß der Einstellung des Teilerverhältnisses geteilt wird. Die beiden um 90° phasenverschobenen frequenzgeteilten Signale werden als Lokaloszillatorsignale dem Lokaloszillatorengang 105a dem I/Q-Demodulator 105 zugeführt. Ein von der Antenne 104 empfangenes Signal wird an den Eingang des rauscharmen Verstärkers 101 gelegt, von diesem verstärkt und mit Hilfe der beiden Lokaloszillatorsignale und des I/Q-Demodulators in seine Inphasenkomponente I und seine Quadraturkomponente Q zerlegt. Das empfangene Signal wird anschließend tiefpassgefiltert, verstärkt und zur weiteren Signalverarbeitung an den Ausgangsabgriffen 108 bereitgestellt.
Für einen Loop-Back-Test schaltet die Steuereinrichtung 90 den Schalter 7 in die erste Schalterstellung und verbindet so den Ausgang 11 des Multiplexers 5 mit dem Eingang des Verstärkers 100 im Sendepfad. Gleichzeitig wird der Schalter 102 zur Antenne in eine Mittenstellung gebracht und der Sendepfad direkt an den Empfangspfad angeschlossen. Anschließend wird vom Phasenregelkreis 70 ein in seiner Frequenz konstantes Trägersignal erzeugt und dem Frequenzteiler 23 zugeführt. Dieser teilt das zugeführte Signal und erzeugt daraus vier Teilsignale, die jeweils einen Phasenversatz von 90° oder einem Vielfachen davon aufweisen. Die Teilsignale werden den Signaleingängen 51 bis 54 des Multiplexers 5 zugeführt. Der Multiplexer 5 gibt an seinem Ausgang 11 in zyklischer Reihenfolge die jeweiligen Teilsignale ab. Die Takt periode wird dabei von einem Stellsignal der Steuerschaltung 90 an seinem Eingang 12 zugeführt. Der so erzeugte Frequenzversatz wird im weiteren Sendepfad verarbeitet und an den Empfangsverstärker 101 angelegt.
Gleichzeitig werden als Lokaloszillatorsignale zwei Teilsignale von der Frequenzteilerschaltung 23 bereitgestellt. Das vom Sendepfad in den Empfangspfad zurückkommende Signal wird im I/Q-Demodulator 105 umgesetzt und ergibt ein Signal mit einer Differenzfrequenz, dessen Amplitude und Phase an den Ausgangsabgriffen 108 gemessen und ausgewertet werden.
Der Vorteil der hier vorgestellten Lösung in dem Sende-Empfänger liegt darin, keine weitere Frequenzaufbereitung auf dem Halbleiterchip vorsehen zu müssen. Weiterhin können die bereits verwendeten, ausschließlich digitalen Schaltungsblöcke benutzt werden, die mit vergleichsweise geringer Chipfläche realisierbar sind. Die Frequenzteilerschaltung 23, die zur Erzeugung der phasenverschobenen Signale verwendet wird, ist als Frequenzteiler zur Erzeugung des Trägersignals für den Sende- bzw. des Lokaloszillatorsignals für den Empfangspfad bereits vorhanden.
In der gemäß 4A dargestellten Ausführungsform wird ein Frequenzversatz im Sendesignal erzeugt. Es ist jedoch auch möglich, einen entsprechenden Frequenzversatz durch zyklisches Durchtauschen im Lokaloszillatorsignal im Empfangspfad vorzusehen und im Sendepfad ein Testsignal mit einer konstanten Trägerfrequenz zu verwenden. Eine derartige Ausgestaltungsform zeigt die 4B.
Wirkungs- bzw. funktionsgleiche Bauelemente tragen auch hier die gleichen Bezugszeichen. In dieser Ausgestaltungsform sind zwei Frequenzteiler 23a und 23b vorgesehen, deren Frequenzteilerverhältnis über jeweils ein Stellsignal an einem Stelleingang 231 geregelt werden kann. Der Frequenzteiler 23a für dem Empfangspfad ist darüber hinaus zur Bereitstellung der phasenverschobenen Signale ausgeführt. Die Ausgänge des Frequenzteilers 23a sind über einen Multiplexer 5 mit den Lokaloszillatoreingängen des I/Q-Demodulators 105 verbunden.
Der dargestellte Multiplexer 5a kann einen ersten Betriebszustand einnehmen, indem er ausgangsseitig zwei Teilsignale abgibt, die einen Phasenversatz von 90° aufweisen. In dieser Ausgestaltungsform ist der Empfangspfad für den Empfang von Signalen über die Antenne 104 und die Schaltvorrichtung 110 ausgeführt. In einer zweiten Betriebsart gibt der Multiplexer 5a an seinen beiden Ausgängen 511 und 512 ein frequenzversetztes Signal ab. Dieses wird dadurch erzeugt, dass der Multiplexer 5a zyklisch seine jeweiligen Eingänge auf die beiden Ausgänge legt. Der Frequenzversatz von 90° der Teilsignale der beiden Ausgänge 511 und 512 bleibt dabei erhalten.
7 zeigt ein Ausführungsbeispiel des Verfahrens zur Durchführung eines Loop-Back-Tests. In Schritt S1 werden ein Sendepfad sowie ein Empfangspfad mit einem Frequenzumsetzer vorgesehen. Der Frequenzumsetzer im Empfangspfad ist zur Zuführung eines Lokaloszillatorsignals für eine Frequenzumsetzung ausgebildet. Der Sendepfad wird mit dem Empfangspfad gekoppelt.
Anschließend wird in Schritt S2 ein Trägersignal mit einer Frequenz erzeugt. Bevorzugt ist die Frequenz des Trägersignals konstant, also nicht phasen- oder frequenzmoduliert. In Schritt S3 wird das Trägersignal in seiner Frequenz geteilt und wenigstens drei Teilsignale mit dieser geteilten Frequenz und jeweils unterschiedlicher Phase erzeugt. Bevorzugt werden vier Teilsignale mit einem Phasenversatz von 90° oder einem Vielfachen davon erzeugt. In Schritt S4 werden zwei dieser vier Teilsignale mit einem Phasenversatz von 90° als Lokaloszillatorsignal verwendet.
Anschließend wird in Schritt S5 ein Taktsignal mit einer zweiten Frequenz vorgesehen. Das erste, zweite, dritte oder vierte Teilsignal wird nun zyklisch ausgewählt und an den Sendepfad angelegt. Dabei wird pro Taktperiode des Taktsignals ein neues Teilsignal an den Sendepfad angelegt. Beispielsweise wird mit der ersten Taktperiode das erste Taktsignal, mit der zweiten Taktperiode das zweite Taktsignal usw. dem Sendepfad zugeführt. Alternativ kann auch in einer ersten Taktperiode das vierte, in einer zweiten, der ersten nachfolgenden Taktperiode das dritte Teilsignal usw. dem Sendepfad zugeführt werden. Das zyklische Anlegen der vier Teilsignale an den Sendepfad führt zu einem Frequenzversatz, wobei der Versatz der Frequenz des Taktsignals entspricht, mit dem das zyklische Auswählen erfolgt.
Es ist natürlich genauso möglich, den Frequenzversatz nicht im Sendepfad durch das zyklische Auswählen der Teilsignale und anschließendes Zuführen an den Sendepfad zu erzeugen, sondern den Frequenzversatz im Lokaloszillatorsignal vorzusehen. Dazu werden in gleicher Weise die Teilsignale zyklisch als Lokaloszillatorsignale an den Empfangspfad angelegt. In Schritt S6 wird das von dem Sendepfad abgegebene Signal an den Empfangspfad zurückgeführt. Mit Hilfe des Lokaloszillatorsignals im Empfangspfad wird das von dem Sendepfad abgegebene und zurückgeführte Signal in seiner Frequenz umgesetzt. Wegen des Frequenzversatzes im Sendepfad ergibt sich ein Signal mit der Differenzfrequenz zwischen Lokaloszillatorsignal und des vom Sendepfad abgegebenen Signals. Die Amplituden- und die Phasenlage dieses Differenzsignals wird anschließend in Schritt S7 ermittelt.
Der dargestellte Loop-Back-Test kann beispielsweise dazu verwendet werden, während der Produktion beschädigte Verstärker, Mischer oder andere Bauelemente innerhalb des Sendepfades bzw. Empfangspfades zu detektieren. Ein Loop-Back-Test, durch den sich einfache Funktionalitäten eines Sende-Empfängers überprüfen lassen, ist so ohne großen Mehraufwand und insbesondere ohne zusätzliche Frequenzaufbereitungsschaltungen implementierbar. Insbesondere können die bereits verwendeten Schaltelemente für die Frequenzaufbereitung, beispielsweise Frequenzteiler innerhalb des Sende- oder Empfangspfades, weiterverwendet werden. Zur Unterdrückung nicht gewünschter Komponenten, die während der Frequenzmodulation aufgrund des periodischen Umschaltens erzeugt werden, lassen sich durch zusätzliche Tief- oder Bandpassfilter am Ausgang des Multiplexers 5 in einfacher weise einsetzen.

1, 1a: steuerbare Frequenzteilerschaltung
2, 3: Flip-Flop-Schaltung
2a, 3a: Flip-Flop-Schaltung
4: Inverter
5: Multiplexer
7: Schalter
10: Taktsignaleingang
11: Signalausgang
12: Steuereingang
23: Frequenzteiler
51, 52, 53, 54: Signaleingänge
55, 56, 57, 58: Signaleingänge
60: einstellbarer Frequenzteiler
61, 64: Flip-Flops
62, 63: Inverter
70: Phasenregelkreis
90: Steuerschaltung
100: Sendeverstärker
101: rauscharmer Verstärker
102: Schalter
103: Anpassnetzwerk
104: Antenne
105: Frequenzumsetzer, I/Q-Demodulator
105a: Lokaloszillatoreingang
106: Tiefpassfilter
107: Verstärker
108: Ausgangsabgriffe
231: Stelleingang
701: Stelleingang
702: Signalausgang
511, 512: Signalausgänge
Clk: Taktsignaleingang
D: Dateneingang
Q: Datenausgang
Q: Datenausgang für invertiertes Ausgangssignal
CLK: Taktsignal
S1, ..., S7: Verfahrensschritte

Claims

Steuerbare Frequenzteilerschaltung (1), umfassend: – einen Signaleingang (10) zur Zuführung eines Taktsignals (CLK); – einen Signalausgang (11); – eine erste Flip-Flop-Schaltung (2) mit einem Takteingang (Clk), der mit dem Signaleingang (10) gekoppelt ist, mit einem Dateneingang (D), mit einem ersten Datenausgang (Q) für ein Ausgangssignal und mit einem zweiten Datenausgang (Q) für ein zu dem Ausgangssignal invertiertes Ausgangssignal; – wenigstens eine zweite Flip-Flop-Schaltung (3) mit einem Takteingang (Clk), der mit dem Signaleingang (10) gekoppelt ist, mit einem Dateneingang (D), der mit dem ersten Datenausgang (Q) der ersten Flip-Flop-Schaltung (2) verbunden ist, mit einem ersten Datenausgang (Q) für ein Ausgangssignal und mit einem zweiten Datenausgang (Q) für ein zu dem Ausgangssignal invertiertes Ausgangssignal, der unter Bildung eines Rückkopplungspfades mit dem Dateneingang (D) der ersten Flip-Flop-Schaltung (2) gekoppelt ist; – einen Multiplexer (5) mit einem ersten Signaleingang (51), der mit dem ersten Datenausgang (Q) der ersten Flip-Flop-Schaltung (2) verbunden ist, mit einem zweiten Signaleingang (52), der mit dem ersten Datenausgang (Q) der zweiten Flip-Flop-Schaltung (3) gekoppelt ist, mit einem dritten Signaleingang (53), der mit dem zweiten Datenausgang (Q) der ersten Flip-Flop-Schaltung (2) gekoppelt ist, und mit einem vierten Signaleingang (54), der mit dem zweiten Datenausgang (Q) der zweiten Flip-Flop-Schaltung (3) gekoppelt ist, mit einem Datenausgang, der den Signalausgang (11) bildet und mit einem Steuereingang (12), der Multiplexer (5) ausgeführt zu einer periodisch steuerbaren Durchschaltung eines des ersten, zweiten dritten oder vierten Signaleingangs (51, 52, 53, 54) auf den Signalausgang (11) abhängig von einer Frequenz eines am Steuereingang (12) zugeführten Steuersignals.
Steuerbare Frequenzteilerschaltung nach Anspruch 1, bei dem der Takteingang (Clk) der zweiten Flip-Flop-Schaltung (3) an den Ausgang eines Inverters (4) angeschlossen ist, der eingangsseitig mit dem Signaleingang (10) gekoppelt ist.
Steuerbare Frequenzteilerschaltung nach einem der Ansprüche 1 bis 2, bei dem die steuerbare Frequenzteilerschaltung (1) einen weiteren Frequenzteiler (60) umfasst, der ausgangsseitig mit dem Steuereingang (12) des Multiplexers (5) und eingangsseitig mit dem Signaleingang (10) der Frequenzteilerschaltung (1) verbunden ist.
Steuerbare Frequenzteilerschaltung nach Anspruch 3, bei dem der Frequenzteiler (60) einen Stelleingang (121) zu einer Einstellung eines Teilerverhältnisses des Frequenzteilers (60) umfasst.
Steuerbare Frequenzteilerschaltung nach einem der Ansprüche 1 bis 3, bei dem der Frequenzteiler (60) zwei in Reihe geschaltete Flip-Flop-Schaltungen (1212, 1213) umfasst, deren jeweils erste Datenausgänge (Q) mit dem Steuereingang (12) des Multiplexers (5) verbunden sind und deren jeweils zweite Datenausgänge (QB) mit jeweiligen Dateneingängen (D) der zwei in Reihe geschalteten Flip-Flop-Schaltungen (1212, 1213) und mit dem Steuereingang (12) des Multiplexers (5) verbunden sind.
Steuerbare Frequenzteilerschaltung nach einem der Ansprüche 1 bis 5, bei dem der Multiplexer (5) ein logisches ODER-Gatter (U19) umfasst, dessen Ausgang den Signalausgang (11) des Multiplexers (5) bildet und das eingangsseitig mit einem Ausgang wenigstens eines logischen UND-Gatters (U16, U17, U18, U19) verbunden ist, wobei ein erster Eingang des wenigstens einen logischen UND-Gatters (U16, U17, U18, U19) mit einem des ersten, zweiten, dritten, oder vierten Signaleingangs (51, 52, 53, 54) des Multiplexers (5) gekoppelt ist und ein zweiter Eingang des wenigstens einen logischen UND-Gatters mit dem Steuereingang (12) des Multiplexers (5) gekoppelt ist.
Sende-Empfänger mit der steuerbaren Frequenzteilerschaltung, weiter umfassend: – einen Sendepfad mit einem Eingang (1000) und einer Verstärkerschaltung (100); – einen Empfangspfad mit einer Verstärkerschaltung (101), mit einem an die Verstärkerschaltung (101) angeschlossenen Frequenzumsetzer (105) zur Frequenzumsetzung, der einen Lokaloszillatoreingang (105a) sowie einen Ausgang aufweist; – einen Phasenregelkreis (70) mit einem Ausgang (702) für ein Trägersignal, der Ausgang (702) an den Signaleingang (10) der steuerbaren Frequenzteilerschaltung (1) angeschlossen; – einen Schalter (7) mit einem ersten Eingang, mit einem zweiten Eingang und mit einem Ausgang, der Schalter (7) ausgebildet zur wahlweisen Kopplung eines Eingangs mit seinem Ausgang, wobei der erste Eingang des Schalters (7) mit dem Signalausgang (11) der steuerbaren Frequenzteilerschaltung (1) und der zweite Eingang des Schalters (7) mit dem Ausgang (702) des Phasenregelkreis (70) gekoppelt ist, – wobei der Ausgang des Schalters (7) mit dem Eingang des Sendepfades oder mit dem Lokaloszillatoreingang (105a) des Frequenzumsetzers (105) gekoppelt ist.
Sende-Empfänger nach Anspruch 7, bei dem der Lokaloszillatoreingang (105a) des Frequenzumsetzers (105) im Empfangspfad mit dem Ausgang (702) des Phasenregelkreises (70) gekoppelt ist.
Sende-Empfänger nach einem der Ansprüche 7 bis 8, bei dem der Frequenzumsetzer (105) als ein I/Q-Demodulator mit einem ersten und mit einem zweiten Mischer ausgebildet ist.
Sende-Empfänger nach einem der Ansprüche 7 bis 9, bei dem zwischen dem Ausgang (702) des Phasenregelkreises ein Frequenzteiler (23) angeordnet ist, der einen Teil der Frequenzteilerschaltung (1) bildet, dessen Ausgänge mit den Eingängen des Multiplexers (5) der steuerbaren Frequenzteilerschaltung verbunden sind.
Sende-Empfänger nach Anspruch 10, bei dem wenigstens ein Ausgang des Frequenzteilers (23) mit dem zweiten Eingang des Schalters (7) gekoppelt ist.
Verfahren zur Durchführung eines Loop-Back-Tests, umfassend die Schritte: – Vorsehen eines Sendepfades; – Vorsehen eins Empfangspfades mit einem Frequenzumsetzer (105), dem ein Lokaloszillatorsignal zuführbar ist; – Koppeln des Sendepfades mit dem Empfangspfad; – Erzeugen eines Trägersignals mit einer Frequenz; – Teilen des Trägersignals in seiner Frequenz und Erzeugen von wenigstens vier Teilsignalen mit der geteilten Frequenz und jeweils unterschiedlicher Phase; – Periodisches Auswählen eines der wenigstens vier Teilsignale; – Zuführen des jeweils ausgewählten Signals an den Sendepfad und eines Signals mit der Frequenz der wenigstens vier Teilsignale als Lokaloszillatorsignal an den Empfangspfad oder Zuführen eines Signals mit der Frequenz der wenigstens vier Teilsignale an den Sendepfad und des jeweils ausgewählten Signals als Lokaloszillatorsignal an den Empfangspfad; – Rückführen des vom Sendepfad abgegebenen Signals an den Empfangspfad; – Frequenzumsetzen des vom Sendepfad abgegebenen Signals mit dem Lokaloszillatorsignal; – Ermitteln einer Amplitude des frequenzumgesetzten Signals.
Verfahren nach Anspruch 12, bei dem im Schritt des Erzeugens der wenigstens vier Teilsignale die Teilsignale untereinander einen Phasenversatz von 90° oder einem Vielfachen davon aufweisen.
Verfahren nach einem der Ansprüche 12 bis 13, bei dem im Schritt des Zuführens eines Signals mit der geteilten Frequenz, das Signal von einem der wenigstens vier Teilsignale gebildet wird.
Verfahren nach einem der Ansprüche 12 bis 14, bei dem der Schritt des Teilens des Trägersignals den Schritt umfasst: – Teilen des Trägersignals und Erzeugen des Signals mit der Frequenz der wenigstens vier Teilsignale.
Verfahren nach einem der Ansprüche 12 bis 15, bei dem der Schritt des periodischen Auswählens die Schritte umfasst – Vorsehen eines Taktsignals; – Zyklisches Wählen des ersten, zweiten, dritten oder vierten Teilsignals abhängig mit einer von dem Taktsignal abgeleiteten Frequenz.