DE10137697A1

DE10137697A1 - Test equipment for checking electrical properties of structures in integrated circuit e.g. for matching test has evaluation circuit which compares responses of two structures

Info

Publication number: DE10137697A1
Application number: DE2001137697
Authority: DE
Inventors: Alan Morgan; Helmut Fischer
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2001-08-01
Filing date: 2001-08-01
Publication date: 2003-02-27
Anticipated expiration: 2021-08-02
Also published as: DE10137697C2

Abstract

The structures under test are selected in pairs that should have the same properties. Test input terminals are connected to the structures to apply the same test signal. Test output terminals (A1,A2) are connected to an evaluation circuit which compares the test signal responses of the two structures and delivers a comparison result signal. The evaluation circuit may be integrated on the same substrate as the circuit of interest. The two structures may lie in locations of different environmental influence.

Description

Die Erfindung betrifft Testeinrichtungen zum Prüfen des elektrischen Verhaltens ausgewählter Strukturen, die Teile einer auf einem Substrat integrierten Schaltungsanordnung darstellen, gemäß dem Oberbegriff des Patentanspruchs 1. The invention relates to test devices for testing the electrical behavior of selected structures that are part of a circuit arrangement integrated on a substrate represent, according to the preamble of claim 1.

Um das Betriebsverhalten einzelner Nutzschaltungen in einer integrierten Schaltungsanordnungen zu prüfen, ist es üblich, geeignete Testsignale an die Eingänge der betreffenden Nutzschaltungen zu legen und die daraufhin an den Ausgängen der Nutzschaltungen erscheinenden Antwortsignale in einer jeweils zugeordneten Auswerteschaltung zu analysieren. Die Analyse erfolgt üblicherweise durch Vergleich des gefühlten Ist-Antwortsignals mit einem Soll-Antwortsignal, das für die betreffende Nutzschaltung vorgegeben ist. Das Vergleichsergebnis zeigt somit die absolute Abweichung des tatsächlichen Verhaltens der betreffenden Nutzschaltung von ihrem Soll-Verhalten an. To the operating behavior of individual useful circuits in a testing integrated circuit arrangements, it is common suitable test signals to the inputs of the concerned Lay useful circuits and then on the outputs of the Response signals appearing in useful circuits in each case to analyze the assigned evaluation circuit. The analysis is usually done by comparing what is felt Actual response signal with a target response signal for the the relevant useful circuit is specified. The comparison result thus shows the absolute deviation of the actual Behavior of the relevant useful circuit from its target behavior on.

Ein in der vorstehend beschriebenen Weise erhaltenes Vergleichsergebnis ist global für die betreffende Nutzschaltung und erlaubt nur in seltenen Fällen genaue Rückschlüsse auf die eigentlichen Quellen einer festgestellten Abweichung. Eine Nutzschaltung besteht zumeist aus vielen Komponenten und kann auch mit Komponenten anderer Nutzschaltungen vernetzt sein. Eine Fehlfunktion einer Nutzschaltung kann daher rühren, daß irgendeine oder mehrere dieser Komponenten vom gewünschten Verhalten abweicht. Die genaue Quelle einer Fehlfunktion einer Nutzschaltung ließe sich also dadurch herausfinden, daß man das elektrische Verhalten jeder beteiligten Komponente absolut für sich prüft. Ein entsprechendes Prüfverfahren zum Eingrenzen von Fehlerquellen ist langwierig oder erfordert umfangreiches Test-Equipment. One obtained in the manner described above The comparison result is global for the relevant useful circuit and only allows rare conclusions to be drawn in rare cases the actual sources of a discrepancy found. A user circuit usually consists of many components and can also be networked with components of other useful circuits his. A user circuit can therefore malfunction stir that any one or more of these components from desired behavior deviates. The exact source of one A useful circuit could thus malfunction find out that you have the electrical behavior of everyone involved Component absolutely checks for itself. A corresponding one Test procedure for isolating sources of error is lengthy or requires extensive test equipment.

Der Zeit- oder Apparateaufwand kann vermindert werden, wenn man die Prüfung auf bestimmte Fehlerquellen konzentriert, die erwartungsgemäß häufig verantwortlich für das Fehlverhalten von Nutzschaltungen in integrierten Schaltungsanordnungen sind. Die Aufgabe der Erfindung besteht in der Schaffung einer Testeinrichtung zur Durchführung einer solchen zielgerichteten Prüfung. The time or equipment required can be reduced if one focuses the test on certain sources of error that As expected, often responsible for the misconduct of useful circuits in integrated circuit arrangements are. The object of the invention is to create a test device for carrying out such targeted testing.

Die gestellte Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 genannten Merkmale gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet. The object is achieved by the im Features mentioned claim 1 solved. advantageous Embodiments of the invention are in the subclaims characterized.

Gegenstand der Erfindung ist demnach eine Testeinrichtung zum Prüfen des elektrischen Verhaltens ausgewählter Strukturen, die Teile einer auf einem Substrat integrierten Schaltungsanordnung darstellen, wobei jede der ausgewählten Strukturen mit einem Testeingangsanschluß zum Anlegen eines Testsignals und mit einem Testausgangsanschluß zur Lieferung der Testsignalantwort der betreffenden Struktur versehen ist. Gemäß der Erfindung sind die zu prüfenden Strukturen paarweise ausgewählt, wobei das oder jedes Paar aus zwei Strukturen jeweils gleichen Sollverhaltens besteht. Die Testeingangsanschlüsse der zwei zu jeweils einem Paar gehörenden Strukturen sind zum Empfang des gleichen Testsignals angeschlossen. Die Testausgangsanschlüsse der zwei zu jeweils einem Paar gehörenden Strukturen sind mit Eingängen einer zugeordneten Auswerteschaltung verbunden, welche die Testsignalantworten der beiden Strukturen miteinander vergleicht und ein das Vergleichsergebnis anzeigendes Signal liefert. The invention accordingly relates to a test device for Checking the electrical behavior of selected structures, the parts of an integrated on a substrate Represent circuitry, each of the selected structures with a test input connection for applying a test signal and with a test output connector to deliver the Test signal response of the relevant structure is provided. According to the Invention are the structures to be tested in pairs selected, the or each pair of two structures each same target behavior exists. The test input ports of the two structures belonging to a pair are to Received the same test signal connected. The Test output connections of the two belonging to a pair Structures are associated with inputs Evaluation circuit connected, which the test signal responses of compares both structures and one that Signal indicating comparison result delivers.

Die Erfindung beruht auf der Erkenntnis, daß Fehlfunktionen in integrierten Schaltungsanordnungen ihre Ursache häufig in einem ungenauen "Matching" von Schaltungsteilen haben. Diesem Matching, d. h. der Verhaltensgleichheit einzelner Komponenten oder Schaltungsteile, kommt insbesondere bei analogen oder zeitkritischen Schaltungsteilen große Bedeutung zu. Bekannte Beispiele analoger Nutzschaltungen, bei denen exaktes Matching besonders wichtig ist, sind Differenzverstärker oder Stromspiegel. Hier ist gefordert, daß die Verstärkungskennlinien verschiedener Transistoren oder Schaltungszweige einander gleich sind. Aber auch für digitale Schaltungen kann ein genaues Matching notwendig sein, insbesondere wo es gefordert ist, gleiche Laufzeiten bzw. Verzögerungen in verschiedenen Signalpfaden vorzusehen. Die erfindungsgemäße Testeinrichtung ist ein Mittel zum Prüfen des Matchings und schafft somit die Möglichkeit, spezielle Fehlerquellen direkt aufzuspüren. Vorzugsweise sind die Auswerteschaltung und die zugehörigen Anschlußverbindungen einer erfindungsgemäßen Testeinrichtung ganz oder teilweise auf dem selben Substrat integriert wie Nutzschaltungen. The invention is based on the knowledge that malfunctions in integrated circuit arrangements often their cause in have an inaccurate "matching" of circuit parts. this Matching, d. H. the equality of behavior of individual components or circuit parts, comes especially with analog or time-critical circuit parts of great importance. Known Examples of analog user circuits in which exact Matching is particularly important are differential amplifiers or Current mirror. Here it is required that the Gain characteristics of different transistors or circuit branches are equal to each other. But also for digital circuits exact matching may be necessary, especially where it is is required to have the same terms or delays in to provide different signal paths. The invention Test facility is a means of checking matching and thus creates the possibility of specific sources of error directly track. The evaluation circuit and the associated connection connections of an inventive Test device in whole or in part on the same substrate integrated like useful circuits.

Matching-Fehler können auftreten, wenn Strukturen gleichen Sollverhaltens unterschiedlichen Umgebungseinflüssen während des Betriebs ausgesetzt sind. Zu solchen Umgebungseinflüssen gehören z. B. Temperatureinflüsse benachbarter Schaltungsteile. Das heißt, zwei Strukturen, deren körperliche Merkmale (sowohl stofflich als auch geometrisch) völlig gleich sind, können im Betrieb unterschiedliches Verhalten zeigen, wenn ihre Nachbarstrukturen unterschiedlich verlustreich und somit unterschiedlich wärmeerzeugend sind. Die Gefahr oder Wahrscheinlichkeit, daß Strukturen unterschiedliche Umgebungseinflüsse erfahren, ist häufig auch groß, wenn die Strukturen weit voneinander entfernt liegen. Bei Kenntnis des Layouts einer integrierten Schaltung ist auch bekannt oder vorhersagbar, wo für Strukturen gleichen Sollverhaltens eventuell unterschiedliche Umgebungseinflüsse herrschen könnten und somit ein Matching-Test ratsam ist. Matching errors can occur when structures are the same Target behavior different environmental influences during are exposed to operation. To such environmental influences include z. B. temperature influences of neighboring Circuit parts. That is, two structures whose physical characteristics (both materially and geometrically) are completely the same, can show different behavior in operation, if their neighboring structures with different losses and thus generate heat differently. The danger or Probability that structures are different Experiencing environmental influences is often great when the structures are far apart. With knowledge of the layout an integrated circuit is also known or predictable where for structures with the same target behavior different environmental influences could prevail and thus a matching test is advisable.

Demgemäß ist eine besondere Ausführungsform der Erfindung dadurch gekennzeichnet, daß die für einen Matching-Test ausgewählten Strukturen zwei Strukturen sind, die an Orten liegen, welche erwartungsgemäß unterschiedlichen Umgebungseinflüssen ausgesetzt sind. Es kann genügen, diese Auswahl auf eines oder wenige repräsentative Paare von Strukturen gleichen Sollverhaltens zu beschränken. Accordingly, a particular embodiment of the invention characterized in that for a matching test selected structures are two structures that are in places which, as expected, different environmental influences are exposed. It may be enough to choose this one or a few representative pairs of structures are the same Limit target behavior.

Matching-Fehler können auch dann auftreten, wenn sich Strukturen gleichen Sollverhaltens in körperlichen Merkmalen voneinander unterscheiden. Solche Unterschiede sind häufig unvermeidbar und bedingt durch das Design und/oder das Herstellungsverfahren und/oder durch Zwänge im Layout einer integrierten Schaltungsanordnung. So werden z. B. Elemente von Strukturen, die gleiches Zeitverhalten oder gleiches Verstärkungsverhalten haben sollen, aber an unterschiedlich starke Lasten angeschlossen sind, in Stromflußrichtung unterschiedlich breit bemessen. Hierdurch können sich ungewollte Matching-Fehler einschleichen, z. B. dann, wenn die unterschiedliche Breitenbemessung auch zu unterschiedlichen parasitären Kapazitäten oder Induktivitäten führt oder wenn die während eines Dotierungsvorgangs erzielte Dotierungsdichte nicht in linearer Beziehung zur Flächenabmessung steht. Des weiteren kann es vorkommen, daß Strukturen gleichen Sollverhaltens in unterschiedlicher stofflicher Zusammensetzung und/oder in unterschiedlichen Stadien des Herstellungsprozesses gebildet werden. Häufig kommt es auch vor, daß Strukturen gleichen Sollverhaltens layoutbedingt unterschiedliche Geometrie oder räumliche Orientierung haben. Auch hierdurch können Matching- Fehler auftreten. Matching errors can also occur when Structures of the same target behavior in physical characteristics differentiate from each other. Such differences are common unavoidable and due to the design and / or that Manufacturing process and / or by constraints in the layout of a integrated circuit arrangement. So z. B. Elements of Structures that have the same time behavior or the same Should have reinforcement behavior, but to different degrees Loads are connected in the direction of current flow of different widths. This can result in unwanted Sneak in matching errors, e.g. B. if the different width dimensioning also to different parasitic Capacitances or inductors leads or if the during doping density not achieved in a has a linear relationship to the area dimension. Furthermore it can happen that structures with the same target behavior in different material composition and / or in different stages of the manufacturing process become. It often happens that structures are the same Different geometry or target behavior due to layout have spatial orientation. This also allows matching Errors occur.

Zur Berücksichtigung der vorstehend geschilderten Phänomene ist eine vorteilhafte Ausführungsform der Erfindung dadurch gekennzeichnet, daß die für einen Matching-Test ausgewählten Strukturen zwei Strukturen sind, die sich voneinander in mindestens einem der folgenden Merkmale unterscheiden: Geschichte der Herstellung; stoffliche Zusammensetzung; Geometrie; räumliche Orientierung. To take into account the phenomena described above is an advantageous embodiment of the invention thereby characterized that those selected for a matching test Structures are two structures that differ from each other distinguish at least one of the following characteristics: Manufacturing history; material composition; Geometry; spatial orientation.

Ein Einfluß der räumlichen Orientierung einer Struktur auf das elektrische Verhalten ist besonders dann zu befürchten, wenn bei der Herstellung die Implantationstechnik angewandt wird. Implantationsschritte, wie sie z. B. bei der Transistorfertigung üblich sind, werden häufig unter schrägem Winkel ausgeführt, um zu verhindern, daß die eingestrahlten Teilchen zu tief in das Objekt eindringen oder durch die zu behandelnde kristalline Schicht hindurchfliegen (Channeling-Effekt). Als Konsequenz der schrägen Einstrahlung verhalten sich z. B. verschieden orientierte Transistoren unterschiedlich, je nachdem, in welche Richtung der Kanalstrom bezüglich der schrägen Implantationsrichtung fließt. Ein besonders häufiger Fall unterschiedlicher Orientierung sind spiegelbildlich zueinander angeordnete Strukturen. Dementsprechend ist eine besondere Ausführungsform der Erfindung dadurch gekennzeichnet, daß die für einen Matching-Test ausgewählten Strukturen zwei Strukturen spiegelbildlicher Geometrie sind. An influence of the spatial orientation of a structure the electrical behavior is particularly to be feared if the implantation technique is used in the manufacture becomes. Implantation steps, such as B. at the Transistor fabrication are common, are often at an oblique angle carried out to prevent the irradiated particles penetrate too deep into the object or through the to fly through the treating crystalline layer (Channeling effect). Behave as a consequence of the oblique radiation z. B. differently oriented transistors different depending on the direction in which the duct current is related the oblique direction of implantation flows. A special one different cases are common Structures arranged in mirror image to each other. Is accordingly a special embodiment of the invention thereby characterized that those selected for a matching test Structures are two structures of mirror-image geometry.

Ist ein Matching-Test erwünscht für Paare von Strukturen, die sich körperlich (also stofflich oder geometrisch) unterscheiden, wird es meist genügen, für den Test nur ein repräsentatives Paar auszuwählen. Hierzu kann geeignetes Paar der in den Nutzschaltungen enthaltenen Strukturen direkt verwendet werden. Kleine Strukturen in den vorhandenen Nutzschaltungen sind jedoch nur schwer meßtechnisch zu erfassen, und für die Durchführung eines unmittelbaren Matching-Tests an diesen Strukturen sind aufwändige Eingriffe und Präparationsmaßnahmen an den Nutzschaltungen selbst erforderlich. Um die damit verbundenen Probleme zu vermeiden, ist eine vorteilhafte Ausführungsform der erfindungsgemäßen Testeinrichtung dadurch gekennzeichnet, daß gesonderte Teststrukturen, die gleich oder ähnlich einem zu testenden Strukturpaar der Nutzschaltungen sind, gleichsam als "Stellvertreter" auf dem selben Substrat wie die Nutzschaltungen integriert sind. Diese Stellvertreter-Strukturen sind dann diejenigen, denen das Testsignal angelegt wird und deren Testsignalantworten von der Auswerteschaltung analysiert werden. A matching test is desirable for pairs of structures that physically (i.e. materially or geometrically) differ, it will usually suffice for the test only one to select a representative pair. Suitable pair of the in the structures contained in the useful circuits are used directly become. Small structures in the existing user circuits are, however, difficult to measure and for Perform an immediate matching test on them Structures are complex interventions and Preparation measures on the useful circuits themselves are required. For that with it Avoiding related problems is a beneficial one Embodiment of the test device according to the invention characterized that separate test structures that are the same or similar to a pair of structures to be tested Useful circuits are, as it were, "representatives" on the same Substrate as the useful circuits are integrated. This Representative structures are then those to whom that Test signal is created and their test signal responses from the evaluation circuit can be analyzed.

Bei der Massenfertigung von integrierten Schaltungen wird meist eine Vielzahl gleichartiger Schaltungen oder elektrischer Baugruppen auf einem Wafer integriert, der nach Abschluß der Integrationsschritte einem erfindungsgemäßen Matching-Test unterworfen werden kann, bevor er in die einzelnen "Chips" zerteilt wird. Das Zerteilen erfolgt mittels Ätzen von Kerben entlang vorgesehener Trenn- oder "Kerf"-Bereiche, deren Flächengröße ausreichen kann, um Schaltungsstrukturen aufzunehmen. In vorteilhafter Ausführungsform der Erfindung sind zumindest Teile der Testeinrichtung, z. B. der Auswerteschaltung(en) und/oder der erwähnten Stellvertreter-Strukturen, an Orten innerhalb dieser Kerf-Bereiche integriert, so daß sie keine Chipfläche beanspruchen. In the mass production of integrated circuits usually a variety of similar circuits or electrical assemblies integrated on a wafer, according to Completion of the integration steps of an inventive Matching test can be submitted before going into the individual "Chips" is divided. The division takes place by means of etching notches along designated separation or "kerf" areas, whose area size can be sufficient to circuit structures take. In an advantageous embodiment of the invention are at least parts of the test facility, e.g. B. the Evaluation circuit (s) and / or the mentioned Substitute structures, integrated at locations within these Kerf areas, see above that they do not take up any chip area.

Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand einer Zeichnungsfigur erläutert, die das Schaltbild einer Testeinrichtung zur Durchführung eines Matching-Tests hinsichtlich des Zeitverhaltens zweier spiegelbildlicher Strukturen einer integrierten Schaltungsanordnung zeigt. Rechts neben dem Schaltbild sind über einer gemeinsamen Zeitachse die Wellenformen von Signalen dargestellt, die an verschiedenen Punkten der Testeinrichtung erscheinen. An embodiment of the invention is described below a drawing figure explains the circuit diagram of a Test facility for carrying out a matching test regarding the timing of two mirror images Structures of an integrated circuit arrangement shows. Right next to the schematic are over a common timeline represented the waveforms of signals on different points of the test facility appear.

Die gezeigte Testeinrichtung enthält zwei schematisch dargestellte Teststrukturen 11 und 12, die zusammen mit Nutzschaltungen (nicht dargestellt) auf einem gemeinsamen Substrat integriert sind. Die beiden Teststrukturen 11 und 12 entsprechen zwei Strukturen, die in den Nutzschaltungen (einfach oder mehrfach) vorkommen und dort trotz ihrer spiegelbildlichen Geometrie gleiches Zeitverhalten haben sollten. Um festzustellen, ob damit zu rechnen ist, daß diese Gleichheit wirklich besteht, werden die Eingänge der beiden Teststrukturen mit dem Ausgang eines Testsignalgebers 13 verbunden, der ein Testsignal TS in Form einer Sprungfunktion liefert. An den Ausgängen A1 und A1 der Teststrukturen 11 und 12 erscheint Antwort auf das Testsignal mehr oder weniger verzögert, abhängig vom Zeitverhalten dieser Strukturen. In der Figur ist der Fall dargestellt, daß A1 um eine Differenz τ mehr verzögert ist als A2. The test device shown contains two schematically illustrated test structures 11 and 12 , which are integrated together with useful circuits (not shown) on a common substrate. The two test structures 11 and 12 correspond to two structures that occur in the useful circuits (single or multiple) and should have the same time behavior there despite their mirror-image geometry. In order to determine whether this equality is to be expected, the inputs of the two test structures are connected to the output of a test signal generator 13 , which supplies a test signal TS in the form of a step function. At outputs A1 and A1 of test structures 11 and 12 , the response to the test signal appears more or less delayed, depending on the timing of these structures. The figure shows the case in which A1 is delayed by a difference τ more than A2.

Die beiden Testsignalantworten A1 und A2 werden den Eingängen eines Exklusiv-ODER-Gatters (XOR-Gatter) 20 angelegt, dessen Ausgang B einen Impuls der Dauer τ liefert, welcher jeweils einem ersten Eingang zweier UND-Gatter 31 und 32 zugeführt ist. Das UND-Gatter 32 empfängt an seinem zweiten Eingang die Testsignalantwort A2 von der Struktur 12 und liefert an seinem Ausgang C2 den Impuls der Dauer τ. Ein nachgeschalteter Integrator 42 liefert an seinem Ausgang D2 das zeitliche Integral dieses Impulses, also einen Spannungswert, der von Null auf einen Wert ansteigt, welcher proportional zu τ ist. Dieses Spannungssignal gelangt zum negativen Eingang eines Differenzverstärkers 50. Das UND-Gatter 31 empfängt an seinem zweiten Eingang die Testsignalantwort A1 von der Struktur 11, und ein nachgeschalteter Integrator 41 liefert an seinem D1 den gleichbleibenden Spannungswert Null, der zum positiven Eingang des Differenzverstärkers 50 gelangt. The two test signal responses A1 and A2 are applied to the inputs of an exclusive OR gate (XOR gate) 20 , the output B of which supplies a pulse of the duration τ, which is in each case supplied to a first input of two AND gates 31 and 32 . The AND gate 32 receives the test signal response A2 from the structure 12 at its second input and supplies the pulse of the duration τ at its output C2. A downstream integrator 42 supplies at its output D2 the time integral of this pulse, that is to say a voltage value which increases from zero to a value which is proportional to τ. This voltage signal reaches the negative input of a differential amplifier 50 . The AND gate 31 receives the test signal response A1 from the structure 11 at its second input, and a downstream integrator 41 supplies at its D1 the constant voltage value zero, which reaches the positive input of the differential amplifier 50 .

Am Ausgang E des Differenzverstärkers 50 erscheint somit eine negative Spannung, deren Amplitude proportional zu τ ist. Falls die Testsignalantwort A2 der Struktur 12 mehr verzögert ist als die Testsignalantwort A1 der Struktur 11, erscheint am Ausgang E des Differenzverstärkers 50 eine positive Spannung, deren Amplitude proportional der betreffenden Verzögerungsdifferenz ist. Sind beide Testsignalantworten A1 und A2 gleich verzögert, wie es dem Sollverhalten der von den Teststrukturen 11 und 12 vertretenen Strukturen in den Nutzschaltungen entspricht, bleibt das Ausgangssignal E des Differenzverstärkers 50 auf Null. Das Ausgangssignal E der Testeinrichtung zeigt also die Richtung und den Betrag des "Matching"-Fehlers an. A negative voltage thus appears at the output E of the differential amplifier 50 , the amplitude of which is proportional to τ. If the test signal response A2 of the structure 12 is delayed more than the test signal response A1 of the structure 11 , a positive voltage appears at the output E of the differential amplifier 50 , the amplitude of which is proportional to the relevant delay difference. If both test signal responses A1 and A2 are delayed equally, as it corresponds to the desired behavior of the structures represented by the test structures 11 and 12 in the useful circuits, the output signal E of the differential amplifier 50 remains at zero. The output signal E of the test device thus indicates the direction and the amount of the "matching" error.

Die beiden Teststrukturen 11 und 12 können Nachbildungen beliebiger Strukturpaare sein, die in den Nutzschaltungen vorkommen und deren Matching in Frage steht. Die aus den Elementen 20 bis 50 bestehende Auswerteschaltung gemäß der Zeichnungsfigur und auch das vom Testsignalgeber 13 gelieferte Sprungsignal TS sind nur ein Beispiel, geeignet speziell für den Fall, daß der Matching-Test das relative Zeitverhalten des Strukturpaars offenbaren soll. Ist das Teststrukturpaar z. B. ein Feldeffekt-Transistorpaar, dann kann der Spannungssprung TS auf den Draineingang beider Transistoren gelegt werden, deren Gateelektroden auf dem gleichen Potential gehalten sind und an deren Sourceelektroden die Testsignalantworten A1 und A2 abgeleitet werden. The two test structures 11 and 12 can be replicas of any structure pairs that occur in the useful circuits and whose matching is in question. The evaluation circuit consisting of the elements 20 to 50 according to the drawing figure and also the jump signal TS supplied by the test signal generator 13 are only an example, particularly suitable for the case in which the matching test is intended to reveal the relative time behavior of the structure pair. Is the pair of test structures e.g. B. a field effect transistor pair, then the voltage step TS can be placed on the drain input of both transistors, the gate electrodes of which are kept at the same potential and the test signal responses A1 and A2 are derived from the source electrodes.

Die Erfindung ist natürlich nicht beschränkt auf die Untersuchung des Zeitverhaltens. Soll sich der durchzuführende Matching-Test auf andere Charakteristiken wie z. B. den Verstärkungsfaktor oder die Amplitudendämpfung beziehen, dann wird die Auswerteschaltung dementsprechend anders auszulegen sein, um anhand irgendeines geeigneten Testsignals Abweichungen zwischen den verglichenen Strukturen festzustellen und anzuzeigen. Einem Fachmann auf dem Gebiet der Schaltungsprüfung ist es ohne weiteres möglich, hierzu geeignete Auswerteschaltungen und Testsignale zu entwerfen. Bezugszeichenliste 11, 12 Teststrukturen
20 Exklusiv-ODER-Gatter
31, 32 UND-Gatter
41, 42 Integratoren
50 Differenzverstärker
The invention is of course not limited to the investigation of the time behavior. Should the matching test be carried out on other characteristics such as B. refer to the gain factor or the amplitude attenuation, then the evaluation circuit will have to be interpreted accordingly in order to determine and display deviations between the compared structures using any suitable test signal. A person skilled in the field of circuit testing can easily design suitable evaluation circuits and test signals. Reference symbol list 11 , 12 test structures
20 exclusive OR gates
31 , 32 AND gates
41 , 42 integrators
50 differential amplifiers

Claims

Represent 1. Test device for testing the electrical performance of selected structures, the parts of an integrated on a substrate circuitry, wherein each of the selected structures is provided with a test input terminal for applying a test signal and a test output terminal for providing the test signal response of the structure in question, characterized in that that the structures to be tested ( 11 , 12 ) are selected in pairs, the or each pair consisting of two structures each having the same desired behavior, and that the test input connections of the two structures ( 11 , 12 ) belonging to a pair each for receiving the same test signal ( TS) are connected and that the test output connections (A1, A2) of the two structures ( 11 , 12 ) each belonging to a pair are connected to inputs of an associated evaluation circuit ( 20-50 ) which compares the test signal responses of the two structures with one another and e in the comparison result signal.

2. Test device according to claim 1, characterized in that the evaluation circuit ( 20-50 ) or at least one of the evaluation circuits is integrated on the same substrate as the useful circuits.

3. Test device according to claim 1 or 2, characterized characterized in that the two structures of the or more selected pairs are two structures that are in places different environmental influences.

4. Test device according to claim 1 or 2, characterized in that the two structures ( 11 , 12 ) of the or more selected pairs are two structures which differ from one another in at least one of the following features:
Manufacturing history,
material composition,
Geometry,
spatial orientation.

5. Test device according to claim 1 or 2, characterized in that the two structures ( 11 , 12 ) of the or more selected pairs are two structures of mirror-image geometry.

6. Test device according to claim 4 or 5, characterized in that the two structures ( 11 , 12 ) of the or more selected pairs are two representative structures which are integrated separately from the useful circuits of the integrated circuit arrangement on the same substrate as the useful circuits and each of which is representative of a structure contained in the useful circuits.

7. Test device according to claim 6, characterized in that the representative structures ( 11 , 12 ) are at least partially integrated at locations within kerf areas of the substrate.

8. Test device according to one of the preceding claims, characterized in that the evaluation circuit ( 20-50 ) or at least one of the evaluation circuits is at least partially integrated at locations within kerf areas of the substrate.