[go: up one dir, main page]

DE10104274B4 - Kontaktstruktur für ein Halbleiterbauteil mit MOS-Gatesteuerung sowie Verfahren zu seiner Herstellung - Google Patents

Kontaktstruktur für ein Halbleiterbauteil mit MOS-Gatesteuerung sowie Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE10104274B4
DE10104274B4 DE10104274A DE10104274A DE10104274B4 DE 10104274 B4 DE10104274 B4 DE 10104274B4 DE 10104274 A DE10104274 A DE 10104274A DE 10104274 A DE10104274 A DE 10104274A DE 10104274 B4 DE10104274 B4 DE 10104274B4
Authority
DE
Germany
Prior art keywords
layer
contact structure
contact
thin
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10104274A
Other languages
English (en)
Other versions
DE10104274C5 (de
DE10104274A1 (de
Inventor
Thomas Manhattan Beach Herman
Kyle Temecula Spring
Mark Temecula Maier
Harold San Diego Davis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE10104274A1 publication Critical patent/DE10104274A1/de
Application granted granted Critical
Publication of DE10104274B4 publication Critical patent/DE10104274B4/de
Publication of DE10104274C5 publication Critical patent/DE10104274C5/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Kontaktstruktur für einen Kontakt an die aktive Oberfläche eines Bauteils mit MOS-Gatesteuerung, wobei die aktive Oberfläche ein Übergangsmuster vom DMOS-Typ in der oberen Oberfläche eines Silizium-Halbleiterplättchens aufweist und das DMOS-Übergangsmuster dünne, aus Isoliermaterial bestehende Seitenwand-Abstandselemente zur Isolation eines Polysilizium-Gates von der Kontaktstruktur aufweist, dadurch gekennzeichnet, daß die Kontaktstruktur eine dünne leitende Trennschicht (100), die, auf die freiliegenden Oberflächen der Seitenwand-Abstandselemente (63-67) aufgebracht ist, sowie eine relativ dickere Aluminiumschicht (101) aufweist, die über der gesamten aktiven Oberfläche und über der dünnen leitenden Trennschicht aufgebracht ist und mit dieser in Kontakt steht.

Description

  • Die Erfindung bezieht sich auf eine Kontaktstruktur für ein Halbleiterbauteil mit MOS-Gatesteuerung nach dem Oberbegriff des Anspruchs 1 sowie auf ein Verfahren zur Herstellung dieser Kontaktstruktur.
  • Die Erfindung bezieht sich insbesondere auf eine Kontaktstruktur und ein Herstellungsverfahren für Halbleiterbauteile mit MOS-Gatesteuerung, wie z. B. Leistungs-MOSFET- und -IGBT-Bauteile und Thyristoren mit MOS-Gatesteuerung.
  • Halbleiterbauteile mit MOS-Gatesteuerung mit aktiven Kontaktflächen, bei denen eine Drahtkontaktierung oder dergleichen direkt oberhalb von aktiven Übergängen hergestellt werden kann, die unter einer Source- oder Emitter-Kontaktschicht liegen, sind gut bekannt. Derartige Bauteile sind beispielsweise in der US 5 795 793 A gezeigt.
  • Derartige Bauteile haben üblicherweise ein geeignetes Übergangsmuster, beispielsweise ein DMOS-Muster, auf der oberen Oberfläche eines monokristallinen Silizium-Halbleiterplättchens. Eine kontinuierliche Aluminium-Source-Elektrode (Aluminium, das ungefähr 1 % Silizium enthält) wird dann über der oberen Oberfläche des Halbleiterbauteils ausgebildet und ergibt einen Ohm'schen Kontakt mit den Source- und Basis-Bereichen des Übergangsmusters. Diese Bereiche können irgendeine gewünschte Topologie aufweisen, die z. B. eine planare zellulare oder planare Streifen- oder eine Grabenstruktur. Im Fall eines IGBT kann der Source-Bereich als Emitterbereich bezeichnet werden, während die Source-Elektrode als Emitterelektrode bezeichnet wird.
  • Die obere Oberfläche des Silizium-Halbleiterplättchens weist weiterhin eine Polysilizium-Gateelektrodenstruktur auf, die über einer Gate-Isolierschicht (üblicherweise einem Oxid) angeordnet ist. Die Seitenkanten und die Oberseite der Gateelektrodenelemente oder des Gateelektrodenmusters werden üblicherweise durch eine Niedrigtemperatur-Oxidschicht abgedeckt, die vertikale Seitenwände oder Abstandselemente aufweist. Die Aluminiumelektrode gelangt dann mit den Basis- und Sourcebereichen an der Siliziumoberfläche in Kontakt, sie ist jedoch von der Polysilizium-Gateelektrode isoliert. Wie dies weiter oben erwähnt wurde, ist die "Aluminium"-Elektrode tatsächlich AlSi, eine Legierung aus Aluminium und ungefähr 1% Silizium.
  • Diese Bauteile sind so ausgebildet, daß Drahtleitungen, üblicherweise dünne Golddrahtleitungen, durch Ultraschall mit der oberen Oberfläche der Source- oder Emitter-Elektrode (die nachfolgend als "Source"-Elektrode bezeichnet wird) verbunden werden können, und zwar direkt oberhalb der aktiven Übergänge, ohne daß diese Übergänge beschädigt werden.
  • Es wurde festgestellt, daß insbesondere bei Verwendung eines dünnen Seitenwand-Abstandselemente-Oxids (beispielsweise mit einer Dicke von ungefähr 0,5 Mikrometern) Bauteile mit durch Ultraschall verbundenen Drahtleitungen während eines Betriebs mit periodisch schwankenden Temperaturen ausfallen können. Nach einer Überprüfung dieser Teile wurde davon ausgegangen, daß die Ausfälle sich aus dem unerwarteten Vorhandensein von sehr harten Siliziumkörnern oder -klumpen ergeben, die in dem Grenzbereich zwischen dem Seitenwand-Abstandsstück und dem AlSi-Sourcekontakt auftraten. Es wird angenommen, daß diese Klumpen oder Körner aus dem AlSi-Kontakt ausgefällt werden, und daß sie mechanisch die Seitenwand während kontinuierlicher Temperaturänderungen beanspruchen und/oder abschleifen. Es wird weiterhin angenommen, daß derartige Schäden aus der Drahtkontaktierung mit dem AlSi-Kontakt entstehen.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, eine neuartige Kontaktstruktur der eingangs genannten Art sowie ein Verfahren zu ihrer Herstellung zu schaffen, die bzw. das eine verbesserte Drahtkontaktierung mit einer Kontaktschicht oberhalb einer die Übergänge enthaltenden aktiven Oberfläche ermöglicht und weiterhin Stufen in der Struktur besser abdeckt.
  • Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Gemäß der vorliegenden Erfindung wird eine dünne Metall-Trenn- oder Sperrschicht zwischen dem AlSi- oder dem Al-Sourcekontakt und den Seitenwand-Abstandselementen angeordnet, wobei diese Trennschicht als Trennschicht für mechanische Spannungen zwischen den Seitenwand-Abstandselementen und dem darüberliegenden Kontakt wirkt. Es wird angenommen, daß die dünne Trennschicht Drahtkontaktierungskräfte absorbiert oder verteilt. Es wurde weiterhin festgestellt, daß es möglich ist, aufgrund der Verwendung der Trennschicht die übliche AlSi-Sourceelektrode durch eine Elektrode aus reinem Aluminium (Reinheit von 0,9999) zu ersetzen, die einen niedrigeren spezifischen Widerstand (ungefähr 15% niedriger) aufweist, als das übliche AlSi-Sourceelektrodenmetall. Hierdurch wird weiterhin die Bildung von ausgefällten harten, eine Schleifwirkung aufweisenden Körnern oder Klumpen und deren Schleifwirkung während zyklischer Temperaturänderungen verhindert.
  • Als weiterer Vorteil der Erfindung hat es sich herausgestellt, daß die dünne (0,2 Mikrometer) Trennschicht und die dicke, aus reinem Aluminium bestehende Schicht (8 Mikrometer) eine verbesserte Abdeckung von Stufen durch die Sourceelektrode über den verschiedenen Kanten ergeben, die in der oberen Siliziumoberfläche und aufgrund der Polysilizium-Elektrode vorliegen.
  • Die Verwendung von aus reinem Aluminium bestehenden Kontakten führt zu weiteren unerwarteten Vorteilen. Beispielsweise wird hierdurch die Verwendung von Kupfer-Kontaktierungsdrähten ermöglicht.
    •
  • Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnungen noch näher erläutert.
  • In der Zeichnung zeigen:
  • 1 eine Querschnittsansicht des aktiven Teils eines bekannten Leistungs-MOSFET-Bauteils, das ein übliches DMOS-Übergangsmuster und einen AlSi-Sourcekontakt verwendet,
  • 2 eine der 1 entsprechende Querschnittsansicht, die jedoch eine Trennmetallschicht unterhalb eines aus reinem Aluminium bestehenden Sourcekontaktes gemäß der Erfindung verwendet.
  • In 1 ist ein sehr kleiner Abschnitt des aktiven Teils eines Leistungs-MOSFET-Bauteils im Querschnitt gezeigt. Das gezeigte Bauteil kann irgendeine gewünschte Topologie aufweisen, beispielsweise mit Abstand voneinander angeordnete vieleckige Zellen, wie in der US 5 008 725 A oder parallele, in Abstand voneinander angeordnete Streifen.
  • Allgemein wird das MOSFET-Bauteil in einem Halbleiterplättchen oder Chip (der ein Teil einer Halbleiterscheibe ist, in dem viele derartige Chips gleichzeitig verarbeitet werden) gebildet, das bzw. der einen N+-Hauptteil 20 und eine darauf angeordnete epitaxial abgeschiedene, die Übergänge aufnehmende N–-Schicht 4 aufweist. Die Dicke und Konzentration der Schicht 21 ist durch die gewünschte Durchbruchspannung des Halbleiterbauteils bestimmt. Wenn das Bauteil nach 1 ein IGBT sein soll, so würde der Hauptteil 20 vom P-Leitungstyp sein und allgemein eine dünne N+-Pufferschicht über dieser Schicht aufweisen, und der N–-Bereich 21 würde über der Pufferschicht liegen.
  • Ein Übergangsmuster vom DMOS-Typ wird dann in der oberen Oberfläche des Bereiches 21 ausgebildet, obwohl auch andere Muster verwendet werden könnten und einen Vorteil aus der zu beschreibenden Erfindung ziehen würden. Ein typisches Muster besteht aus mit Abstand voneinander angeordneten P-Basis- (oder Kanal-) Bereichen 30, 31 und 32, die selbstausgerichtete N+-Source-Bereiche 33, 34 bzw. 35 enthalten. Wenn eine zellenförmige Geometrie verwendet wird, so sind die Source-Bereiche 33, 34 und 35 ringförmig und bilden ringförmige invertierbare Kanalbereiche zwischen ihren Außenumfängen und den Umfängen der P-Bereiche 30, 31 bzw. 32 an der oberen Oberfläche des Bereiches 21. Wenn eine streifenförmige Geometrie verwendet wird, so würden die Bereiche 30, 31 und 32 parallele Streifen sein, und die Source-Bereiche 33, 34 und 35 würden sich entlang der gegenüberliegenden Seiten jedes der Basisbereiche erstrecken.
  • Unabhängig von der verwendeten Geometrie ist eine Gate-Isolation, üblicherweise Siliziumdioxid, oberhalb der Kanalbereiche angeordnet und erstreckt sich über die gleichen Bereiche wie diese. Somit erstrecken sich dünne Gateoxidschichten 40, 41 und 42 über den invertierbaren Kanalbereichen, wie dies gezeigt ist. Dieses Gateoxid würde ein einziges Gitter sein, wenn eine zellenförmige Geometrie verwendet wird, während es mit Abstand voneinander angeordnete parallele Streifen umfassen würde, wenn eine streifenförmige Geometrie verwendet wird. Leitende Polysilizium-Schichten 50, 51 und 52 (oder ein Polysilizium-Gitter) liegen über den Gateoxidelementen 40, 41 bzw. 42 und erstrecken sich über gleiche Flächen wie diese.
  • Eine LTO- (Niedrigtemperatur-Oxid-) Schicht mit oberen Segmenten 60, 61, 62 und Seitenwand-Abstandselementen 63, 64-65 bzw. 66-67 bedeckt vollständig die leitenden Polysiliziumsegmente 50, 51 und 52 und isoliert diese. Die Seitenwandsegmente weisen üblicherweise eine Dicke von ungefähr 0,5 Mikrometern auf.
  • Danach wird in der in 1 gezeigten Weise eine übliche AlSi-Sourceelektrode 70 über der oberen Oberfläche des Bauteils und über der Oberfläche der LTO-Schicht abgeschieden. Es sei darauf hingewiesen, daß flache Öffnungen 80, 81 und 82 in die Oberfläche des Siliziums an den Mittelpunkten jeder der Basiszellen und zwischen benachbarten, mit Abstand angeordneten Seitenwandabschnitten eingeätzt sind. Diese Öffnungen ermöglichen es, daß die Aluminium-Silizium-Sourceelektrode 70 einen guten Kontakt mit den P-Bereichen 30, 31 und 32 und ihren jeweiligen Sourcebereichen herstellt.
  • Ein unterer Drain-(oder Kollektor-) Kontakt 90, der aus einer üblichen Drei-Metall-Schicht bestehen kann, wird dann auf der Unterseite des Halbleiterplättchens ausgebildet.
  • Es ist üblich, ein oder mehrere Gold- oder Aluminiumdrähte durch Drahtkontaktierung mit der oberen Oberfläche des Bauteils und oberhalb der aktiven Übergangsbereiche zu verbinden, wie dies für den Kontaktierungsdraht 92 in 1 gezeigt ist.
  • Es wurde festgestellt, daß die mechanischen Spannungen, die durch die Drahtkontaktierungen erzeugt werden, und durch periodische Temperaturschwankungen Ausfälle des Bauteils durch Schäden an den Seitenwänden 63-67 hervorgerufen werden können, wodurch ein Kurzschluß oder eine Verbindung zwischen der Sourceelektrode und dem im übrigen isolierten Gate-Polysilizium 50, 51 und 52 zustande kommen kann. Bei einer Überprüfung von ausgefallenen Bauteilen wurden winzige harte Silizium-Körner oder -Klumpen in dem Grenzbereich zwischen den Seitenwänden 63-67 und der AlSi-Kontaktschicht 70 gefunden. Es wird angenommen, daß diese aus der üblichen AlSi-Elektrode 70 ausgefällt wurden.
  • Gemäß einem ersten Merkmal der Erfindung, wie dies in 2 gezeigt ist, wird eine dünne metallische Sperr- oder Trennschicht 100, vorzugsweise aus TiW, direkt über der mit dem Muster versehenen LTO-Schicht nach 2 abgeschieden, und diese Trennschicht liegt unter dem Haupt-Sourcekontakt. Die Schicht 100 ist dünn, und sie weist vorzugsweise eine Dicke von 0,25 Mikrometern auf, und sie kann eine Dicke im Bereich von 0,05-0,35 Mikrometern aufweisen. Vorzugsweise besteht die Schicht 100 aus TiW (10% Ti und 90 W), und sie wird durch ein übliches Zerstäubungsverfahren abgeschieden. Andere Materialien, wie z. B. TiN, können ebenfalls verwendet werden.
  • Es wurde festgestellt, daß die dünne Trennschicht dazu neigt, mechanische Spannungen zu verteilen, die während der Drahtkontaktierung hervorgerufen werden, was dazu beiträgt, ein Brechen der Oxid-Seitenwände oder Abstandselemente zu verhindern.
  • Es wurde als nächstes erkannt, daß weil eine dünne leitende Trennschicht über der oberen Oberfläche des Halbleiterplättchens liegt und mit den Source- und Basis-Bereichen an der Oberfläche des Bauteils in Kontakt kommt, die Sourceelektrode keine Silizium-Komponente aufweisen muß, die sonst in der AlSi-Elektrode vorhanden ist. Somit kann die Hauptelektrode oberhalb der Trennschicht 100 eine aus reinem Aluminium (0,999) bestehende Schicht 101 (2) sein, die beispielsweise 8 Mikrometer dick ist (unkritisch). Weiterhin wird bei Verwendung der TiW-Trennschicht reines Aluminium gegenüber AlSi bevorzugt, weil dies eine verbesserte Kompatibilität mit TiW ergibt. Dieser aus reinem Aluminium bestehende Kontakt hat einen um ungefähr 15% niedrigeren spezifischen Widerstand, als das übliche AlSi-Material, wodurch sich ein niedrigerer Einschaltwiderstand RDSON für das Bauteil ergibt. Weiterhin wurde festgestellt, daß sich eine bessere Überdeckung von und Anpassung an Stufen über den Kanten des Polysilizium-Gates und in den Öffnungen 80, 81, 82 aufgrund der Verwendung der kombinierten Trennschicht und der aus reinem Aluminium bestehenden Schicht ergab.
  • Ein weiterer Vorteil der Verwendung einer siliziumfreien oder aus reinem Aluminium bestehenden Elektrode 101 ergibt sich daraus, daß festgestellt wurde, daß die harten Silizium-Körner oder -Klumpen nicht mehr in der Grenzfläche mit den Oxid-Seitenwänden oder Seietnwand-Abstandselementen gebildet wurden, so daß diese Abstandselemente während periodischer Temperaturschwankungen nicht abgeschliffen wurden.

Claims (11)

  1. Kontaktstruktur für einen Kontakt an die aktive Oberfläche eines Bauteils mit MOS-Gatesteuerung, wobei die aktive Oberfläche ein Übergangsmuster vom DMOS-Typ in der oberen Oberfläche eines Silizium-Halbleiterplättchens aufweist und das DMOS-Übergangsmuster dünne, aus Isoliermaterial bestehende Seitenwand-Abstandselemente zur Isolation eines Polysilizium-Gates von der Kontaktstruktur aufweist, dadurch gekennzeichnet, daß die Kontaktstruktur eine dünne leitende Trennschicht (100), die, auf die freiliegenden Oberflächen der Seitenwand-Abstandselemente (63-67) aufgebracht ist, sowie eine relativ dickere Aluminiumschicht (101) aufweist, die über der gesamten aktiven Oberfläche und über der dünnen leitenden Trennschicht aufgebracht ist und mit dieser in Kontakt steht.
  2. Kontaktstruktur nach Anspruch 1, dadurch gekennzeichnet, daß sich die dünne Trennschicht (100) über den gleichen Bereich wie die Aluminiumschicht (101) erstreckt.
  3. Kontaktstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dünne Trennschicht (1 00) aus TiW besteht, und daß die Aluminiumschicht (101) aus reinem Aluminium besteht.
  4. Kontaktstruktur nach Anspruch 3, dadurch gekennzeichnet, daß die TiW-Schicht (100) eine Dicke von ungefähr 0,2 Mikrometern aufweist, und daß die Aluminiumschicht (101) zumindest zehnmal dicker als die TiW-Schicht ist.
  5. Halbleiterbauteil mit MOS-Gatesteuerung mit einer Kontaktstruktrur nach einem der Ansprüche 1 bis 4. einem Silizium-Halbleiterplättchen mit einer oberen Oberfläche, einer Gateoxidschicht (40-42) oberhalb eines vorgegebenen Bereichs der Siliziumoberfläche, einer leitenden Polysiliziumelektrode (50-52) oberhalb der Gateoxidschicht (40-42), und mit einer Isolierschicht (60-62, 63-67), die sich um die obere Oberfläche und die Seitenwandkanten der Polysiliziumelektrode erstreckt (50-52).
  6. Halbleiterbauteil nach Anspruch 5, dadurch gekennzeichnet, daß die Isolierschicht (60-62, 63-67) eine Dicke von ungefähr 0,5 Mikrometern an den Seitenkanten der Polysiliziumschicht aufweist.
  7. Halbleiterbauteil nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die TiW-Schicht (100) eine Dicke von ungefähr 0,2 Mikrometern aufweist.
  8. Halbleiterbauteil nach Anspruch 5, 6 oder 7, dadurch gekennzeichnet, daß die Aluminiumschicht (101) aus reinem Aluminium besteht.
  9. Halbleiterbauteil einem der Ansprüche 5-8, dadurch gekennzeichnet, daß es weiterhin zumindest einen leitenden Anschlußdraht (110) aufweist, der durch Ultraschall mit der Oberseite der Aluminiumschicht (101) verbunden ist.
  10. Halbleiterbauteil nach Anspruch 9, dadurch gekennzeichnet, daß der leitende Anschlußdraht (110) aus Kupfer besteht.
  11. Verfahren zur Herstellung einer Kontaktstruktur für einen Kontakt an die aktive Oberfläche eines Bauteils mit MOS-Gatesteuerung, wobei die aktive Oberfläche ein Übergangsmuster vom DMOS-Typ in der oberen Oberfläche eines Silizium-Halbleiterplättchens aufweist und das DMOS-Übergangsmuster eine dünne Isolierschicht zur Isolation eines Polysilizium-Gates von der Kontaktstruktur aufweist, dadurch gekennzeichnet, daß eine dünne leitende Trennschicht (100) auf die freiliegenden Oberflächen der Isolierschicht (60-62, 63-67) aufgebracht wird, und daß eine relativ dickere Aluminiumschicht (101) über der gesamten aktiven Oberfläche und über der dünnen leitenden Trennschicht (100) aufgebracht wird und mit dieser in Kontakt steht.
DE10104274A 2000-02-04 2001-01-31 Halbleiterbauteil mit MOS-Gatesteuerung und mit einer Kontaktstruktur sowie Verfahren zu seiner Herstellung Expired - Fee Related DE10104274C5 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49773500A 2000-02-04 2000-02-04
US09/497,735 2000-02-04

Publications (3)

Publication Number Publication Date
DE10104274A1 DE10104274A1 (de) 2001-08-16
DE10104274B4 true DE10104274B4 (de) 2006-05-11
DE10104274C5 DE10104274C5 (de) 2008-05-29

Family

ID=23978092

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10104274A Expired - Fee Related DE10104274C5 (de) 2000-02-04 2001-01-31 Halbleiterbauteil mit MOS-Gatesteuerung und mit einer Kontaktstruktur sowie Verfahren zu seiner Herstellung

Country Status (2)

Country Link
JP (1) JP2001267569A (de)
DE (1) DE10104274C5 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318395A (ja) 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
KR20040002065A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 파워 소자 형성 방법
KR100851492B1 (ko) * 2002-06-29 2008-08-08 매그나칩 반도체 유한회사 파워 소자 형성 방법
JP5612830B2 (ja) * 2009-05-18 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10354871B2 (en) * 2017-09-11 2019-07-16 General Electric Company Sputtering system and method for forming a metal layer on a semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795793A (en) * 1994-09-01 1998-08-18 International Rectifier Corporation Process for manufacture of MOS gated device with reduced mask count

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302550A (en) * 1985-12-24 1994-04-12 Mitsubishi Denki Kabushiki Kaisha Method of bonding a microelectronic device
JPH0834311B2 (ja) * 1987-06-10 1996-03-29 日本電装株式会社 半導体装置の製造方法
FR2616966B1 (fr) * 1987-06-22 1989-10-27 Thomson Semiconducteurs Structure de transistors mos de puissance
US4931408A (en) * 1989-10-13 1990-06-05 Siliconix Incorporated Method of fabricating a short-channel low voltage DMOS transistor
US5019234A (en) * 1990-06-08 1991-05-28 Vlsi Technology, Inc. System and method for depositing tungsten/titanium films
US5171699A (en) * 1990-10-03 1992-12-15 Texas Instruments Incorporated Vertical DMOS transistor structure built in an N-well CMOS-based BiCMOS process and method of fabrication
US5841166A (en) * 1996-09-10 1998-11-24 Spectrian, Inc. Lateral DMOS transistor for RF/microwave applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795793A (en) * 1994-09-01 1998-08-18 International Rectifier Corporation Process for manufacture of MOS gated device with reduced mask count

Also Published As

Publication number Publication date
DE10104274C5 (de) 2008-05-29
DE10104274A1 (de) 2001-08-16
JP2001267569A (ja) 2001-09-28

Similar Documents

Publication Publication Date Title
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE102014115174B4 (de) Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung
DE102016104796B4 (de) Halbleitervorrichtung
DE102010042929A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE102014114230B4 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102018114591A1 (de) Transistorbauelement
DE112021001606T5 (de) Elektronische komponente
DE102020122641A1 (de) Halbleitervorrichtung
DE69321966T2 (de) Leistungs-Halbleiterbauelement
DE112022001294T5 (de) Halbleitervorrichtung
DE102011083243B4 (de) Halbleitervorrichtung
DE10104274B4 (de) Kontaktstruktur für ein Halbleiterbauteil mit MOS-Gatesteuerung sowie Verfahren zu seiner Herstellung
DE102014116078A1 (de) Halbleitervorrichtung und verfahren zum herstellen dieser
DE112021000458T5 (de) Halbleitervorrichtung
DE112021003392B4 (de) Halbleiterbauelement
DE102021118992A1 (de) Bondingpad-metallschichtstruktur enthaltende halbleitervorrichtung
DE112005000335T5 (de) Veritkaler und gemeinsamer Drain für komplementäre Nitridtransistoren
DE112020004667T5 (de) Halbleiterbauteil
DE69321965T2 (de) MOS-Leistungs-Chip-Typ und Packungszusammenbau
DE112019007795T5 (de) Halbleitervorrichtung
DE112023001095T5 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102020106929B4 (de) Halbleitervorrichtung mit einem die-pad mit einer dammartigen konfiguration und verfahren zur herstellung einer halbleitervorrichtung
DE102004036142A1 (de) Halbleiterbauelement mit einer Metallisierung sowie Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings
8392 Publication of changed patent specification
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: PATENTANWAELTE WALLACH, KOCH, DR. HAIBACH, FEL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee