CN119584624A - 一种金属氧化物半导体场效应管及其制备方法 - Google Patents
一种金属氧化物半导体场效应管及其制备方法 Download PDFInfo
- Publication number
- CN119584624A CN119584624A CN202411599681.8A CN202411599681A CN119584624A CN 119584624 A CN119584624 A CN 119584624A CN 202411599681 A CN202411599681 A CN 202411599681A CN 119584624 A CN119584624 A CN 119584624A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- gate
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本申请公开了一种金属氧化物半导体场效应管及其制备方法,所述金属氧化物半导体场效应管包括依次层叠的漏极金属层、衬底、第一外延层、第二外延层、介质层和源极金属层;第一外延层的上表面包括间隔设置的第一掩埋区;第二外延层包括间隔设置的离子注入层、沟槽区和第二掩埋区;沟槽区包括第一栅极氧化层、第一栅极区、第二栅极氧化层和第二栅极区;第一栅极区、第二栅极氧化层和第二栅极区形成分裂栅结构;介质层包括目标开口,目标开口中填充有接触金属。本申请实施例可以降低金属氧化物半导体场效应管的动态损耗,并提高金属氧化物半导体场效应管的可靠性。
Description
技术领域
本申请属于半导体技术领域,具体涉及一种金属氧化物半导体场效应管及其制备方法。
背景技术
碳化硅(Silicon Carbide,SiC)功率槽栅金属氧化物半导体场效应管(U-GrooveMOSFET,UMOSFET)由于具有高密度的元胞尺寸以及非极性面的高迁移率等特性,具有更小的导通电阻和更大的沟道密度,具有广阔的应用前景。
目前,在电力电子领域,比如光伏逆变、电机驱动以及直流电(Direct Current,DC)-直流电转换等应用场景下,需要在SiC UMOSFET内部寄生PN型体二极管,使得PN型体二极管作为反向恢复二极管,形成完整的电流通路。
但是,目前在SiC UMOSFET内部寄生的PN型体二极管会产生较高的动态损耗,并且在SiC UMOSFET处于反向阻断状态的情况下,SiC UMOSFET中的沟槽拐角处还会存在二维电场聚集,导致沟槽底部位置电场强度较高,进而导致器件的可靠性降低。
发明内容
本申请实施例的目的是提供一种金属氧化物半导体场效应管及其制备方法,能够解决相关技术中内部寄生体二极管的碳化硅功率槽栅金属氧化物半导体场效应管存在动态损耗高、可靠性低的问题。
第一方面,本申请实施例提供了一种金属氧化物半导体场效应管,所述金属氧化物半导体场效应管包括依次层叠的漏极金属层、衬底、第一外延层、第二外延层、介质层和源极金属层;
其中,所述第一外延层的上表面包括间隔设置的第一掩埋区;
所述第二外延层包括间隔设置的离子注入层、沟槽区和第二掩埋区;所述离子注入层沿所述金属氧化物半导体场效应管厚度所在方向从所述第二外延层的上表面延伸至所述第二外延层内部;所述沟槽区沿所述离子注入层的纵向中心线贯穿所述离子注入层并延伸至所述第二掩埋区;
所述沟槽区包括第一栅极氧化层、第一栅极区、第二栅极氧化层和第二栅极区;所述第一栅极氧化层层叠于所述沟槽区的内壁,所述第一栅极区、所述第二栅极氧化层和所述第二栅极区在所述第一栅极氧化层的上表面沿所述第一外延层到所述第二外延层所在方向依次层叠,形成分裂栅结构;
所述介质层包括目标开口,所述目标开口中填充有接触金属;所述接触金属用于连接所述第二外延层和所述源极金属层。
可选地,所述第一栅极区的宽度小于或者等于所述第二栅极区的宽度,且所述第一栅极区和/或所述第二栅极区的宽度为0.5μm至1μm。
可选地,所述第一栅极区和/或所述第二栅极区的厚度为0.5μm至1.5μm。
可选地,所述第一栅极氧化层的厚度大于所述第二栅极氧化层的厚度。
可选地,所述第二栅极氧化层的厚度为0.05μm至0.12μm。
可选地,所述沟槽区的侧壁与所述第二外延层的下表面之间夹角的最小值为85°至89°。
可选地,所述沟槽区的深度为2μm至3μm,所述沟槽区的宽度为0.5μm至1.2μm。
可选地,所述目标开口包括与所述离子注入层对应的第一开口和与所述离子注入层之间的间隔区域对应的第二开口;
其中,所述接触金属包括欧姆接触金属和肖特基接触金属,所述第一开口中填充有欧姆接触金属,所述第二开口中填充有肖特基接触金属。
可选地,所述欧姆接触金属和/或所述肖特基接触金属的厚度小于或者等于所述介质层的厚度。
可选地,所述欧姆接触金属的厚度为60nm至200nm,所述欧姆接触金属的宽度为0.2μm至0.5μm。
可选地,所述肖特基接触金属的厚度为0.2μm至0.6μm,所述肖特基接触金属的宽度为0.3μm至0.8μm。
第二方面,本申请实施例提供了一种金属氧化物半导体场效应管的制备方法,所述方法包括:
在衬底的上表面形成依次层叠的第一外延层和第二外延层;所述第一外延层的上表面包括间隔设置的第一掩埋区;
在所述第二外延层上表面中的第一目标区域进行第一次离子注入操作,得到间隔设置的离子注入层;
沿所述离子注入层的纵向中心线对所述第二外延层进行刻蚀处理,得到贯穿所述离子注入层的目标沟槽;
在所述目标沟槽的底部进行第二次离子注入操作,以在所述第二外延层中形成与所述目标沟槽的底部接触的第二掩埋区;
在所述目标沟槽中依次制备第一栅极氧化层、第一栅极区、第二栅极氧化层和第二栅极区,得到沟槽区;所述第一栅极氧化层层叠于所述沟槽区的内壁,所述第一栅极区、所述第二栅极氧化层和所述第二栅极区在所述第一栅极氧化层的上表面沿所述第一外延层到所述第二外延层所在方向依次层叠,形成分裂栅结构;
在制备有沟槽区的第二外延层的上表面制备原始介质层;
在所述原始介质层的第二目标区域制备目标开口,并向所述目标开口中填充接触金属,得到介质层;
在所述介质层的上表面制备源极金属层,并在所述衬底的下表面制备漏极金属层,得到如上任一项所述的金属氧化物半导体场效应管。
在本申请实施例提供的金属氧化物半导体场效应管,通过在第二外延层中引入沟槽区,且沟槽区中的第一栅极区、第二栅极氧化层和第二栅极区沿第一外延层到第二外延层所在方向依次层叠形成分裂栅结构;利用分裂栅结构将金属氧化物半导体场效应管中的栅极一分为二,使得栅极的栅漏电容减小,并且栅漏电容与金属氧化物半导体场效应管的开关损耗正相关,可以降低金属氧化物半导体场效应管的动态损耗;进一步地,在金属氧化物半导体场效应管处于反向阻断状态的情况下,位于分裂栅结构下部的第一栅极区与源极金属层接低电位,离子注入层和第二外延层构成的体二极管的PN结产生横向耗尽区,第一栅极区可以促进该横向耗尽区与第一外延层中间隔设置的第一掩埋区形成的耗尽区相连,使得金属氧化物半导体场效应管中的电场分布更加均匀,抑制沟槽区底部拐角处的电场聚集,降低沟槽区底部位置的电场强度,进而提高金属氧化物半导体场效应管的可靠性。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
图1是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图一;
图2是本申请实施例提供的一种金属氧化物半导体场效应管的制备方法的步骤流程图;
图3是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图二;
图4是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图三;
图5是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图四;
图6是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图五;
图7是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图六;
图8是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图七;
图9是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图八;
图10是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图九;
图11是本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图十。
附图标记说明:
10-元胞;11-漏极金属层;12-衬底;13-第一外延层;131-第一掩埋区;14-第二外延层;141-离子注入层;1411-第二离子注入层;1412-第一离子注入层;142-沟槽区;1421-第一栅极氧化层;1422-第一栅极区;1423-第二栅极氧化层;1424-第二栅极区;143-第二掩埋区;15-介质层;;151-目标开口;1511-第一开口;1512-第二开口;15-1-原始介质层;16-源极金属层;01-目标沟槽。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施,且“第一”、“第二”等所区分的对象通常为一类,并不限定对象的个数,例如第一对象可以是一个,也可以是多个。此外,说明书以及权利要求中“和/或”表示所连接对象的至少其中之一,字符“/”,一般表示前后关联对象是一种“或”的关系。
产品实施例
下面结合附图,通过具体的实施例及其应用场景对本申请实施例提供的碳化硅二极管进行详细地说明。
参照图1,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图一,需要说明的是,金属氧化物半导体场效应管的剖面结构示意图是沿金属氧化物半导体场效应管厚度方向的剖面结构示意图;本申请实施例提供的金属氧化物半导体场效应管包括至少两个元胞10,在向金属氧化物半导体场效应管施加电压之后各个元胞10之间为并联关系。
如图1所示,金属氧化物半导体场效应管包括依次层叠的漏极金属层11、衬底12、第一外延层13、第二外延层14、介质层15和源极金属层16。
其中,第一外延层13的上表面包括间隔设置的第一掩埋区131。
第二外延层14包括间隔设置的离子注入层141、沟槽区142和第二掩埋区143;离子注入层141沿金属氧化物半导体场效应管厚度所在方向从第二外延层14的上表面延伸至第二外延层14内部;沟槽区142沿离子注入层141的纵向中心线贯穿离子注入层141并延伸至第二掩埋区143。
沟槽区142包括第一栅极氧化层1421、第一栅极区1422、第二栅极氧化层1423和第二栅极区1424;第一栅极氧化层1421层叠于沟槽区142的内壁,第一栅极区1422、第二栅极氧化层1423和第二栅极区1424在第一栅极氧化层1421的上表面沿第一外延层13到第二外延层14所在方向依次层叠,形成分裂栅结构。
介质层15包括目标开口151,目标开口151中填充有接触金属;接触金属用于连接第二外延层14和源极金属层16。
具体地,漏极金属层11可以包括镍(Ni)、钛(Ti)和钛镍合金以及铜(Cu)铝(Al)合金中的任一种。在一些实施例中,漏极金属层11的厚度为0.5μm至1.5μm,例如,漏极金属层11的厚度可以为0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1.0μm、1.1μm、1.2μm、1.3μm、1.4μm和1.5μm中的一者或任意两者的范围值。在本申请实施例中,漏极金属层11作为与衬底12连接的背面金属电极层,为金属氧化物半导体场效应管提供良好电接触,确保电流能够顺畅地通过金属氧化物半导体场效应管。
衬底12为N型重掺杂(N+)碳化硅衬底,衬底12可以为4H-SiC单晶衬底、6H-SiC单晶衬底和3C-SiC单晶衬底中的任一种;衬底12作为整个金属氧化物半导体场效应管的底层材料,为金属氧化物半导体场效应管提供了物理支撑,确保了金属氧化物半导体场效应管的结构完整性,此外,碳化硅衬底具有优异的导热和导电性能,使得衬底12能够有效地将金属氧化物半导体场效应管内部产生的热量导出,同时提高电流在金属氧化物半导体场效应管中分布的均匀性。其中,衬底12的厚度为100μm至150μm,例如,衬底12的厚度为100μm、110μm、120μm、130μm、140μm和150μm中的一者或任意两者的范围值。
第一外延层13层叠于衬底12的上表面,并且第一外延层13中远离衬底12的上表面包括至少两个间隔设置的第一掩埋区131,第一掩埋区131之间的间距相等,可以理解的是,第一掩埋区131之间的间距指的第一外延层13的上表面中相邻两个第一掩埋区131之间的最小距离。第一掩埋区131之间的间距可以为1μm至3μm。
其中,第一外延层13为N型轻掺杂(N-)碳化硅外延层,第一外延层13的厚度为4μm至10μm,在一些实施例中,第一外延层13的厚度可以为4μm、5μm、6μm、7μm、8μm、9μm和10μm中的一者或任意两者的范围值。
第一掩埋区131为P型重掺杂(P+)区,第一掩埋区131的深度小于第一外延层13的厚度。
在本申请实施例中,第一外延层13上表面间隔设置的间距相等的第一掩埋区131可以增加金属氧化物半导体场效应管的耐压能力,调节金属氧化物半导体场效应管中的电场均匀分布,使得在向金属氧化物半导体场效应管施加反向偏置电压的情况下,第一掺杂区的耗尽区相连,屏蔽金属氧化物半导体场效应管上方的肖特基区域,降低沟槽区142下部拐角处的电场强度以及肖特基接触位置的电场强度,提高金属氧化物半导体场效应管在高温、高场等应用场景中的可靠性。
参照图1,第二外延层14层叠于第一外延层13的上表面,并且第二外延层14远离第一外延层13的上表面包括间隔设置的至少两个沿金属氧化物半导体场效应管厚度所在方向从第二外延层14的上表面延伸至第二外延层14内部离子注入层141;每个离子注入层141对应一个沟槽区142和一个第二埋层区143,沟槽区142和第二埋层区143三者之间为一一对应的关系。
具体地,沟槽区142沿离子注入层141的纵向中心线贯穿离子注入层141并延伸至第二外延层14内部的第二掩埋区143。
其中,沟槽区142的纵向中心线与离子注入层141的纵向中心线重合,纵向中心线指的是沿金属氧化物半导体场效应管厚度所在方向上的中心线。
在第二外延层14中,各个离子注入层141之间的间距相等;可以理解的是,离子注入层141之间的间距指的第二外延层14的上表面中相邻两个离子注入层141之间的最小距离。
第二外延层14为N型轻掺杂碳化硅外延层,第二外延层14的厚度为4μm至10μm,在一些实施例中,第二外延层14的厚度可以为4μm、5μm、6μm、7μm、8μm、9μm和10μm中的一者或任意两者的范围值。
在第二外延层14中,沟槽区142和第二掩埋区143的深度之和小于第二外延层14的厚度。
在本申请实施例中,沟槽区142包括第一栅极氧化层1421、第一栅极区1422、第二栅极氧化层1423和第二栅极区1424。
其中,第一栅极氧化层1421层叠于沟槽区142的内壁的上表面。第一栅极区1422、第二栅极氧化层1423和第二栅极区1424在第一栅极氧化层的上表面沿第一外延层13到第二外延层14所在方向依次层叠,形成分裂栅结构。可以理解的是,在栅极区中,第一栅极区1422层叠于设置有第一栅极氧化层1421的沟槽区142的底部,第一栅极区1422的上表面层叠有第二栅极氧化层1423,第二栅极氧化层1423的上表面层叠有第二栅极区1424。
需要说明的是,第一栅极氧化层1421和第二栅极氧化层1423为同一材料,具体地,第一栅极氧化层1421和第二栅极氧化层1423可以为二氧化硅(SiO2)层;第一栅极氧化层1421用于将第一栅极区1422和第二栅极区1424与第二外延层14分隔,第二栅极氧化层1423用于将第一栅极区1422和第二栅极区1424分隔形成分裂栅结构。
第一栅极区1422和第二栅极区1424为同一材料,在本申请实施例中,第一栅极区1422和第二栅极区1424为多晶硅(PolySi)。
此外,参照图1,离子注入区141包括沿金属氧化物半导体场效应管厚度方向依次层叠的第一离子注入层1412和第二离子注入层1411;第二离子注入层1411的上表面与第二外延层14的上表面重合。
其中,第一离子注入层1412作为离子注入区141中的下层,第一离子注入层1412为P型轻掺杂(P-)层,第二离子注入层1411作为离子注入区141中的上层,第二离子注入层1411包括P型重掺杂区和N型重掺杂区;N型重掺杂区的一端与沟槽区142的第一栅极氧化层1421连接;N型重掺杂区中远离沟槽区142的一端与P型重掺杂区的连接。
本申请实施例将金属氧化物半导体场效应管中的栅极一分为二,使得栅极的栅漏电容降低,并且栅漏电容与金属氧化物半导体场效应管的开关损耗正相关,由此可以降低金属氧化物半导体场效应管的动态损耗;在金属氧化物半导体场效应管处于反向阻断状态,也即向金属氧化物半导体场效应管施加反向偏置电压的情况下,位于分裂栅结构下部的第一栅极区1422与源极金属层16接低电位,离子注入层141中的第一离子注入层1412和第二外延层14构成的体二极管的PN结产生横向耗尽区,第一栅极区1422可以促进由该横向耗尽区与第一外延层13中间隔设置的第一掩埋区131形成的耗尽区相连,使得金属氧化物半导体场效应管中的电场分布更加均匀,进一步抑制沟槽区142底部拐角处的电场聚集,降低沟槽区142底部位置的电场强度,提升金属氧化物半导体场效应管的耐压特性,进而提高金属氧化物半导体场效应管的可靠性。
参照图1,介质层15层叠于第二外延层14的上表面,介质层15具体为隔离层定义(Isolation Layer Definition,ILD)氧化物层;在本申请实施例中,介质层15中包括二氧化硅。
在本申请实施例中,介质层15起到主要起到隔离和绝缘的作用。此外,介质层15还用于提供金属接触位置,使得金属氧化物半导体场效应管中的源极金属层16和第二外延层14之间能够实现电学连接;具体地,介质层15中包括多个目标开口151,通过目标开口151中填充的接触金属连接第二外延层14和源极金属层16。
其中,目标开口151包括第二离子注入层1411中P型重掺杂(P+)区和N型重掺杂区对应的开口以及离子注入层141之间的间隔区域对应的开口。其中,接触金属包括欧姆接触金属和肖特基接触金属;第二离子注入层1411中P型重掺杂区和N型重掺杂区对应的开口中填充有欧姆接触金属,离子注入层141之间的间隔区域对应的开口中填充有肖特基接触金属。
源极金属层16可以包括铜和/或铝;源极金属层16的厚度为2μm至4μm,具体地,源极金属层16的厚度可以为2μm、2.5μm、3μm、3.5μm和4μm中的一者或任意两者的范围值。
4H-SiC具有优越的物理和电学特性,如高电子饱和漂移速度、高临界击穿电场、宽禁带和高热导率,适用于高温和高压电力电子领域。垂直型金属氧化物半导体场效应管包括双扩散金属氧化物半导体场效应晶体管(Double-Diffused Metal-Oxide-Semiconductor Field-Effect Transistor,DMOSFET)和功率槽栅金属氧化物半导体场效应管,而4H-SiC UMOSFET由于更高密度的元胞尺寸以及非极性面的高迁移率等特性,,具有更小的导通电阻和更大的沟道密度,所以具有更加广阔的应用前景。相关技术中,在电力电子领域,比如光伏逆变、电机驱动以及DC-DC转换等应用场景下,需要在4H-SiC UMOSFET内部寄生PN型体二极管,使得PN型体二极管作为反向恢复二极管,形成完整的电流通路。但是,相关技术在SiC UMOSFET内部寄生的PN型体二极管会产生较高的动态损耗,并且在SiCUMOSFET处于反向阻断状态的情况下,SiC UMOSFET中的沟槽拐角处还会存在二维电场聚集,导致沟槽底部位置电场强度较高,进而导致器件的可靠性降低。本申请实施例提供的金属氧化物半导体场效应管,首先,第一外延层13上表面间隔设置的间距相等的第一掩埋区131,可以增加金属氧化物半导体场效应管的耐压能力,调节金属氧化物半导体场效应管中的电场均匀分布,使得在向金属氧化物半导体场效应管施加反向偏置电压的情况下,第一掺杂区的耗尽区相连,屏蔽金属氧化物半导体场效应管上方的肖特基区域,降低沟槽区142下部的拐角处的电场强度以及肖特基接触位置的电场强度,提高金属氧化物半导体场效应管在高温、高场等应用场景中的可靠性。进一步地,通过在第二外延层14中引入沟槽区142,且沟槽区142中的第一栅极区1422、第二栅极氧化层1423和第二栅极区1424沿第一外延层13到第二外延层14所在方向依次层叠形成分裂栅结构;利用分裂栅结构将金属氧化物半导体场效应管中的栅极一分为二,使得栅极的栅漏电容减小,并且栅漏电容与金属氧化物半导体场效应管的开关损耗正相关,可以降低金属氧化物半导体场效应管的动态损耗;此外,在金属氧化物半导体场效应管处于反向阻断状态的情况下,位于分裂栅结构下部的第一栅极区1422与源极金属层16接低电位,离子注入层141中的第一离子注入层1412和第二外延层14构成的体二极管的PN结产生横向耗尽区,第一栅极区1422可以促进由该横向耗尽区与第一外延层13中间隔设置的第一掩埋区131形成的耗尽区相连,使得金属氧化物半导体场效应管中的电场分布更加均匀,进一步抑制沟槽区142底部拐角处的电场聚集,降低沟槽区142底部位置的电场强度,提升金属氧化物半导体场效应管的耐压特性,进而提高金属氧化物半导体场效应管的可靠性。
可选地,第一栅极区1422的宽度小于或者等于第二栅极区1424的宽度,且第一栅极区1422和/或第二栅极区1424的宽度为0.5μm至1μm。
具体地,沟槽区142的侧壁可以为如图1所示的与第二外延层14的下表面成一定角度的倾斜侧壁,使得沟槽区142开口区域的宽度大于沟槽区142底部区域的宽度;沟槽区142的侧壁也可以是与第二外延层14的下表面垂直的侧壁,使得沟槽区142开口区域的宽度等于沟槽区142底部区域的宽度,本申请实施例对沟槽区142侧壁的具体形式不作限定。
可以理解的是,在沟槽区142的侧壁为与第二外延层14的下表面成一定角度的倾斜侧壁的情况下,第一栅极区1422的宽度小于第二栅极区1424的宽度;在沟槽区142的侧壁是与第二外延层14的下表面垂直的侧壁的情况下,第一栅极区1422的宽度等于第二栅极区1424的宽度。
在一些实施例中,在第一栅极区1422的宽度小于或者等于第二栅极区1424的宽度的情况下,第一栅极区1422的宽度可以为0.5μm、0.6μm、0.7μm、0.8μm、0.9μm和1μm中的一者或任意两者的范围值,第二栅极区1424的宽度可以为0.5μm、0.6μm、0.7μm、0.8μm、0.9μm和1μm中的一者或任意两者的范围值。
可选地,第一栅极区1422和/或第二栅极区1424的厚度为0.5μm至1.5μm。在本申请实施例中,第一栅极区1422和第二栅极区1424的厚度可以相同也可以不同。具体地,第一栅极区1422的厚度可以为0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1.0μm、1.1μm、1.2μm、1.3μm、1.4μm和1.5μm中的一者或任意两者的范围值;第二栅极区1424的厚度可以为0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1.0μm、1.1μm、1.2μm、1.3μm、1.4μm和1.5μm中的一者或任意两者的范围值。
可选地,第一栅极氧化层1421的厚度大于第二栅极氧化层1423的厚度。
在本申请实施例中,在利用分裂栅结构将金属氧化物半导体场效应管中的栅极一分为二,使得栅极的栅漏电容减小的同时,控制第一栅极氧化层1421的厚度大于第二栅极氧化层1423的厚度,可以使得与第一栅极区1422的下表面接触的第一栅极氧化层1421的厚度比与第一栅极区1422的上表面层叠的第二栅极氧化层1423的厚度更厚,进而使得第一栅极区1422可以把相当一部分的栅漏电容转化为栅源电容,进一步降低了栅漏电容,进而降低了金属氧化物半导体场效应管的动态损耗。
可选地,第二栅极氧化层1423的厚度为0.05μm至0.12μm。在一些实施例中,第二栅极氧化层1423的厚度可以为0.05μm、0.06μm、0.07μm、0.08μm、0.09μm、0.10μm、0.11μm和0.12μm中的一者或任意两者的范围值。
可选地,第一栅极氧化层1421的厚度为0.08μm至0.15μm。在一些实施例中,第一栅极氧化层1421的厚度可以为0.08μm、0.09μm、0.10μm、0.11μm、0.12μm、0.13μm、0.14μm和0.15μm中的一者或任意两者的范围值。
需要说明的是,在本申请实施例中,第一栅极区1422、第二栅极区1424、第一栅极氧化层1421和第二栅极氧化层1423的厚度之和等于沟槽区142的深度,换言之,第二栅极区1424的上表面与第二外延层14的上表面平齐。
可选地,沟槽区142的侧壁与第二外延层14的下表面之间夹角的最小值为85°至89°。具体地,在一些实施例中,沟槽区142的侧壁与第二外延层14的下表面之间夹角的最小值可以为85°、86°、87°、88°和89°中的一者或任意两者的范围值。
可以理解的是,在沟槽区142的侧壁与第二外延层14的下表面之间夹角的最小值为85°至89°的情况下,在制备第二掩埋区143的过程中,有利于控制离子注入的角度,并且在沟槽区142的侧壁与第二外延层14的下表面之间夹角的最小值为85°至89°的情况下,还可以扩大沟槽区142的开口,有利于第一栅极氧化层1421、第一栅极区1422、第二栅极氧化层1423和第二栅极区1424的制备。
可选地,沟槽区142的深度为2μm至3μm,沟槽区142的宽度为0.5μm至1.2μm。
其中,沟槽区142的深度和宽度为沟槽区142指的是在制备第一栅极氧化层1421、第一栅极区1422、第二栅极氧化层1423和第二栅极区1424之前的原始沟槽的深度和宽度。需要说明的是,在沟槽区142的侧壁为与第二外延层14的下表面成一定角度的倾斜侧壁的情况下,沟槽区142的最大宽度和最小宽度均落在0.5μm至1.2μm范围内。
在一些实施例中,沟槽区142的深度可以为2μm、2.2μm、2.4μm、2.6μm、2.8μm和3μm中的一者或任意两者的范围值。
在一些实施例中,沟槽区142的宽度可以为0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1μm、1.1μm和1.2μm中的一者或任意两者的范围值。
可选地,参照图1,目标开口151包括与离子注入层141对应的第一开口1511和与离子注入层141之间的间隔区域对应的第二开口1512。
其中,接触金属包括欧姆接触金属和肖特基接触金属,第一开口1511中填充有欧姆接触金属,以在源极金属层16和第二离子注入层1411形成的半导体之间形成正面欧姆金属接触区;第二开口1512中填充有肖特基接触金属,以在源极金属层16和第二外延层14之间形成肖特基金属接触区。
需要说明的是,第一开口1511同时暴露第二离子注入层1411中P型重掺杂区和N型重掺杂区的上表面,以保证填充于第一开口1511中的欧姆接触金属可以形成源极金属层16和第二离子注入层1411之间的欧姆接触。
在本申请实施例中,第二开口1512中填充的肖特基接触金属在源极金属层16和第二外延层14之间形成的肖特基金属接触区作为金属氧化物半导体场效应管中的结势垒肖特基二极管(Junction Barrier Schottky Diode,JBS)中的阳极区域,肖特基金属接触区的金属体系和正面欧姆金属接触区的金属体系相兼容,本申请实施例选用低势垒的肖特基接触金属形成肖特基金属接触区,降低了金属氧化物半导体场效应管在第三象限工作时的源漏开启电压,消除了金属氧化物半导体场效应管中寄生的PN型体二极管所导致的双极导通退化,提高了金属氧化物半导体场效应管的单极载流子工作能力,改善了金属氧化物半导体场效应管中寄生的PN型体二极管的正向开启压降过大和反向恢复时间长的问题,降低了金属氧化物半导体场效应管中寄生的PN型体二极管的源漏开启电压和反向恢复时间,进而降低了金属氧化物半导体场效应管的反向恢复损耗。
可以理解的是,在本申请实施例中,第二离子注入层1411中的每个P型重掺杂区和N型重掺杂区的交界处均对应一个第一开口1511;每个离子注入层141之间的间隔区域均对应一个第二开口1512。
可选地,欧姆接触金属和/或肖特基接触金属包括镍、钛和钛镍合金以及铜铝合金中的任一种。
可选地,欧姆接触金属和/或肖特基接触金属的厚度小于或者等于介质层15的厚度。
具体地,介质层15具有良好的电学稳定性,能够耐受一定的电压和电流而不发生击穿或者失效,在欧姆接触金属和/或肖特基接触金属的厚度大于介质层15的厚度的情况下,会增加介质层15上的电场强度,使得介质层15更容易发生击穿,进而影响金属氧化物半导体场效应管的电学性能和可靠性。本申请实施例中欧姆接触金属和/或肖特基接触金属的厚度小于或者等于介质层15的厚度,可以降低介质层15发生击穿或者失效的概率,提高金属氧化物半导体场效应管的电学性能和可靠性。
可选地,欧姆接触金属的厚度为60nm至200nm,欧姆接触金属的宽度为0.2μm至0.5μm。
其中,欧姆接触金属的宽度与第一开口1511的宽度相等。
具体地,在一些实施例中,欧姆接触金属的厚度可以为60nm、80nm、100nm、120nm、140nm、160nm、180nm和200nm中的一者或任意两者的范围值。
在一些实施例中,欧姆接触金属的宽度可以为0.2μm、0.25μm、0.3μm、0.35μm、0.4μm、0.45μm和0.5μm中的一者或任意两者的范围值。
可选地,肖特基接触金属的厚度为0.2μm至0.6μm,肖特基接触金属的宽度为0.3μm至0.8μm。
其中,肖特基接触金属的宽度与第二开口1512的宽度相等。
具体地,在一些实施例中,肖特基接触金属的厚度可以为0.2μm、0.25μm、0.3μm、0.35μm、0.4μm、0.45μm、0.5μm、0.55μm和0.6μm中的一者或任意两者的范围值。
在一些实施例中,肖特基接触金属的宽度可以为0.3μm、0.35μm、0.4μm、0.45μm、0.5μm、0.55μm、0.6μm、0.65μm、0.7μm、0.75μm和0.8μm中的一者或任意两者的范围值。
综上,在本申请实施例提供的金属氧化物半导体场效应管,通过在第二外延层14中引入沟槽区142,且沟槽区142中的第一栅极区1422、第二栅极氧化层1423和第二栅极区1424沿第一外延层13到第二外延层14所在方向依次层叠形成分裂栅结构;利用分裂栅结构将金属氧化物半导体场效应管中的栅极一分为二,使得栅极的栅漏电容减小,并且栅漏电容与金属氧化物半导体场效应管的开关损耗正相关,可以降低金属氧化物半导体场效应管的动态损耗;进一步地,在金属氧化物半导体场效应管处于反向阻断状态的情况下,位于分裂栅结构下部的第一栅极区1422与源极金属层16接低电位,离子注入层141和第二外延层14构成的体二极管的PN结产生横向耗尽区,第一栅极区1422可以促进该横向耗尽区与第一外延层13中间隔设置的第一掩埋区131形成的耗尽区相连,使得金属氧化物半导体场效应管中的电场分布更加均匀,抑制沟槽区142底部拐角处的电场聚集,降低沟槽区142底部位置的电场强度,进而提高金属氧化物半导体场效应管的可靠性。
方法实施例
参照图2,示出了本申请实施例提供的一种金属氧化物半导体场效应管的制备方法的步骤流程图,所述方法包括步骤S101至步骤S108:
步骤S101、在衬底的上表面形成依次层叠的第一外延层和第二外延层;所述第一外延层的上表面包括间隔设置的第一掩埋区。
具体地,首先,参照图3,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图二,在衬底12的上表面进行外延生长,得到层叠于衬底12的上表面的第一外延层13。
然后,参照图4,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图三,对第一外延层13的上表面进行清洗,并在第一外延层13的上表面沉积一层等离子体增强正硅酸乙酯(Plasma Enhanced Tetraethyl Orthosilicate,PETEOS)层;再然后,在PETEOS层的上表面旋涂光刻胶,通过光刻、刻蚀工艺形成第一掩埋区131对应的离子注入窗口;再然后,去除光刻胶,并利用PETEOS层作为掩膜,进行第三次离子注入操作,去除PETEOS层,得到上表面包括间隔设置的第一埋层区131的第一外延层13。其中,第三次离子注入操作为铝离子注入操作;第一掩埋区131之间的间距相等,且第一掩埋区131之间的间距可以为1μm至3μm;第一掩埋区131的深度小于第一外延层13的厚度。
最后,参照图5,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图四,在第一外延层13的上表面制备牺牲氧化层,以利用牺牲氧化层去除第三次离子注入操作在第一外延层13的上表面引入的表面缺陷,并在第一外延层13的上表面进行外延生长,得到与第一外延层13的上表面层叠的第二外延层14。
其中,衬底12为N型重掺杂碳化硅衬底,衬底12可以为4H-SiC单晶衬底、6H-SiC单晶衬底和3C-SiC单晶衬底中的任一种。在步骤S101至步骤S107中,衬底12的厚度为200μm至300μm。
第一外延层13为N型轻掺杂N-碳化硅外延层,第一外延层13的掺杂浓度为6×1015cm-3至6×1016cm-3;第一外延层13的厚度为4μm至10μm。
第二外延层14为N型轻掺杂碳化硅外延层,第二外延层14的掺杂浓度为6×1015cm-3至6×1016cm-3;第二外延层14的厚度为4μm至10μm。
第一掩埋区131为P型重掺杂区,第一掩埋区131的掺杂浓度为1×1018cm-3至1×1020cm-3。
步骤S102、在所述第二外延层上表面中的第一目标区域进行第一次离子注入操作,得到间隔设置的离子注入层。
其中,第一目标区域为第二外延层14上表面中离子注入层141所在的区域。
第一次离子注入操作包括第一子操作、第二子操作和第三子操作。具体地,参照图6,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图五,首先,对第二外延层14的上表面进行清洗,并在第二外延层14的上表面沉积一层PETEOS层。
然后,在PETEOS层的上表面旋涂光刻胶,通过光刻、刻蚀工艺形成第一目标区域对应的离子注入窗口。
再然后,去除光刻胶,并利用PETEOS层作为掩膜,进行第一子操作,并去除PETEOS层,形成从第二外延层14上表面向第二外延层14内部延伸的第一原始离子注入层;第一子操作为铝离子注入操作。
再然后,在第二外延层14的上表面沉积一层PETEOS层,并在PETEOS层的上表面旋涂光刻胶,通过光刻、刻蚀工艺形成第二离子注入层1411中P型重掺杂区对应的离子注入窗口。
再然后,去除光刻胶,并利用PETEOS层作为掩膜,进行第二子操作,并去除PETEOS层,形成第二离子注入层1411中P型重掺杂区;第二子操作为铝离子注入操作。
再然后,在第二外延层14的上表面沉积一层PETEOS层,并在PETEOS层的上表面旋涂光刻胶,通过光刻、刻蚀工艺形成第二离子注入层1411中N型重掺杂区对应的离子注入窗口。
再然后,去除光刻胶,并利用PETEOS层作为掩膜,进行第三子操作,并去除PETEOS层,形成第二离子注入层1411中N型重掺杂区,得到由P型重掺杂区和N型重掺杂区第二离子注入层1411;其中,第三子操作为氮离子注入操作。
需要说明的是,第一原始离子注入层的上部通过第二子操作和第三子操作形成包括两个P型重掺杂区和一个N型重掺杂区的第二离子注入层1411,而第一原始离子注入层中第二离子注入层1411之外的部分即为第一离子注入层1412,且第二离子注入层1411层叠于第一离子注入层1412的上表面;第一原始离子注入层的厚度等于第二离子注入层1411层和第一离子注入层1412的厚度之和。
在离子注入层141中,第二离子注入层1411中的N型重掺杂区的左右两端分别与P型重掺杂区连接。
在第二外延层14上表面中各个离子注入层141之间的间距相等。
此外,注入层141中的第二离子注入层1411和第一离子注入层1412的掺杂浓度可以根据实际要求确定,本申请实施例对此不作限定。
步骤S103、沿所述离子注入层的纵向中心线对所述第二外延层进行刻蚀处理,得到贯穿所述离子注入层的目标沟槽。
具体地,在通过步骤S102得到在第二外延层14上表面间隔设置的离子注入层141的情况下,可以分别沿每一个离子注入层141的纵向中心线通过生长掩膜介质、光刻、干法刻蚀、表面氧化、选择性腐蚀等刻蚀处理对第二外延层14进行刻蚀,得到贯穿该离子注入层141的目标沟槽01,参照图7,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图六。
在本申请实施例中,对于每个离子注入层141,目标沟槽01的纵向中心线与离子注入层141的纵向中心线重合。
目标沟槽01的侧壁可以为如图7所示的与第二外延层14的下表面成一定角度的倾斜侧壁,使得目标沟槽01开口区域的宽度大于目标沟槽01底部区域的宽度;目标沟槽01的侧壁也可以是与第二外延层14的下表面垂直的侧壁,使得目标沟槽01开口区域的宽度等于沟槽区142底部区域的宽度,本申请实施例对目标沟槽01侧壁的具体形式不作限定。
在目标沟槽01的侧壁为与第二外延层14的下表面成一定角度的倾斜侧壁的情况下,目标沟槽01的侧壁为与第二外延层14的下表面之间夹角的最小值为85°至89°。
在目标沟槽01的侧壁为与第二外延层14的下表面成一定角度的倾斜侧壁的情况下,在通过生长掩膜介质、光刻、干法刻蚀、表面氧化、选择性腐蚀等刻蚀处理对第二外延层14进行刻蚀之后,需要通过反应离子刻蚀(Reactive Ion Etching,RIF)工艺对目标沟槽01的侧壁进行刻蚀处理,得到侧壁与第二外延层14的下表面成一定角度的目标沟槽01。
在本申请实施例中,目标沟槽01的深度为2μm至3μm,目标沟槽01的宽度为0.5μm至1.2μm。
步骤S104、在所述目标沟槽的底部进行第二次离子注入操作,以在所述第二外延层中形成与所述目标沟槽的底部接触的第二掩埋区。
具体地,在目标沟槽01的底部进行第二次离子注入操作的过程中,参照图8,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图七,可以通过倾斜角度注入的方式向进行第二次离子注入操作,以在第二外延层14中形成与目标沟槽01的底部接触的第二掩埋区143,其中,倾斜角度注入的倾斜角度为0°至30°。
第二离子注入操作为铝离子注入操作。
可以理解的是,在步骤S104之后,在第二外延层14中,目标沟槽01贯穿离子注入层141并延伸至与第二掩埋区143接触。
其中,在第二外延层14中,目标沟槽01和第二掩埋区143的深度之和小于第二外延层14的厚度。
步骤S105、在所述目标沟槽中依次制备第一栅极氧化层、第一栅极区、第二栅极氧化层和第二栅极区,得到沟槽区;第一栅极氧化层层叠于沟槽区的内壁,第一栅极区、第二栅极氧化层和第二栅极区在第一栅极氧化层的上表面沿第一外延层到第二外延层所在方向依次层叠,形成分裂栅结构。
具体地,首先,采用干氧热氧化的方法在步骤S104之后第二外延层14的上表面形成质量较好的牺牲氧化层,通过湿法刻蚀牺牲氧化层来去除由离子注入和离子刻蚀带来的界面损伤;然后,在牺牲氧化层移除后,参照图9,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图八,采用干氧热氧化、淀积和退火相结合的方法在目标沟槽01内壁的上表面生长低界面态密度高迁移率的第一栅极氧化层1421,其中,干氧热氧化的温度为1000℃至1500℃;再然后,通过低压化学气相沉积(Low Pressure ChemicalVapor Deposition,LPCVD)淀积工艺,进行第一次多晶硅淀积和刻蚀,得到层叠于设置有第一栅极氧化层1421的目标沟槽01的底部的第一栅极区1422;再然后,在第一栅极区1422的上表面生长第二栅极氧化层1423;再然后,在第二栅极氧化层1423的上表面进行第二次多晶硅淀积,得到第二栅极区1424;最后,通过退火激活、平整化、光刻、刻蚀等工艺,得到包括第一栅极氧化层1421、第一栅极区1422、第二栅极氧化层1423和第二栅极区1424的沟槽区142。
其中,退火激活、平整化、光刻、刻蚀等工艺有利于优化第一栅极区1422和第二栅极区1424的表面形貌,提高沟槽区142的可靠性。
在沟槽区142中,第一栅极氧化层1421层叠于沟槽区142的内壁的上表面。第一栅极区1422、第二栅极氧化层1423和第二栅极区1424在第一栅极氧化层1421的上表面沿第一外延层13到第二外延层14所在方向依次层叠,形成分裂栅结构。可以理解的是,在栅极区中,第一栅极区1422层叠于设置有第一栅极氧化层1421的沟槽区142的底部,第一栅极区1422的上表面层叠有第二栅极氧化层1423,第二栅极氧化层1423的上表面层叠有第二栅极区1424。
需要说明的是,第一栅极氧化层1421和第二栅极氧化层1423为同一材料,具体地,第一栅极氧化层1421和第二栅极氧化层1423可以为二氧化硅层。
第一栅极区1422和第二栅极区1424为同一材料,在本申请实施例中,第一栅极区1422和第二栅极区1424为多晶硅,且多晶硅的掺杂浓度可以为掺杂浓度为1021cm-3至2×1019cm-3。
在本申请实施例中,第一栅极区1422的宽度小于或者等于第二栅极区1424的宽度,且第一栅极区1422和/或第二栅极区1424的宽度为0.5μm至1μm。在沟槽区142的侧壁为与第二外延层14的下表面成一定角度的倾斜侧壁的情况下,第一栅极区1422的宽度小于第二栅极区1424的宽度;在沟槽区142的侧壁是与第二外延层14的下表面垂直的侧壁的情况下,第一栅极区1422的宽度等于第二栅极区1424的宽度。
第一栅极区1422和/或第二栅极区1424的厚度为0.5μm至1.5μm。
第二栅极氧化层1423的厚度为0.05μm至0.12μm;第一栅极氧化层1421的厚度为0.08μm至0.15μm,且第一栅极氧化层1421的厚度大于第二栅极氧化层1423的厚度。
步骤S106、在制备有沟槽区的第二外延层的上表面制备原始介质层。
具体地,通过淀积工艺在第二外延层14的上表面淀积一层ILD氧化物层,得到原始介质层15-1,参照图10,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图九。
步骤S107、在所述原始介质层的第二目标区域制备目标开口,并向所述目标开口中填充接触金属,得到介质层。
具体地,首先,在原始介质层15-1的第二目标区域通过光刻、刻蚀、剥离工艺得到与离子注入层141对应的第一开口1511和与离子注入层141之间的间隔区域对应的第二开口1512;然后,通过淀积、金属化工艺以及高温退火处理,在第一开口1511中形成欧姆接触金属,并在第二开口1512中形成肖特基接触金属,得到介质层15,参照图11,示出了本申请实施例提供的一种金属氧化物半导体场效应管的剖面结构示意图十。
其中,第一开口1511和第二开口1512构成介质层15中的目标开口151,第一开口1511中填充的欧姆接触金属和第二开口1512中填充的肖特基接触金属构成在目标开口151中填充的接触金属。
第一开口1511中填充的欧姆接触金属在源极金属层16和第二离子注入层1411形成的半导体之间形成正面欧姆金属接触区;第二开口1512中填充的肖特基接触金属在源极金属层16和第二外延层14之间形成肖特基金属接触区。
需要说明的是,第一开口1511同时暴露第二离子注入层1411中P型重掺杂区和N型重掺杂区的上表面,以保证填充于第一开口1511中的欧姆接触金属可以形成源极金属层16和第二离子注入层1411之间的欧姆接触。
第二离子注入层1411中的每个P型重掺杂区和N型重掺杂区的交界处均对应一个第一开口1511;每个离子注入层141之间的间隔区域均对应一个第二开口1512。
欧姆接触金属和/或肖特基接触金属包括镍、钛和钛镍合金以及铜铝合金中的任一种。
欧姆接触金属和/或肖特基接触金属的厚度小于或者等于介质层15的厚度。
在本申请实施例中,欧姆接触金属的厚度为60nm至200nm,欧姆接触金属的宽度为0.2μm至0.5μm;肖特基接触金属的厚度为0.2μm至0.6μm,肖特基接触金属的宽度为0.3μm至0.8μm。可以理解的是,欧姆接触金属的宽度与第一开口1511的宽度相等;肖特基接触金属的宽度与第二开口1512的宽度相等。
步骤S108、在所述介质层的上表面制备源极金属层,并在所述衬底的下表面制备漏极金属层,得到金属氧化物半导体场效应管。
具体地,首先,在通过溅射的方式在介质层15的上表面形成源极金属层16;然后,通过机械磨削法、化学腐蚀法、电感耦合等离子体刻蚀(Inductively Coupled PlasmaEtching,ICP)技术中的至少一种对衬底12的下表面进行减薄处理,以将衬底12的厚度减薄至100μm至150μm,并在衬底12的下表面采用溅射工艺形成漏极金属层11,参照图1。
其中,源极金属层16可以包括铜和/或铝;源极金属层16的厚度为2μm至4μm。
漏极金属层11可以包括镍、钛和钛镍合金以及铜铝合金中的任一种;漏极金属层11的厚度为0.5μm至1.5μm。
可以理解的是,本申请实施例提供的金属氧化物半导体场效应管的制备方法,可以用于制备如上任一项所述的金属氧化物半导体场效应管,且能达到相同的技术效果,为避免重复,这里不再赘述。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外,需要指出的是,本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能,还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能,例如,可以按不同于所描述的次序来执行所描述的方法,并且还可以添加、省去、或组合各种步骤。另外,参照某些示例所描述的特征可在其他示例中被组合。
上面结合附图对本申请的实施例进行了描述,但是本申请并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本申请的启示下,在不脱离本申请宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本申请的保护之内。
Claims (12)
1.一种金属氧化物半导体场效应管,其特征在于,所述金属氧化物半导体场效应管包括依次层叠的漏极金属层、衬底、第一外延层、第二外延层、介质层和源极金属层;
其中,所述第一外延层的上表面包括间隔设置的第一掩埋区;
所述第二外延层包括间隔设置的离子注入层、沟槽区和第二掩埋区;所述离子注入层沿所述金属氧化物半导体场效应管厚度所在方向从所述第二外延层的上表面延伸至所述第二外延层内部;所述沟槽区沿所述离子注入层的纵向中心线贯穿所述离子注入层并延伸至所述第二掩埋区;
所述沟槽区包括第一栅极氧化层、第一栅极区、第二栅极氧化层和第二栅极区;所述第一栅极氧化层层叠于所述沟槽区的内壁,所述第一栅极区、所述第二栅极氧化层和所述第二栅极区在所述第一栅极氧化层的上表面沿所述第一外延层到所述第二外延层所在方向依次层叠,形成分裂栅结构;
所述介质层包括目标开口,所述目标开口中填充有接触金属;所述接触金属用于连接所述第二外延层和所述源极金属层。
2.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述第一栅极区的宽度小于或者等于所述第二栅极区的宽度,且所述第一栅极区和/或所述第二栅极区的宽度为0.5μm至1μm。
3.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述第一栅极区和/或所述第二栅极区的厚度为0.5μm至1..5μm。
4.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述第一栅极氧化层的厚度大于所述第二栅极氧化层的厚度。
5.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述第二栅极氧化层的厚度为0.05μm至0.12μm。
6.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述沟槽区的侧壁与所述第二外延层的下表面之间夹角的最小值为85°至89°。
7.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述沟槽区的深度为2μm至3μm,所述沟槽区的宽度为0..5μm至1.2μm。
8.根据权利要求1所述的金属氧化物半导体场效应管,其特征在于,所述目标开口包括与所述离子注入层对应的第一开口和与所述离子注入层之间的间隔区域对应的第二开口;
其中,所述接触金属包括欧姆接触金属和肖特基接触金属,所述第一开口中填充有欧姆接触金属,所述第二开口中填充有肖特基接触金属。
9.根据权利要求8所述的金属氧化物半导体场效应管,其特征在于,所述欧姆接触金属和/或所述肖特基接触金属的厚度小于或者等于所述介质层的厚度。
10.根据权利要求8所述的金属氧化物半导体场效应管,其特征在于,所述欧姆接触金属的厚度为60nm至200nm,所述欧姆接触金属的宽度为0.2μm至0.5μm。
11.根据权利要求8所述的金属氧化物半导体场效应管,其特征在于,所述肖特基接触金属的厚度为0.2μm至0.6μm,所述肖特基接触金属的宽度为0.3μm至0.8μm。
12.一种金属氧化物半导体场效应管的制备方法,其特征在于,所述方法包括:
在衬底的上表面形成依次层叠的第一外延层和第二外延层;所述第一外延层的上表面包括间隔设置的第一掩埋区;
在所述第二外延层上表面中的第一目标区域进行第一次离子注入操作,得到间隔设置的离子注入层;
沿所述离子注入层的纵向中心线对所述第二外延层进行刻蚀处理,得到贯穿所述离子注入层的目标沟槽;
在所述目标沟槽的底部进行第二次离子注入操作,以在所述第二外延层中形成与所述目标沟槽的底部接触的第二掩埋区;
在所述目标沟槽中依次制备第一栅极氧化层、第一栅极区、第二栅极氧化层和第二栅极区,得到沟槽区;所述第一栅极氧化层层叠于所述沟槽区的内壁,所述第一栅极区、所述第二栅极氧化层和所述第二栅极区在所述第一栅极氧化层的上表面沿所述第一外延层到所述第二外延层所在方向依次层叠,形成分裂栅结构;
在制备有沟槽区的第二外延层的上表面制备原始介质层;
在所述原始介质层的第二目标区域制备目标开口,并向所述目标开口中填充接触金属,得到介质层;
在所述介质层的上表面制备源极金属层,并在所述衬底的下表面制备漏极金属层,得到如权利要求1至11中任一项所述的金属氧化物半导体场效应管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202411599681.8A CN119584624A (zh) | 2024-11-11 | 2024-11-11 | 一种金属氧化物半导体场效应管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202411599681.8A CN119584624A (zh) | 2024-11-11 | 2024-11-11 | 一种金属氧化物半导体场效应管及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN119584624A true CN119584624A (zh) | 2025-03-07 |
Family
ID=94799011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202411599681.8A Pending CN119584624A (zh) | 2024-11-11 | 2024-11-11 | 一种金属氧化物半导体场效应管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN119584624A (zh) |
-
2024
- 2024-11-11 CN CN202411599681.8A patent/CN119584624A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6667893B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI520337B (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
US10217858B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5565461B2 (ja) | 半導体装置 | |
US9252261B2 (en) | Semiconductor device and manufacturing method of the same | |
US8748977B2 (en) | Semiconductor device and method for producing same | |
CN102403315B (zh) | 半导体装置 | |
JP5557581B2 (ja) | 半導体装置および電力変換装置 | |
JP5984282B2 (ja) | 縦型トレンチ型絶縁ゲートmos半導体装置 | |
JP5671779B2 (ja) | エピタキシャルウエハの製造方法および半導体装置の製造方法 | |
US11961904B2 (en) | Semiconductor device including trench gate structure and buried shielding region and method of manufacturing | |
JP6844163B2 (ja) | 炭化珪素半導体装置 | |
CN108574000B9 (zh) | 半导体装置和半导体装置的制造方法 | |
JP5646044B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2018182234A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
US11342433B2 (en) | Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices | |
JP2018022852A (ja) | 半導体装置およびその製造方法 | |
JP2018026562A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5324157B2 (ja) | 半導体装置およびその製造方法 | |
CN114284358A (zh) | 一种碳化硅功率器件及其制备方法 | |
CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
CN118693160B (zh) | 具有栅氧保护结构的碳化硅mosfet器件及制备方法 | |
JP2023554134A (ja) | 炭化珪素パワーデバイスおよびその製造方法 | |
JP6648852B1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
CN114530504B (zh) | 一种高阈值电压SiC MOSFET器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |