CN118588758B - 功率器件及制备方法、功率模块、功率转换电路和车辆 - Google Patents

Abstract

本发明公开了一种功率器件及制备方法、功率模块、功率转换电路和车辆。该功率器件包括：碳化硅衬底；第一碳化硅外延层，其中，第一碳化硅外延层位于碳化硅衬底的一侧；迁移率增强半导体层，迁移率增强半导体层位于第一碳化硅外延层远离碳化硅衬底的一侧，其中，在同一预设温度下，迁移率增强半导体层的迁移率大于碳化硅的迁移率；第二碳化硅外延层，第二碳化硅外延层位于迁移率增强半导体层远离第一碳化硅外延层的一侧；其中，第二碳化硅外延层远离迁移率增强半导体层的表面设置体区和有源区；平面栅结构，平面栅结构位于第二碳化硅外延层远离迁移率增强半导体层的表面。本发明实施例提供的技术方案降低了功率器件的导通电阻。

Description

功率器件及制备方法、功率模块、功率转换电路和车辆

技术领域

本发明涉及半导体技术领域，尤其涉及一种功率器件及制备方法、功率模块、功率转换电路和车辆。

背景技术

平面型碳化硅金属-氧化物场效应晶体管(SiC MOSFET)功率器件凭借其禁带宽度大、临界击穿电场高、可以耐高温等卓越特性，在电子设备领域的应用越来越广泛。

但是，平面型碳化硅金属-氧化物场效应晶体管功率器件的导通电阻比较大。

发明内容

本发明提供了一种功率器件及制备方法、功率模块、功率转换电路和车辆，以降低功率器件的导通电阻。

根据本发明的一方面，提供了一种功率器件，包括：

碳化硅衬底；

第一碳化硅外延层，其中，所述第一碳化硅外延层位于所述碳化硅衬底的一侧；

迁移率增强半导体层，所述迁移率增强半导体层位于所述第一碳化硅外延层远离所述碳化硅衬底的一侧，其中，在同一预设温度下，所述迁移率增强半导体层的迁移率大于碳化硅的迁移率；

第二碳化硅外延层，所述第二碳化硅外延层位于所述迁移率增强半导体层远离所述第一碳化硅外延层的一侧；其中，所述第二碳化硅外延层远离所述迁移率增强半导体层的表面设置体区和有源区；

平面栅结构，所述平面栅结构位于所述第二碳化硅外延层远离所述迁移率增强半导体层的表面；

源极，所述源极位于所述第二碳化硅外延层远离所述迁移率增强半导体层的表面；

漏极，所述漏极位于所述碳化硅衬底远离所述第一碳化硅外延层的一侧。

可选地，所述迁移率增强半导体层包括半导体外延石墨烯缓冲层；

所述半导体外延石墨烯缓冲层和所述第一碳化硅外延层之间是通过共价键有序键合连接。

可选地，所述半导体外延石墨烯缓冲层的厚度大于或等于0.2nm，且小于或等于0.3nm。

可选地，在同一预设温度下，所述半导体外延石墨烯缓冲层的迁移率大于硅的迁移率。

可选地，还包括保护层，所述保护层位于所述迁移率增强半导体层远离所述第一碳化硅外延层的一侧。

可选地，所述保护层包括金保护层或者三氧化二铝保护层。

根据本发明的另一方面，提供了一种功率器件的制备方法，包括：

提供碳化硅衬底；

在所述碳化硅衬底的一侧形成第一碳化硅外延层；

在所述第一碳化硅外延层远离所述碳化硅衬底的一侧形成迁移率增强半导体层，其中，在同一预设温度下，所述迁移率增强半导体层的迁移率大于碳化硅的迁移率；

在所述迁移率增强半导体层远离所述第一碳化硅外延层的一侧形成第二碳化硅外延层，其中，所述第二碳化硅外延层远离所述迁移率增强半导体层的表面设置体区和有源区；

在所述第二碳化硅外延层远离所述迁移率增强半导体层的一侧形成平面栅结构；

在所述第二碳化硅外延层远离所述迁移率增强半导体层的一侧形成源极；

在所述碳化硅衬底远离所述第一碳化硅外延层的一侧形成漏极。

可选地，在所述第一碳化硅外延层远离所述碳化硅衬底的一侧形成迁移率增强半导体层包括：

对所述第一碳化硅外延层远离所述碳化硅衬底的一侧加热至预设温度，使得所述第一碳化硅外延层远离所述碳化硅衬底的表面的硅蒸发，从而在所述第一碳化硅外延层远离所述碳化硅衬底的表面形成半导体外延石墨烯缓冲层，其中，所述半导体外延石墨烯缓冲层作为所述迁移率增强半导体层，所述半导体外延石墨烯缓冲层和所述第一碳化硅外延层之间是通过共价键有序键合连接。

可选地，对所述第一碳化硅外延层远离所述碳化硅衬底的一侧加热至预设温度，使得所述第一碳化硅外延层远离所述碳化硅衬底的表面的硅蒸发，从而在所述第一碳化硅外延层远离所述碳化硅衬底的表面形成半导体外延石墨烯缓冲层包括：

将碳化硅半导体层和所述第一碳化硅外延层远离所述碳化硅衬底的表面相对设置；

对所述第一碳化硅外延层远离所述碳化硅衬底的一侧以及所述碳化硅半导体层加热至预设温度，以使所述碳化硅半导体层的碳面和所述第一碳化硅外延层远离所述碳化硅衬底的表面在预设温度下提供碳面和硅面之间建立的准平衡条件；其中，所述第一碳化硅外延层远离所述碳化硅衬底的表面为硅面；

所述第一碳化硅外延层远离所述碳化硅衬底的表面的硅蒸发，从而在所述第一碳化硅外延层远离所述碳化硅衬底的表面形成厚度大于或等于0.2nm，且小于或等于0.3nm的半导体外延石墨烯缓冲层。

可选地，在所述迁移率增强半导体层远离所述第一碳化硅外延层的一侧形成第二碳化硅外延层之前还包括：

通过原子层沉积工艺在所述迁移率增强半导体层远离所述第一碳化硅外延层的一侧形成保护层。

根据本发明的另一方面，提供了一种功率模块，包括基板与至少一个如本发明任一实施例所述的功率器件，所述基板用于承载所述功率器件。

根据本发明的另一方面，提供了一种功率转换电路，所述功率转换电路用于电流转换、电压转换、功率因数校正中的一个或多个；

所述功率转换电路包括电路板以及至少一个如本发明任一实施例的功率器件，所述功率器件与所述电路板电连接。

根据本发明的另一方面，提供了一种车辆，包括负载以及如本发明任一实施例的功率转换电路，所述功率转换电路用于将交流电和/或直流电进行转换为交流电和/或直流电后，输入到所述负载。

本发明实施例提供的技术方案，在平面型碳化硅金属-氧化物场效应晶体管功率器件的第一碳化硅外延层和第二碳化硅外延层之间设置了迁移率大于碳化硅迁移率的迁移率增强半导体层，迁移率增强半导体层位于平面栅结构之下的导通通道，显著增加了功率器件内的沟道载流子迁移率，从而降低了功率器件的导通电阻，提高了导通电流和功率密度，降低了功率损耗，增强了散热性能和器件可靠性；功率器件中载流子具有更快的迁移速率，使得功率器件具有更快的相应速度。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术提供的一种平面型碳化硅金属-氧化物场效应晶体管功率器件的结构示意图；

图2是本发明实施例提供的一种功率器件的结构示意图；

图3是本发明实施例提供的另一种功率器件的结构示意图；

图4是本发明实施例提供的一种功率器件的制备方法的流程图；

图5-图9是图4中各步骤对应的结构示意图；

图10是本发明实施例提供的另一种功率器件的制备方法的流程图；

图11是图10中S1301包括的流程示意图；

图12是图11中各步骤对应的结构示意图；

图13是本发明实施例提供的又一种功率器件的制备方法的流程图；

图14-图16是图13中S1401-S170各步骤对应的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进型清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或器的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或器，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或器。

正如上述背景技术中所述，平面型碳化硅金属-氧化物场效应晶体管功率器件的导通电阻比较大。如图1所示，图1是现有技术提供的一种平面型碳化硅金属-氧化物场效应晶体管功率器件的结构示意图，该功率器件包括：衬底001、外延层002、平面栅结构003、源极004和漏极005，其中外延层002设置有漂移区006、体区007和有源区008。平面栅结构003包括栅极介质层009和栅极010。两个有源区008之间的漂移区006存在JFET(JunctionField Effect Transistor)电阻，该电阻比较大，导致整个平面型碳化硅金属-氧化物场效应晶体管功率器件的导通电阻比较大。受限于平面型碳化硅金属-氧化物场效应晶体管功率器件尺寸的限制，无法通过减薄衬底001或者外延层002的厚度来降低功率器件的导通电阻。

针对上述技术问题，本发明实施例提供了如下技术方案：

如图2所示，图2是本发明实施例提供的一种功率器件的结构示意图，该功率器件包括：碳化硅衬底100；第一碳化硅外延层101，其中，第一碳化硅外延层101位于碳化硅衬底100的一侧；迁移率增强半导体层102，迁移率增强半导体层102位于第一碳化硅外延层101远离碳化硅衬底100的一侧，其中，在同一预设温度下，迁移率增强半导体层102的迁移率大于碳化硅的迁移率；第二碳化硅外延层103，第二碳化硅外延层103位于迁移率增强半导体层102远离第一碳化硅外延层101的一侧；其中，第二碳化硅外延层103远离迁移率增强半导体层102的表面设置体区104和有源区105；平面栅结构106，平面栅结构106位于第二碳化硅外延层103远离迁移率增强半导体层102的一侧；源极107，源极107位于第二碳化硅外延层103远离迁移率增强半导体层102的一侧；漏极108，漏极108位于碳化硅衬底100远离第一碳化硅外延层101的一侧。

示例性的，有源区105包括第一导电类型有源区109和第二导电类型有源区110，第一导电类型有源区109的导电类型和体区104的导电类型相反。第二导电类型有源区110的导电类型和体区104的导电类型相同。在其他实施例中，有源区105可以仅包括第一导电类型有源区109。平面栅结构106包括栅极介质层111和栅极112。

需要说明的是，同一半导体材料的迁移率会随着温度的变化而变化。在本发明实施例中，限定在同一预设温度下，迁移率增强半导体层102的迁移率大于碳化硅的迁移率。即在同一预设温度下，迁移率增强半导体层102中电子移动阻力小于碳化硅中载流子的移动阻力，从而显著增加了功率器件内的沟道载流子迁移率，从而降低了功率器件的导通电阻。

本发明实施例提供的技术方案，在平面型碳化硅金属-氧化物场效应晶体管功率器件的第一碳化硅外延层101和第二碳化硅外延层103之间设置了迁移率大于碳化硅迁移率的迁移率增强半导体层102，迁移率增强半导体层102位于平面栅结构106之下的导通通道，显著增加了功率器件内的沟道载流子迁移率，从而降低了功率器件的导通电阻，提高了导通电流和功率密度，降低了功率损耗，增强了散热性能和器件可靠性；功率器件中载流子具有更快的迁移速率，使得功率器件具有更快的相应速度。

需要说明的是，本发明实施例中，平面型碳化硅金属-氧化物场效应晶体管功率器件可以包括N沟道平面型碳化硅金属-氧化物场效应晶体管功率器件或者P沟道平面型碳化硅金属-氧化物场效应晶体管功率器件。对于N沟道平面型碳化硅金属-氧化物场效应晶体管功率器件，第一碳化硅外延层101和第二碳化硅外延层103之间设置了迁移率大于碳化硅迁移率的迁移率增强半导体层102，显著增加了功率器件内的沟道内电子的迁移率。对于P沟道平面型碳化硅金属-氧化物场效应晶体管功率器件，第一碳化硅外延层101和第二碳化硅外延层103之间设置了迁移率大于碳化硅迁移率的迁移率增强半导体层102，显著增加了功率器件内的沟道内空穴的迁移率。示例性的，对于N沟道平面型碳化硅金属-氧化物场效应晶体管功率器件，碳化硅衬底100为N-衬底，第一碳化硅外延层101和第二碳化硅外延层103为N-碳化硅外延层，第一导电类型有源区109为N++有源区，第二导电类型有源区110为P++有源区，体区104为P型体区。

可选地，在上述技术方案的基础上，如图2所示，迁移率增强半导体层102包括半导体外延石墨烯缓冲层；半导体外延石墨烯缓冲层作为迁移率增强半导体层102和第一碳化硅外延层101之间是通过共价键有序键合连接。

具体的，半导体外延石墨烯缓冲层的制备，使用加热的第一碳化硅外延层101，在加热过程中，使得硅在碳之前蒸发，从而在第一碳化硅外延层101表面自发结晶产生了半导体外延石墨烯缓冲层。其中，半导体外延石墨烯缓冲层在生长的过程中和第一碳化硅外延层101之间是通过共价键合连接，无需形成粘结层，简化了制备工艺，且降低了制备成本。半导体外延石墨烯缓冲层作为迁移率增强半导体层102，是一种二维半导体材料，迁移率增强半导体层102和第一碳化硅外延层101之间是通过共价键有序键合连接，半导体外延石墨烯缓冲层具有很高的迁移率，因此在第一碳化硅外延层101和第二碳化硅外延层103之间设置了外延石墨烯缓冲层的技术方案，大大增加了功率器件内的沟道载流子迁移率，从而降低了功率器件的导通电阻。且半导体外延石墨烯缓冲层还具有强度高以及导热率高等优点。

可选地，在上述技术方案的基础上，如图2所示，半导体外延石墨烯缓冲层作为迁移率增强半导体层102时，其厚度大于或等于0.2nm，且小于或等于0.3nm。

具体的，半导体外延石墨烯缓冲层作为迁移率增强半导体层102时，半导体外延石墨烯缓冲层的实质是碳化硅外延层中的单层碳原子，其厚度相当于碳化硅外延层中的单层碳原子的厚度。半导体外延石墨烯缓冲层的厚度大于或等于0.2nm，且小于或等于0.3nm，其平均厚度约为0.25nm。半导体外延石墨烯缓冲层与第一碳化硅外延层101之间的键合是有序且周期性排列的，可以保证半导体外延石墨烯缓冲层作为迁移率增强半导体层102时，是一种二维半导体材料。该半导体外延石墨烯缓冲层的带隙小于硅的带隙，大约为0.6ev。

可选地，在上述技术方案的基础上，在同一预设温度下，该半导体外延石墨烯缓冲层的迁移率大于硅的迁移率。

示例性的，在选定的同一室温条件下，该半导体外延石墨烯缓冲层的室温迁移率大于硅的室温迁移率，最大迁移率可以达到5500cm² V^-1s^-1，大约是硅的室温迁移率的10倍之多，大大增加了功率器件内的沟道载流子迁移率，从而降低了功率器件的导通电阻。室温也称之为常温或者一般温度，一般定义为25摄氏度，有时会设为300K(约27摄氏度)。

可选地，在上述技术方案的基础上，如图3所示，图3是本发明实施例提供的另一种功率器件的结构示意图，该功率器件还包括保护层113，保护层113位于迁移率增强半导体层102远离第一碳化硅外延层101的一侧。

具体的，保护层113是通过原子层沉积工艺形成的薄膜，用于保护迁移率增强半导体层102远离第一碳化硅外延层101的表面，避免在外延形成第二碳化硅外延层103以及后续膜层过程中对迁移率增强半导体层102造成损伤，从而保证迁移率增强半导体层102具有高迁移率，从而增加了功率器件的结构稳定性。可选地，保护层113的厚度比较薄，保护层113的最小厚度为5nm，在实现保护迁移率增强半导体层102远离第一碳化硅外延层101的表面的作用的基础上，对功率器件的导通电阻影响不大。

可选地，在上述技术方案的基础上，如图3所示，保护层113包括金保护层或者三氧化二铝保护层。

具体的，金保护层或者三氧化二铝保护层的物理化学性质稳定，可以实现保护迁移率增强半导体层102远离第一碳化硅外延层101的表面，避免在外延形成第二碳化硅外延层103以及后续膜层过程中对迁移率增强半导体层102造成损伤的作用。

本发明实施例还提供了一种功率器件的制备方法。如图4所示，图4是本发明实施例提供的一种功率器件的制备方法的流程图，该功率器件的制备方法包括：

S110、提供碳化硅衬底。

如图5所示，提供碳化硅衬底100。

S120、在碳化硅衬底的一侧形成第一碳化硅外延层。

如图6所示，通过外延工艺在碳化硅衬底100的一侧形成第一碳化硅外延层101。外延工艺主要包括蒸发生长法、液相外延生长(LPE)、分子束外延生长(MBE)以及化学气相沉积(CVD)中的至少一种。

S130、在第一碳化硅外延层远离碳化硅衬底的一侧形成迁移率增强半导体层，其中，在同一预设温度下，迁移率增强半导体层的迁移率大于碳化硅的迁移率。

需要说明的是，同一半导体材料的迁移率会随着温度的变化而变化。在本发明实施例中，限定在同一预设温度下，迁移率增强半导体层102的迁移率大于碳化硅的迁移率。即在同一预设温度下，迁移率增强半导体层102中电子移动阻力小于碳化硅中载流子的移动阻力，从而显著增加了功率器件内的沟道载流子迁移率，从而降低了功率器件的导通电阻。

如图7所示，在第一碳化硅外延层101远离碳化硅衬底100的一侧形成迁移率大于碳化硅的迁移率的迁移率增强半导体层102，载流子在迁移率增强半导体层102移动的阻力小于载流子在第一碳化硅外延层101移动的阻力，从而显著增加了功率器件内的沟道载流子迁移率，从而降低了功率器件的导通电阻。

S140、在迁移率增强半导体层远离第一碳化硅外延层的一侧形成第二碳化硅外延层，其中，第二碳化硅外延层远离迁移率增强半导体层的表面设置体区和有源区。

如图8所示，通过外延工艺在迁移率增强半导体层102远离第一碳化硅外延层101的一侧形成第二碳化硅外延层103，其中，第二碳化硅外延层103远离迁移率增强半导体层102的表面设置体区104和有源区105。示例性的，有源区105包括第一导电类型有源区109和第二导电类型有源区110，第一导电类型有源区109的导电类型和体区104的导电类型相反。第二导电类型有源区110的导电类型和体区104的导电类型相同。在其他实施例中，有源区105可以仅包括第一导电类型有源区109。

S150、在第二碳化硅外延层远离迁移率增强半导体层的一侧形成平面栅结构。

如图9所示，在第二碳化硅外延层103远离迁移率增强半导体层102的表面形成平面栅结构106。其中，平面栅结构106包括栅极介质层111和栅极112。栅极介质层111可以通过原子层沉积(ALD)工艺制备而成，栅极112可以是多晶硅栅极，其可以通过低压化学气相沉积(LPCVD)工艺制备而成。

S160、在第二碳化硅外延层远离迁移率增强半导体层的一侧形成源极。

如图9所示，在第二碳化硅外延层103远离迁移率增强半导体层102的表面形成源极107。源极107与有源区105连接，其可以通过溅射工艺形成。

S170、在碳化硅衬底远离第一碳化硅外延层的一侧形成漏极。

如图2所示，通过溅射工艺在碳化硅衬底100远离第一碳化硅外延层101的一侧形成漏极108。示例性的，漏极108包括Ti/Ni/Ag的叠层。可选地，在形成漏极108之前可以对碳化硅衬底100进行减薄，以提高功率器件的散热性能。

本发明实施例提供的技术方案，在平面型碳化硅金属-氧化物场效应晶体管功率器件的第一碳化硅外延层101和第二碳化硅外延层103之间形成了迁移率大于碳化硅迁移率的迁移率增强半导体层102，迁移率增强半导体层102位于平面栅结构106之下的导通通道，显著增加了功率器件内的沟道载流子迁移率，从而降低了功率器件的导通电阻，提高了导通电流和功率密度，降低了功率损耗，增强了散热性能和器件可靠性；功率器件中载流子具有更快的迁移速率，使得功率器件具有更快的相应速度。

可选地，在上述技术方案的基础上，如图10所示，图10是本发明实施例提供的另一种功率器件的制备方法的流程图，图10示出的功率器件的制备方法和图4示出的功率器件的制备方法的区别在于，图10对于图1中S130进行了进一步限定，其中，S130在第一碳化硅外延层远离碳化硅衬底的一侧形成迁移率增强半导体层包括：

S1301、对第一碳化硅外延层远离碳化硅衬底的一侧加热至预设温度，使得第一碳化硅外延层远离碳化硅衬底的表面的硅蒸发，从而在第一碳化硅外延层远离碳化硅衬底的表面形成半导体外延石墨烯缓冲层，其中，半导体外延石墨烯缓冲层作为迁移率增强半导体层，半导体外延石墨烯缓冲层和第一碳化硅外延层之间是通过共价键合连接。

如图7所示，对第一碳化硅外延层101远离碳化硅衬底100的一侧加热至预设温度，使得第一碳化硅外延层101远离碳化硅衬底100的表面的硅蒸发，从而在第一碳化硅外延层101远离碳化硅衬底100的表面形成半导体外延石墨烯缓冲层，其中，半导体外延石墨烯缓冲层作为迁移率增强半导体层102，半导体外延石墨烯缓冲层和第一碳化硅外延层101之间是通过共价键合连接。

具体的，半导体外延石墨烯缓冲层的制备，使用加热的第一碳化硅外延层101，在加热过程中，使得硅在碳之前蒸发，从而在第一碳化硅外延层101表面自发结晶产生了半导体外延石墨烯缓冲层。其中，半导体外延石墨烯缓冲层在生长的过程中和第一碳化硅外延层101之间是通过共价键合连接，无需形成粘结层，简化了制备工艺，且降低了制备成本。半导体外延石墨烯缓冲层作为迁移率增强半导体层102，是一种二维半导体材料，迁移率增强半导体层102和第一碳化硅外延层101之间是通过共价键有序键合连接，半导体外延石墨烯缓冲层具有很高的迁移率，因此在第一碳化硅外延层101和第二碳化硅外延层103之间设置了外延石墨烯缓冲层的技术方案，大大增加了功率器件内的沟道载流子迁移率，从而降低了功率器件的导通电阻。且半导体外延石墨烯缓冲层还具有强度高以及导热率高等优点。

可选地，在上述技术方案的基础上，如图11，图11是图10中S1301包括的流程示意图，S1301对第一碳化硅外延层远离碳化硅衬底的一侧加热至预设温度，使得第一碳化硅外延层远离碳化硅衬底的表面的硅蒸发，从而在第一碳化硅外延层远离碳化硅衬底的表面形成半导体外延石墨烯缓冲层包括：

S1301a、将碳化硅半导体层和第一碳化硅外延层远离碳化硅衬底的表面相对设置。

如图12所示，提供碳化硅半导体层114。碳化硅半导体层114的碳面与第一碳化硅外延层101的硅面相对设置。

S1301b、对第一碳化硅外延层远离碳化硅衬底的一侧以及碳化硅半导体层加热至预设温度，以使碳化硅半导体层的碳面和第一碳化硅外延层远离碳化硅衬底的表面在预设温度下提供碳面和硅面之间建立的准平衡条件；其中，第一碳化硅外延层远离碳化硅衬底的表面为硅面。

如图12所示，对第一碳化硅外延层101远离碳化硅衬底100的一侧以及碳化硅半导体层114加热至预设温度，以使碳化硅半导体层114的碳面和第一碳化硅外延层101远离碳化硅衬底100的表面在预设温度下提供碳面和硅面之间建立的准平衡条件；其中，第一碳化硅外延层101远离碳化硅衬底100的表面为硅面。

S1301c、第一碳化硅外延层远离碳化硅衬底的表面的硅蒸发，从而在第一碳化硅外延层远离碳化硅衬底的表面形成厚度大于或等于0.2nm，且小于或等于0.3nm的半导体外延石墨烯缓冲层。

如图12所示，在加热过程中，使得硅在碳之前蒸发，从而在第一碳化硅外延层101表面自发结晶产生了半导体外延石墨烯缓冲层，其中，半导体外延石墨烯缓冲层在生长的过程中和第一碳化硅外延层101之间是通过共价键合连接，无需形成粘结层，简化了制备工艺，且降低了制备成本。由于碳化硅半导体层114的碳面和第一碳化硅外延层101远离碳化硅衬底100的表面在预设温度下提供碳面和硅面之间建立的准平衡条件，在第一碳化硅外延层101远离碳化硅衬底100的表面可以形成厚度等于单层碳原子的厚度的半导体外延石墨烯缓冲层。半导体外延石墨烯缓冲层作为迁移率增强半导体层102时，半导体外延石墨烯缓冲层的实质是碳化硅外延层中的单层碳原子，其厚度相当于碳化硅外延层中的单层碳原子的厚度。半导体外延石墨烯缓冲层的厚度大于或等于0.2nm，且小于或等于0.3nm，其平均厚度约为0.25nm。半导体外延石墨烯缓冲层与第一碳化硅外延层101之间的键合是有序且周期性排列的，可以保证半导体外延石墨烯缓冲层作为迁移率增强半导体层102时，是一种二维半导体材料。该半导体外延石墨烯缓冲层的带隙小于硅的带隙，大约为0.6ev。

可选地，在上述技术方案的基础上，在同一预设温度下，该半导体外延石墨烯缓冲层的迁移率大于硅的迁移率。

示例性的，在选定的同一室温条件下，该半导体外延石墨烯缓冲层的室温迁移率大于硅的室温迁移率，最大迁移率可以达到5500cm² V^-1s^-1，大约是硅的室温迁移率的10倍之多，大大增加了功率器件内的沟道载流子迁移率，从而降低了功率器件的导通电阻。室温也称之为常温或者一般温度，一般定义为25摄氏度，有时会设为300K(约27摄氏度)。

可选地，在上述技术方案的基础上，如图13所示，图13是本发明实施例提供的又一种功率器件的制备方法的流程图，图13示出的功率器件的制备方法和图4以及图9示出的功率器件的制备方法的区别在于，在S140之前还形成了保护层，具体的，S140在迁移率增强半导体层远离第一碳化硅外延层的一侧形成第二碳化硅外延层之前还包括：

S1401、通过原子层沉积工艺在迁移率增强半导体层远离第一碳化硅外延层的一侧形成保护层。

如图14所示，通过原子层沉积工艺在迁移率增强半导体层远离第一碳化硅外延层101的一侧形成保护层113。保护层113是通过原子层沉积工艺形成的薄膜，由于其沉积参数的高度可控型(使其厚度，成份和结构)，具有优异的沉积均匀性和一致性。该保护层113用于保护迁移率增强半导体层102远离第一碳化硅外延层101的表面，避免在外延形成第二碳化硅外延层103以及后续膜层过程中对迁移率增强半导体层102造成损伤，从而保证迁移率增强半导体层102具有高迁移率，从而增加了功率器件的结构稳定性。可选地，可选地，保护层113的厚度比较薄，保护层113的最小厚度为5nm，在实现保护迁移率增强半导体层102远离第一碳化硅外延层101的表面的作用的基础上，对功率器件的导通电阻影响不大。

可选地，通过原子层沉积工艺在迁移率增强半导体层远离第一碳化硅外延层101的一侧形成包括金保护层或者三氧化二铝保护层的保护层113。

具体的，金保护层或者三氧化二铝保护层的物理化学性质稳定，可以实现保护迁移率增强半导体层102远离第一碳化硅外延层101的表面，避免在外延形成第二碳化硅外延层103以及后续膜层过程中对迁移率增强半导体层102造成损伤的作用。

如图15所示，通过原子层沉积工艺在迁移率增强半导体层远离第一碳化硅外延层101的一侧形成保护层113之后还包括：通过外延工艺在迁移率增强半导体层102远离第一碳化硅外延层101的一侧形成第二碳化硅外延层103，其中，第二碳化硅外延层103远离迁移率增强半导体层102的表面设置体区104和有源区105。

如图16所示，在第二碳化硅外延层103远离迁移率增强半导体层102的表面形成平面栅结构106。在第二碳化硅外延层103远离迁移率增强半导体层102的表面形成源极107。如图3所示，通过溅射工艺在碳化硅衬底100远离第一碳化硅外延层101的一侧形成漏极108。

本发明实施例还提供了一种功率模块，该功率模块包括基板与至少一个上述实施例任意所述的功率器件，基板用于承载功率器件。因此本发明实施例提供的功率模块也具有上述实施例中所描述的有益效果，此处不再赘述。

本发明实施例还提供了一种功率转换电路，该功率转换电路用于电流转换、电压转换、功率因数校正中的一个或多个；该功率转换电路包括电路板以及上述实施例中任意所述的功率器件，功率器件与电路板电连接。因此本发明实施例提供的功率转换电路也具有上述实施例中所描述的有益效果，此处不再赘述。

本发明实施例还提供了一种车辆，该车辆包括负载以及如上述实施例任意所述的功率转换电路，功率转换电路用于将交流电和/或直流电进行转换为交流电和/或直流电后，输入到负载。其中，功率转换电路用于将交流电和/或直流电进行转换为交流电和/或直流电后，输入到负载的方案包括：功率转换电路用于将交流电进行转换为交流电后，输入到负载。功率转换电路用于将交流电进行转换为直流电后，输入到负载。功率转换电路用于将直流电进行转换为交流电后，输入到负载。功率转换电路用于将直流电进行转换为直流电后，输入到负载。因此本发明实施例提供的车辆也具有上述实施例中所描述的有益效果，此处不再赘述。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (11)

1.一种功率器件，其特征在于，包括：

碳化硅衬底；

第一碳化硅外延层，其中，所述第一碳化硅外延层位于所述碳化硅衬底的一侧；

迁移率增强半导体层，所述迁移率增强半导体层位于所述第一碳化硅外延层远离所述碳化硅衬底的一侧，其中，在同一预设温度下，所述迁移率增强半导体层的迁移率大于碳化硅的迁移率；

第二碳化硅外延层，所述第二碳化硅外延层位于所述迁移率增强半导体层远离所述第一碳化硅外延层的一侧；其中，所述第二碳化硅外延层远离所述迁移率增强半导体层的表面设置体区和有源区；

平面栅结构，所述平面栅结构位于所述第二碳化硅外延层远离所述迁移率增强半导体层的一侧；

源极，所述源极位于所述第二碳化硅外延层远离所述迁移率增强半导体层的一侧；

漏极，所述漏极位于所述碳化硅衬底远离所述第一碳化硅外延层的一侧；

所述迁移率增强半导体层包括半导体外延石墨烯缓冲层；

所述半导体外延石墨烯缓冲层和所述第一碳化硅外延层之间是通过共价键有序键合连接。

2.根据权利要求1所述的功率器件，其特征在于，所述半导体外延石墨烯缓冲层的厚度大于或等于0.2nm，且小于或等于0.3nm。

3.根据权利要求1或2所述的功率器件，其特征在于，在同一预设温度下，所述半导体外延石墨烯缓冲层的迁移率大于硅的迁移率。

4.根据权利要求1所述的功率器件，其特征在于，还包括保护层，所述保护层位于所述迁移率增强半导体层远离所述第一碳化硅外延层的一侧。

5.根据权利要求4所述的功率器件，其特征在于，所述保护层包括金保护层或者三氧化二铝保护层。

6.一种功率器件的制备方法，其特征在于，包括：

提供碳化硅衬底；

在所述碳化硅衬底的一侧形成第一碳化硅外延层；

在所述第一碳化硅外延层远离所述碳化硅衬底的一侧形成迁移率增强半导体层，其中，在同一预设温度下，所述迁移率增强半导体层的迁移率大于碳化硅的迁移率；

在所述迁移率增强半导体层远离所述第一碳化硅外延层的一侧形成第二碳化硅外延层，其中，所述第二碳化硅外延层远离所述迁移率增强半导体层的表面设置体区和有源区；

在所述第二碳化硅外延层远离所述迁移率增强半导体层的一侧形成平面栅结构；

在所述第二碳化硅外延层远离所述迁移率增强半导体层的一侧形成源极；

在所述碳化硅衬底远离所述第一碳化硅外延层的一侧形成漏极；

在所述第一碳化硅外延层远离所述碳化硅衬底的一侧形成迁移率增强半导体层包括：

对所述第一碳化硅外延层远离所述碳化硅衬底的一侧加热至预设温度，使得所述第一碳化硅外延层远离所述碳化硅衬底的表面的硅蒸发，从而在所述第一碳化硅外延层远离所述碳化硅衬底的表面形成半导体外延石墨烯缓冲层，其中，所述半导体外延石墨烯缓冲层作为所述迁移率增强半导体层，所述半导体外延石墨烯缓冲层和所述第一碳化硅外延层之间是通过共价键有序键合连接。

7.根据权利要求6所述的功率器件的制备方法，其特征在于，对所述第一碳化硅外延层远离所述碳化硅衬底的一侧加热至预设温度，使得所述第一碳化硅外延层远离所述碳化硅衬底的表面的硅蒸发，从而在所述第一碳化硅外延层远离所述碳化硅衬底的表面形成半导体外延石墨烯缓冲层包括：

将碳化硅半导体层和所述第一碳化硅外延层远离所述碳化硅衬底的表面相对设置；

对所述第一碳化硅外延层远离所述碳化硅衬底的一侧以及所述碳化硅半导体层加热至预设温度，以使所述碳化硅半导体层的碳面和所述第一碳化硅外延层远离所述碳化硅衬底的表面在预设温度下提供碳面和硅面之间建立的准平衡条件；其中，所述第一碳化硅外延层远离所述碳化硅衬底的表面为硅面；

所述第一碳化硅外延层远离所述碳化硅衬底的表面的硅蒸发，从而在所述第一碳化硅外延层远离所述碳化硅衬底的表面形成厚度大于或等于0.2nm，且小于或等于0.3nm的半导体外延石墨烯缓冲层。

8.根据权利要求6所述的功率器件的制备方法，其特征在于，在所述迁移率增强半导体层远离所述第一碳化硅外延层的一侧形成第二碳化硅外延层之前还包括：

通过原子层沉积工艺在所述迁移率增强半导体层远离所述第一碳化硅外延层的一侧形成保护层。

9.一种功率模块，其特征在于，包括基板与至少一个如权利要求1-5任一项所述的功率器件，所述基板用于承载所述功率器件。

10.一种功率转换电路，其特征在于，所述功率转换电路用于电流转换、电压转换、功率因数校正中的一个或多个；

所述功率转换电路包括电路板以及至少一个如权利要求1-5任一项所述的功率器件，所述功率器件与所述电路板电连接。

11.一种车辆，其特征在于，包括负载以及如权利要求10所述的功率转换电路，所述功率转换电路用于将交流电和/或直流电进行转换为交流电和/或直流电后，输入到所述负载。