[go: up one dir, main page]

CN117894842A - 用于制造垂直场效应晶体管结构的方法和相应的垂直场效应晶体管结构 - Google Patents

用于制造垂直场效应晶体管结构的方法和相应的垂直场效应晶体管结构 Download PDF

Info

Publication number
CN117894842A
CN117894842A CN202311337924.6A CN202311337924A CN117894842A CN 117894842 A CN117894842 A CN 117894842A CN 202311337924 A CN202311337924 A CN 202311337924A CN 117894842 A CN117894842 A CN 117894842A
Authority
CN
China
Prior art keywords
region
conductivity type
channel
connection
connection region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311337924.6A
Other languages
English (en)
Inventor
C·胡贝尔
D·克雷布斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN117894842A publication Critical patent/CN117894842A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

垂直场效应晶体管结构包括：半导体本体(100)，其具有第一导电类型(n)的第一连接区和第二连接区；第一导电类型(n)或第二导电类型(p)的通道区，其布置在第一和第二连接区之间；多个延伸到半导体本体中的沟道，其从第二连接区延伸通过通道区直至进入到第一连接区中并构造通道区和第二连接区的鳍片；布置在沟道中的控制电极，其与通道区相邻且相对于半导体本体绝缘地布置；连接在第一和第二连接区之间且与通道区并联连接的击穿电流路径，其包括至少一个pn结，并且构造成在达到施加在第一和第二连接区之间的阈值电压时导通。半导体本体在沟道下方的第一连接区(12，14)中具有第二导电类型(p)的相应的掺杂区(90；90a)。

Description

用于制造垂直场效应晶体管结构的方法和相应的垂直场效应 晶体管结构
技术领域
本发明涉及一种用于制造垂直场效应晶体管结构的方法和一种相应的垂直场效应晶体管结构。
背景技术
在功率电子器件中应用具有宽带隙的半导体(例如碳化硅(SiC)或氮化镓(GaN))时，通常使用具有垂直沟道区域的功率MOSFET(TMOSFET)。
在TMOSFET的概念中，位于半导体材料中的n+源区和p沟道区被延伸至n-漂移区中的沟道(也称为沟槽(Trenches))中断。在沟槽内布置有栅极电极，该栅极电极通过栅极氧化物与半导体材料分离并且用于控制通道区。
通过适当选择几何形状、外延掺杂、通道掺杂和屏蔽(Screening)掺杂，可以优化这种TMOSFET的导通电阻、阈值电压、短路电阻、氧化物负载和击穿电压。
图3示出了根据现有技术DE 102 24 201B4作为本发明的出发点的垂直场效应晶体管结构的局部透视图。
图3所示的半导体构件实现一种n型导电的垂直沟道MOSFET，其具有布置在沟道处的屏蔽结构。当然，这种已知结构也可应用于p型导电的MOSFET，其中，以下阐述的掺杂剂必须互换。
该半导体构件包括半导体本体100，其具有n掺杂的第一连接区12、14。所述第一连接区12、14在半导体本体100的背侧的区域中是较强n掺杂的，并且在那里形成MOSFET的n+漏极区12，而较弱n掺杂的n-漂移区14邻接n+漏极区12。半导体本体100还包括p通道区或体区(Body-Zone)20，其与n-漂移区14邻接并构造在n-漂移区14和构造在正侧的区域中的强n掺杂的第二n+连接区30之间。第二n+连接区30形成MOSFET的源极区。
从半导体本体100的正侧101开始，多个沟道60(图3中示出其中两个)延伸穿过n+源极区30、p体区20直至半导体本体100的n-漂移区14中。
在沟道60的侧壁的区域中分别布置有控制电极40，其在连接在一起时形成MOSFET的栅极电极。这些栅极电极40通过栅极绝缘层50相对于半导体本体100绝缘，并在半导体本体的垂直方向上从n+源极区30沿着p体区20延伸至n-漂移区14，以便在施加适当的操控电位时沿着n+源极区30和n-漂移区14之间的沟道的侧壁在体区20中形成导电通道。
该半导体构件包括多个相同类型的晶体管结构，即具有相应的n+源极区30、p体区20和栅极电极40的所谓单元，其中，示例中的所有单元共同具有n-漂移区14和n+漏极区12。在此，所有单元的n+源极区30彼此导电连接，以形成一个共同的源极区，并且所有单元的栅极电极40彼此导电连接，以形成一个共同的栅极电极。
图3所示的半导体构件包括一个具有电极80的屏蔽结构，该电极80构造在相应的沟道60中并通过另一绝缘层70相对于相应的栅极电极40绝缘。该电极80在沟道的整个长度上在垂直方向上延伸，并在沟道60的底部接触漂移区14的区域中的半导体本体100。在电极80与漂移区14之间的接触区域中设有p掺杂区90，其通过电极80接触并且完全覆盖该区域中的电极。p掺杂区90和漂移区14或漏极区12形成一个二极管，其电路符号在图3中标注，并且在所示的n型导电的MOSFET中，该二极管在源极-漏极方向上在导通方向上极化或在漏极-源极方向上在阻断方向上极化。该二极管在漏极-源极方向上的击穿电压可以通过p掺杂区90的掺杂进行调节。由此，在p掺杂区构造JFET，其用于在短路情况下限制通过通道区的电流。
布置在沟道60中的电极80与n+源极区30短路。为此，在沟道的上部区域中的电极80在沟道60的侧壁处与n+源极区30直接邻接。电极80——其优选由金属或多晶硅、特别是n掺杂或p掺杂的多晶硅组成——因此同时用作n+源极区30的连接接触部，从而该电极80可以在沟道60上方直接接触，用于接触n+源极区30，从而可以省去布置在沟道之间的半导体区域上方的接触连接部，即所谓的台面区域(Mesa-Bereichen)。
半导体构件还包括强p掺杂的p+体连接区域22，如从图3的透视图中可以清楚地看到的那样，其从n+源极区30的区段之间的p体区20延伸直至半导体本体100的正侧并在沟道60的上部区域中接触电极80，从而电极80通过p+体连接区域22使p体区20和n+源极区30短路，用于以已知的方式避免寄生双极效应。在半导体构件中，可以省去在沟道之间构造的半导体区域(即所谓的台面区域)中的用于短路n+源极区30和p体区20的单独的接触部。
为了将p体区20连接到电极80以实现短路，窄的p+体连接区域22就足够了，从而在台面区域中在此所需的空间是小的。通过n+源极区30和p体区20的短路产生的源极30和漏极14之间的体二极管相应于屏蔽结构的二极管进行极化。
屏蔽结构的阈值电压设定为小于体二极管的阈值电压。当在源极-漏极方向上施加正向电压时，电流的大部分流经屏蔽结构的在导通方向上极化的二极管，从而p+体连接区22——p体区20和n+源极区30通过该p+体连接区22短路——的横截面可以是小的，并且因此可以实现节省空间。因此，与传统的半导体构件相比，沟道60之间的硅区域的尺寸可以减小，这有助于降低半导体构件的特定的接通电阻。
当施加正的漏极-源极电压时和当施加相对于源极电位为正的栅极电位时，已知半导体构件与传统的MOSFET类似地运行，其开关符号如图3中所示。如果在MOSFET阻断的情况下漏极-源极电压超过由p掺杂区90和漂移区14构成的二极管的阈值电压，则反向电流从连接到漏极区12的漏极连接端通过漂移区14、p掺杂区90和电极80流向连接到电极80的源极连接端。在反向施加电压(即在源极-漏极方向上的正电压)时，这种击穿结构与体二极管类似地运行，并承受当时流过的电流的大部分，从而p体区20的连接接触部可以小地且节省空间地构造。
例如，在没有施加栅极电压的情况下接通时，图3所示的TMOSFET可能会发生短路。在这种情况下，在半导体构件处施加高的漏极电压，在不采取适当的应对措施的情况下会流动很高的短路电流，从而导致构件损坏。
短路电流的限制可以通过由p掺杂区90形成的JFET来实现，其中，从p掺杂区90中产生的空间电荷区彼此靠近，从而发生短路电流的掐断。因此，在短路情况下p掺杂区90充当p-屏蔽区。
在这种TMOSFET中存在的一个普遍优化问题是，在设计任何功率MOSFET时，都必须在低接通电阻(即在低漏极电压下的大电流)和低短路电流(即在高漏极电压下的小电流)之间找到折衷方案。
发明内容
本发明提供了根据本发明的垂直场效应晶体管结构和根据本发明的用于制造垂直场效应晶体管结构的方法。
优选的扩展方案是相应的可选实施方式。
本发明的优点
本发明所基于的基本思想是，p体连接部比p体区域实施得更深，即延伸到n-漂移区中。因此，在沟道下方形成PN结，该PN结降低在高漏极电压的情况下的电阻并且因此有助于减小短路电流。在高漏极电压的情况下，在n-漂移区中形成耗尽区，其导致构件的电阻增加。在短路情况下，电阻的增加恰好在此有助于限制短路电流。
沟道优选借助循环氧化和氧化蚀刻的方式进行加宽，从而位于沟道之间的台面变窄形成鳍片(Finnen)。
根据一个优选的扩展方案，反向电流路径在沟道中延伸，其中，在沟道中布置有相应的电极，该电极与第二连接区导电连接，并且相对于控制电极电绝缘，并在沟道的底部接触第二导电类型的掺杂区。
根据另一可选的扩展方案，第二导电类型的体连接区域电接触第二导电类型的掺杂区，其中，反向电流路径延伸通过第二导电类型的体连接区域和第二导电类型的掺杂区。这具有如下优点：可以省去对沟道中的连接端的用于制造电极的开销大的工艺。
根据另一优选的扩展方案，第一连接区具有第一导电类型的较低掺杂的漂移区域和第一导电类型的较高掺杂的漏极区域，第二导电类型的掺杂区布置在漂移区域中，并且第二导电类型的体连接区域延伸到漂移区域中。
根据另一优选的扩展方案，在第一连接区域与通道区之间设置有第一导电类型的扩散区。这有助于改善电流分布。
根据另一优选的扩展方案，半导体本体由碳化硅或氮化镓组成。
附图说明
下面将参照图中所示的实施方式进一步阐述本发明的特征和优点。
附图示出：
图1a)-h)示出用于阐述根据本发明的第一实施方式的用于制造垂直场效应晶体管结构的方法和相应的垂直场效应晶体管结构的示意性截面图；
图2a)、b)示出用于阐述根据本发明的第二实施方式的用于制造垂直场效应晶体管结构的方法和相应的垂直场效应晶体管结构的示意性截面图；以及
图3示出作为本发明的出发点的现有技术DE 102 24 201B4中的垂直场效应晶体管结构的局部透视图。
具体实施方式
在附图中，相同的附图标记表示相同的或功能相同的元件。
图1a)-h)示出了用于阐述根据本发明的第一实施方式的用于制造垂直场效应晶体管结构的方法和相应的垂直场效应晶体管结构的示意性截面图。
图1a)示出了一个半导体本体100，其具有：在背侧的区域中的强n掺杂区12，即后期的n+漏极区；与n+漏极区12邻接的较弱n掺杂的n-漂移区14；与n-漂移区14邻接的p掺杂区20，即后期的体区；以及在正侧101处与体区20邻接的强n掺杂区，即后期的n+源极区30。可选地，在n-漂移区14和体区20之间可以设置n扩散区14a，其在运行时有助于更好的电流分布。必要时，扩散区14a也可以更深地处在n-漂移区14中，或更深地延伸到n-漂移区14中，特别是直至在p-屏蔽区90之间。
通过提供以半导体晶片的形式的半导体本体100和接下来已知的外延和注入步骤实现根据图1a)的过程状态。借助硬掩模M，通过沟槽蚀刻工艺将沟道60蚀刻到正侧101中，并且接下来在沟道60的壁上沉积杂散氧化物(Streuoxid)120。可选地(图中未示出)，还可以执行n-注入步骤，用以在n-漂移区14中产生n-扩散区。
根据图1b)，接下来进行p-注入I，用以在沟道60下方在n-漂移区14中形成p掺杂区90(p-屏蔽区)。
与图3所示的已知结构不同，在通过硬掩模M中的相应的开口进行p-注入I的情况下，也在第三维度中通过p+掺杂区域22'接触p体区20，所述p+掺杂区域22'与n+源区30沿着n+p鳍片FI交替。
此外，与图3中的p+掺杂区域22相比，将p+掺杂区域22'注入深得多。在该实施方式中，p+掺杂区域22'尤其延伸直至n-漂移区14中，如图1b)中通过虚线所示和图1c)中的透视区段截面图所示的那样。
通过退火步骤可以扩散和激活p掺杂区90和p+掺杂区域22'。
进一步参考图1d)，移除硬掩膜M和杂散氧化物120。
接下来，根据图1e)，将沟道60加宽，其中，在侧向由变窄的n+/p台面区域(也称为n+/p鳍片FI)对经加宽的沟道60'进行限界。这通过对n+/p台面区域进行循环氧化和氧化蚀刻来实现。通过该步骤移除n+/p台面区域的侧壁上不期望的p-注入区域，所述p-注入区域可能由图1b)中的注入步骤I生成。
图1f)示出了栅极绝缘层50和多晶硅层40'沉积后的结构，由所述多晶硅层40'根据图1g)在经加宽的沟道60'的侧壁处制造栅极电极40。
例如，这些栅极电极40可以通过所谓的多晶侧壁墙工艺(Polyspacer-Prozess)制造。为此，例如通过各向异性的蚀刻方法对多晶硅层40进行长时间的来回蚀刻直至将多晶硅层40在沟道60'的底部处移除，并从半导体本体100的正侧101移除，以及部分地从经加宽的沟道60'的上部区域中的侧壁移除。同样，将栅极绝缘层50从正侧101移除。
最后，在栅极电极60的裸露区域上产生绝缘层70，例如氧化层。为此，可以要么将绝缘层70沉积在栅极电极40上，要么使栅极电极40经受氧化处理。接下来，将绝缘层70从半导体本体100的正侧101移除以及在经加宽的沟道60'的底部区域中移除。
接下来，以电极材料(例如金属或多晶硅)填充经加宽的沟道60'，以制造电极80(如图1h所示)，从而获得根据本发明的实施方式的垂直场效应晶体管结构。
如果电极由金属或n掺杂的硅组成，则有利地在制造电极80之前，至少在p掺杂区的区域中在半导体本体100的裸露的正侧101上施加硅化物，用以在电极80和p掺杂区90之间获得良好的欧姆接触，从而防止在该过渡部处产生pn结或肖特基接触部。栅极电极40的接触可以如在已知的沟道晶体管的情况下那样地进行，此处不再描述。
在此，上述过程顺序只针对单元阵列(Zellenfeld)中的过程。在单元阵列之外，还需要考虑其他过程，例如边缘终止(Randabschluss)以及接触垫引出(Kontaktpad-Herausführungen)等。此外，每个步骤都可能包含多个子步骤，在此不一一列举。
图2a)、b)示出用于阐述根据本发明的第二实施方式的用于制造垂直场效应晶体管结构的方法和相应的垂直场效应晶体管结构的示意性截面图。
图2a)示出了根据第二实施方式的已完成的垂直场效应晶体管结构的类似于图1f)的过程状态。
与图1f)不同，根据图2a)，将p+掺杂区域22”更深地注入n-漂移区14中。这导致p+掺杂区域22”和p掺杂区90a接触，并且因此彼此电连接。以这种方式，不需要通过电极80对p掺杂区90a(p-屏蔽区)进行电连接。这具有优点，因为现在可以省去在沟道60'中用于制造电极80而进行的这种连接的开销大的处理。
因此，根据图2a)的沟道60'仅以绝缘层I填充，以获得平坦的(planare)正侧101。此外，也可以施加其他层用以填充和平坦化。特别是，当深地注入到n-漂移层14的区域22”的情况下，可以省去电极40的两个部分，所述区域22”接触p掺杂区90a。在这种情况下(未示出)，沟道完全以电极材料填充，并且在表面处借助绝缘层I绝缘。
图2b)示出与图1c)类似的过程状态，用于以透视区段截面图说明p+掺杂区域22”和p掺杂区90a接触。
尽管本发明根据优选的实施例进行了描述，但并不局限于此。特别是，所提及的材料和拓扑结构只是示例性的，并不局限于所阐述的示例。此外，所示的几何形状也只是示例性的，并且可以根据需要进行任意的改变。
虽然在上述的实施方式中，p+掺杂区和p掺杂区是在一个共同的注入步骤中形成的，但也可以为此使用两个独立的注入步骤。

Claims (12)

1.一种垂直场效应晶体管结构，所述垂直场效应晶体管结构具有：
半导体本体(100)，所述半导体本体(100)具有第一导电类型(n)的第一连接区(12，14)和第一导电类型(n)的第二连接区(30)；
通道区(20)，所述通道区(20)布置在第一和第二连接区(12，14，30)之间，且所述通道区(20)是第一导电类型(n)的或与所述第一导电类型互补的第二导电类型(p)的；
多个沟道(60’)，所述沟道(60’)延伸到所述半导体本体(100)中，并且所述沟道(60’)从所述第二连接区(30)通过所述通道区(20)直至达到所述第一连接区(12，14)中并且构造所述通道区(20)和所述第二连接区(30)的鳍片(FI)，
控制电极(40)，所述控制电极(40)布置在所述沟道(60’)中，并且所述控制电极(40)与所述通道区(20)相邻且相对于所述半导体本体(100)绝缘地布置；
反向电流路径，所述反向电流路径连接在第一和第二连接区(12，14；30)之间且与所述通道区(20)并联连接，所述反向电流路径具有至少一个pn结并且构造成在达到施加在所述第一和第二连接区(12，14；30)之间的阈值电压时导通；
其中，所述半导体本体(100)在所述沟道(60’)下方在所述第一连接区(12，14)中具有所述第二导电类型(p)的相应的掺杂区(90；90a)；
其中，所述鳍片(FI)具有所述第二导电类型(p)的体连接区域(22'；22”)，所述体连接区域(22'；22”)电接触所述通道区(20)和所述第二连接区(30)；以及
其中，所述第二导电类型(p)的体连接区域(22'；22”)延伸到所述漂移区(14)中。
2.根据权利要求1所述的垂直场效应晶体管结构，其中，所述反向电流路径在所述沟道(60')中延伸，其中，在所述沟道(60')中布置有相应的电极(80)，所述电极(80)与所述第二连接区(30)导电连接，并且所述电极(80)相对于所述控制电极(40)电绝缘，并且所述电极(80)在所述沟道(60')的底部接触所述第二导电类型(p)的掺杂区(90；90a)。
3.根据权利要求1所述的垂直场效应晶体管结构，其中，所述第二导电类型(p)的体连接区域(22”)电接触所述第二导电类型(p)的掺杂区(90a)，其中，击穿电流路径延伸通过所述第二导电类型(p)的体连接区(22”)和所述第二导电类型(p)的掺杂区(90a)。
4.根据权利要求1、2或3所述的垂直场效应晶体管结构，其中，所述第一连接区(12，14)具有所述第一导电类型(n)的较低掺杂的漂移区域(14)和较高掺杂的漏极区域(12)，所述第二导电类型(p)的掺杂区(90；90a)布置在所述漂移区域(14)中，其中，所述第二导电类型(p)的体连接区域(22'；22”)延伸到所述漂移区域(14)中。
5.根据权利要求1至4中任一项所述的垂直场效应晶体管结构，其中，在所述第一连接区域(12，14)和所述通道区(20)之间设置有所述第一导电类型(n)的扩散区(14a)。
6.根据权利要求1至5中任一项所述的垂直场效应晶体管结构，其中，所述半导体本体(100)由碳化硅(SiC)或氮化镓(GaN)组成。
7.一种用于制造垂直场效应晶体管结构的方法，所述方法包括以下步骤：
提供半导体本体(100)，所述半导体本体具有第一导电类型(n)的第一连接区(12，14)和第一导电类型(n)的第二连接区(30)，以及通道区(20)，所述通道区(20)布置在第一和第二连接区(12，14；30)之间，且所述通道区(20)是所述第一导电类型(n)的或与所述第一导电类型互补的第二导电类型(p)的；
形成多个沟道(60’)，所述沟道(60’)延伸到所述半导体本体(100)中，且所述沟道(60’)从所述第二连接区(30)通过所述通道区(20)延伸到所述第一连接区(12、14)中并构造所述通道区(20)和第二连接区(30)的鳍片(FI)；
形成控制电极(40)，所述控制电极(40)布置在所述沟道(60')中，且所述控制电极(40)与所述通道区(20)相邻并且相对于所述半导体本体(100)绝缘地布置；
形成反向电流路径，所述反向电流路径在所述第一和第二连接区(12，14；30)之间并与所述通道区(20)并联连接，所述反向电流路径具有至少一个pn结并且构造成在达到所述第一和第二连接区(12，14；30)之间施加的阈值电压时导通；
在所述沟道(60')下方在所述第一连接区(12，14)中形成所述第二导电类型(p)的相应的掺杂区(90；90a)；
在所述鳍片(FI)中形成所述第二导电类型(p)的体连接区域(22'；22”)，所述体连接区域(22'；22”)电接触所述通道区(20)和所述第二连接区(30)；并且
其中，所述第二导电类型(p)的体连接区域(22'；22”)形成为，使得所述体连接区域(22'；22”)延伸到所述漂移区(14)中。
8.根据权利要求7所述的方法，其中，在共同的注入步骤(I)中形成所述第二导电类型(p)的掺杂区(90；90a)和所述第二导电类型(p)的体连接区(22'；22”)。
9.根据权利要求7或8所述的方法，其中，所述反向电流路径在所述沟道(60')中延伸，其中，在所述沟道(60')中布置相应的电极(80)，所述电极(80)与所述第二连接区(30)导电连接，并且所述电极(80)相对于所述控制电极(40)电绝缘，并且所述电极(80)在所述沟道(60')底部接触所述第二导电类型(p)的掺杂区(90；90a)。
10.根据权利要求7或8所述的方法，其中，所述第二导电类型(p)的体连接区域(22”)形成为，使得所述体连接区域(22”)电接触所述第二导电类型(p)的掺杂区(90a)，其中，所述击穿电流路径延伸通过所述第二导电类型(p)的体连接区域(22”)和所述第二导电类型(p)的掺杂区(90a)。
11.根据权利要求7至10中任一项所述的方法，其中，所述第一连接区(12，14)具有所述第一导电类型(n)的较低掺杂的漂移区域(14)和所述第一导电类型(n)的较高掺杂的漏极区域(12)，所述第二导电类型(p)的掺杂区(90；90a)布置在所述漂移区域(14)中，其中，所述第二导电类型(p)的体连接区(22'；22”)延伸到所述漂移区域(14)中。
12.根据权利要求7至11中任一项所述的方法，其中，在所述第一连接区域(12，14)和所述通道区(20)之间设置所述第一导电类型(n)的扩散区(14a)。
CN202311337924.6A 2022-10-14 2023-10-16 用于制造垂直场效应晶体管结构的方法和相应的垂直场效应晶体管结构 Pending CN117894842A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022210835.3 2022-10-14
DE102022210835.3A DE102022210835A1 (de) 2022-10-14 2022-10-14 Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur

Publications (1)

Publication Number Publication Date
CN117894842A true CN117894842A (zh) 2024-04-16

Family

ID=90572710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311337924.6A Pending CN117894842A (zh) 2022-10-14 2023-10-16 用于制造垂直场效应晶体管结构的方法和相应的垂直场效应晶体管结构

Country Status (3)

Country Link
US (1) US20240128372A1 (zh)
CN (1) CN117894842A (zh)
DE (1) DE102022210835A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392273B1 (en) * 2000-01-14 2002-05-21 Rockwell Science Center, Llc Trench insulated-gate bipolar transistor with improved safe-operating-area
DE10224201B4 (de) 2002-05-31 2010-11-25 Infineon Technologies Ag Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
DE102014226161B4 (de) * 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102018104581B4 (de) * 2017-03-24 2021-11-04 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
JP6896593B2 (ja) * 2017-11-22 2021-06-30 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
DE102022210835A1 (de) 2024-04-25
US20240128372A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
TWI591789B (zh) 用於製造具有一屏蔽電極結構之一絕緣閘極半導體裝置之方法
CN109638069B (zh) 半导体装置
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
US8021947B2 (en) Method of forming an insulated gate field effect transistor device having a shield electrode structure
US8362548B2 (en) Contact structure for semiconductor device having trench shield electrode and method
US7915672B2 (en) Semiconductor device having trench shield electrode structure
US9306018B2 (en) Trench shielding structure for semiconductor device and method
US8466513B2 (en) Semiconductor device with enhanced mobility and method
US8269272B2 (en) Semiconductor device and method for manufacturing the same
US9917184B2 (en) Semiconductor component that includes a clamping structure and method of manufacturing the semiconductor component
US20240194754A1 (en) Semiconductor device and corresponding methods of manufacture
CN103383966B (zh) 具有改善的鲁棒性的半导体器件
CN104752492B (zh) 用于制造半导体器件的方法和半导体器件
JP2008016747A (ja) トレンチｍｏｓ型炭化珪素半導体装置およびその製造方法
CN108281351B (zh) 用于制造竖直半导体器件的方法和竖直半导体器件
JP7029711B2 (ja) 半導体装置
CN104465767A (zh) 半导体器件、集成电路及半导体器件的制造方法
CN117378049A (zh) 半导体装置
US20240371928A1 (en) Method for producing a vertical field-effect transistor structure and corresponding vertical field-effect transistor structure
US11004839B1 (en) Trench power MOSFET with integrated-schottky in non-active area
JP2023500880A (ja) 縦型電界効果トランジスタおよびその形成のための方法
CN117894842A (zh) 用于制造垂直场效应晶体管结构的方法和相应的垂直场效应晶体管结构
CN111490102A (zh) 沟槽栅极半导体装置及其制造方法
US20240290880A1 (en) Method for producing a vertical field-effect transistor structure and corresponding vertical field-effect transistor structure
JP2025063782A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication