[go: up one dir, main page]

CN116088631B - 一种电源电路和存储器 - Google Patents

一种电源电路和存储器 Download PDF

Info

Publication number
CN116088631B
CN116088631B CN202310381597.8A CN202310381597A CN116088631B CN 116088631 B CN116088631 B CN 116088631B CN 202310381597 A CN202310381597 A CN 202310381597A CN 116088631 B CN116088631 B CN 116088631B
Authority
CN
China
Prior art keywords
voltage
temperature
control
output
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310381597.8A
Other languages
English (en)
Other versions
CN116088631A (zh
Inventor
倪潼
颜崇根
季汝敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202310381597.8A priority Critical patent/CN116088631B/zh
Publication of CN116088631A publication Critical patent/CN116088631A/zh
Application granted granted Critical
Publication of CN116088631B publication Critical patent/CN116088631B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

本公开涉及集成电路领域，公开了一种电源电路和存储器。其中，电源电路包括：温度传感电路和生成电路。温度传感电路，被配置为根据温度生成模拟化的第一温控电压；第一温控电压随温度呈线性变化；生成电路，连接温度传感电路，被配置为接收第一温控电压，将第一温控电压转换为第一数字信号，根据第一数字信号生成数字化的第二温控电压；其中，第二温控电压包括多个电压值，每个电压值在对应的一个温度区间内恒定。本公开实施例能够根据温度的变化，适时地调整集成电路中的电压/电流条件，来抵消温度变化所带来的负面影响，进而提高集成电路的性能。

Description

一种电源电路和存储器
技术领域
本公开涉及集成电路领域，尤其涉及一种电源电路和存储器。
背景技术
集成电路在运行过程中，由于电流的热效应，会导致其温度的升高。运行的强度越大，则温度升高得越剧烈。另一方面，外部环境的温度变化，也会影响到集成电路的温度。因此，集成电路的运行需要适应不同的温度条件。
发明内容
有鉴于此，本公开实施例提供了一种电源电路和存储器，能够根据温度的变化，适时地调整集成电路中的电压/电流条件，来抵消温度变化所带来的负面影响，进而提高集成电路的性能。
本公开实施例的技术方案是这样实现的：
本公开实施例提供了一种电源电路，所述电源电路包括：温度传感电路，被配置为根据温度生成模拟化的第一温控电压；所述第一温控电压随温度呈线性变化；生成电路，连接所述温度传感电路，被配置为接收所述第一温控电压，将所述第一温控电压转换为第一数字信号，根据所述第一数字信号生成数字化的第二温控电压；其中，所述第二温控电压包括多个电压值，每个所述电压值在对应的一个温度区间内恒定。
上述方案中，所述生成电路包括：第一转换电路，被配置为接收所述第一温控电压和基准电压，输出所述第一数字信号；所述第一数字信号包括2n位第一数据，n为正整数；第一箝位电路，连接第一转换电路，被配置为接受所述第一数字信号，根据第一预设温度范围，对所述第一数字信号进行处理，输出第二数字信号；所述第二数字信号包括2n位第二数据，n为正整数；第二转换电路，连接所述第一箝位电路，被配置为接收并根据所述第二数字信号，输出对应的所述第二温控电压。
上述方案中，所述第一转换电路包括：第一参考电压生成单元和比较单元；所述第一参考电压生成单元，被配置为接收基准电压，生成依次减小的2n个第一参考电压；所述比较单元，连接所述第一参考电压生成单元，被配置为接收所述第一温控电压和2n个所述第一参考电压，将每个所述第一参考电压与所述第一温控电压进行比较，得到2n个第一比较结果；每个所述第一比较结果对应为所述第一数字信号中的一位第一数据。
上述方案中，所述第一参考电压生成单元包括：2n+1个依次串联的第一分压电阻；第一个所述第一分压电阻的第一端连接基准电压端，最后一个所述第一分压电阻的第二端连接接地端；每个所述第一分压电阻的第二端输出对应的所述第一参考电压。
上述方案中，所述比较单元包括：2n个第一比较器；每个所述第一比较器的第一输入端对应接收一个所述第一参考电压；每个所述第一比较器的第二输入端均接收所述第一温控电压；每个所述第一比较器的输出端对应输出一个所述第一比较结果。
上述方案中，所述第一箝位电路包括：第一编码器、第一箝位单元和第一译码器；所述第一编码器，连接所述第一转换电路，被配置为接收所述第一数字信号，将所述第一数字信号编码为n位的编码信息；所述编码信息与温度一一对应；所述第一箝位单元，被配置为接收所述编码信息、第一参考码和第二参考码，将所述编码信息、所述第一参考码和所述第二参考码比较后输出，输出第二编码信息；所述第二编码信息对应的温度位于所述第一预设温度范围内；所述第一译码器，连接所述第一箝位单元，被配置为根据所述第二编码信息，译码输出所述第二数字信号。
上述方案中，所述第一箝位单元包括：第一比较单元、第二比较单元、第一选通器和第二选通器；所述第一预设温度范围包括上限温度和下限温度；所述第一比较单元，被配置为接收并比较所述编码信息和所述第一参考码，输出第一选通控制信号；其中，所述第一参考码对应所述上限温度；若所述第一参考码大于所述编码信息，则所述第一选通控制信号为第一电平；若所述第一参考码小于所述编码信息，则所述第一选通控制信号为第二电平；所述第一选通器，被配置为接收所述编码信息、所述第一参考码和所述第一选通控制信号，在所述第一选通控制信号为第二电平的情况下，输出所述第一参考码；或者，在所述第一选通控制信号为第一电平的情况下，输出所述编码信息；所述第二比较单元，被配置为接收并比较所述编码信息和所述第二参考码，输出第二选通控制信号；其中，所述第二参考码对应所述下限温度；若所述第二参考码大于所述编码信息，则所述第二选通控制信号为第二电平；若所述第二参考码小于所述编码信息，则所述第二选通控制信号为第一电平；所述第二选通器，被配置为接收所述第二参考码和所述第二选通控制信号，以及，从所述第一选通器接收所述编码信息或所述第一参考码，在所述第二选通控制信号为第二电平的情况下，输出所述第二参考码；或者，在所述第二选通控制信号为第一电平的情况下，输出从所述第一选通器接收的所述编码信息或所述第一参考码。
上述方案中，所述第二转换电路包括：第一线性电压调节单元和第二温控电压生成单元；所述第一线性电压调节单元，被配置为接收基准电压，并根据所述基准电压比较调节，输出第一基准电压；所述第二温控电压生成单元，连接所述第一线性电压调节器，被配置为根据所述第二数字信号和所述第一基准电压，输出对应的所述第二温控电压。
上述方案中，第二转换电路还包括:第一控制单元和第二控制单元；所述第一控制单元，连接所述第一线性电压调节单元，被配置为接收m位的控制码，根据所述控制码调节第一基准电压；所述第二控制单元，连接所述第二温控电压生成单元，被配置为接收所述控制码，根据所述控制码调节所述第二温控电压。
上述方案中，所述第一线性电压调节单元包括：第一放大器、第一电流源和保护电阻；所述第一电流源包括：串联的第一MOS管和第二MOS管；所述第一放大器的正输入端接收所述基准电压；所述第一放大器的输出端连接所述第二MOS管的栅极；所述第一放大器的负输入端连接所述第二MOS管的源极；所述第一MOS管的漏极和栅极相连接；所述保护电阻的第一端连接所述第二MOS管的源极，所述保护电阻的第二端接地。
上述方案中，所述第二温控电压生成单元包括：2n个第二分压电阻和2n个传输晶体管；2n个所述第二分压电阻依次串联；第一个所述第二分压电阻的第一端连接至所述第一基准电压，最后一个所述第二分压电阻的第二端和地端耦接；每个所述传输晶体管的栅极对应接收所述第二数字信号中的一位数据；每个所述传输晶体管的漏极对应连接一个所述第二分压电阻的第一端；每个所述传输晶体管的源极并联，输出所述第二温控电压。
上述方案中，所述第一控制单元包括：第二译码器和2m个第二电流源；所述第二译码器，被配置为接收所述控制码，译码出2m位第一控制码；每个所述第二电流源包括：串联的第三MOS管和第四MOS管；其中，每个所述第三MOS管的源极连接至所述第一MOS管的源极，每个所述第三MOS管的栅极连接至所述第一MOS管的栅极；每个所述第四MOS管的栅极对应接收一位所述第一控制码，每个所述第四MOS管的源极连接第一个第二分压电阻的第一端。
上述方案中，所述第二控制单元包括：第三译码器、多个第三分压电阻和2m个控制晶体管；所述第三译码器，被配置为接收所述控制码，译码出2m位的第二控制码；多个串联连接的第三分压电阻，其中第一个第三分压电阻的第一端连接最后一个第二分压电阻的第二端，其中最后一个第三分压电阻的第二端接地；每个所述控制晶体管和对应的至少一个第三分压电阻并联；每个所述控制晶体管的栅极对应接收所述第二控制码的一位；每个所述控制晶体管，被配置为受控于所述第二控制码，将与其并联的所述第三分压电阻短接，以调节所述第二温控电压。
上述方案中，所述电源电路还包括：输出控制电路；所述输出控制电路，连接所述生成电路，被配置为接收所述第二温控电压、第一限制电压和第二限制电压，对所述第二温控电压进行箝位，生成第三温控电压；其中，所述第三温控电压的最大值对应所述第一限制电压，所述第三温控电压的最小值对应所述第二限制电压。
上述方案中，所述输出控制电路包括：第二箝位单元、第二线性电压调节单元和控制信号生成单元；所述第二箝位单元，被配置为接收所述第二温控电压、第一限制电压、第二限制电压和反馈控制信号，根据所述反馈控制信号对应输出初始输出电压，在所述反馈控制信号表征所述第二温控电压大于所述第一限制电压的情况下，所述初始输出电压为所述第一限制电压；或者，在所述反馈控制信号表征所述第二温控电压小于所述第二限制电压的情况下，所述初始输出电压为所述第二限制电压；否则，所述初始输出电压为所述第二温控电压；所述第二线性电压调节单元，连接所述第二箝位单元的输出端，被配置为接收所述初始输出电压，比较并输出目标输出电压；所述控制信号生成单元，连接所述第二线性电压调节单元的输出端，被配置为根据所述目标输出电压、所述第一限制电压和所述第二限制电压，将所述目标输出电压分别与所述第一限制电压和所述第二限制电压进行比较，根据比较结果生成所述反馈控制信号。
上述方案中，所述反馈控制信号包括：第一反馈信号、第二反馈信号和第三反馈信号；所述第二箝位单元包括：第一传输门、第二传输门和第三传输门；所述第一传输门的输入端接收所述第一限制电压，所述第一传输门的控制端接收所述第一反馈信号，所述第一传输门的输出端连接至所述第二箝位单元的输出端；所述第二传输门的输入端接收所述第二温控电压，所述第二传输门的控制端接收所述第二反馈信号，所述第二传输门的输出端连接至所述第二箝位单元的输出端；所述第三传输门的输入端接收所述第二限制电压，所述第三传输门的控制端接收所述第三反馈信号，所述第三传输门的输出端连接至所述第二箝位单元的输出端。
上述方案中，所述控制信号生成单元包括：第二比较器、第三比较器、第一与门、第二与门、第三与门；所述第二比较器的正输入端接收所述第一限制电压，所述第二比较器的负输入端接收所述目标输出电压，所述第二比较器输出第二比较结果；所述第三比较器的正输入端接收所述目标输出电压，所述第三比较器的负输入端接收所述第二限制电压，所述第三比较器输出第三比较结果；所述第一与门分别接收所述第二比较结果和所述第三比较结果，所述第一与门输出所述第一反馈信号；所述第二与门分别接收所述第二比较结果和所述第三比较结果的反相值，所述第二与门输出所述第二反馈信号；所述第三与门分别接收所述第二比较结果的反相值和所述第三比较结果，所述第三与门输出所述第三反馈信号。
本公开实施例还提供了一种存储器，所述存储器包括如上述方案中所述的电源电路。
由此可见，本公开实施例提供了一种电源电路及存储器。其中，电源电路包括：温度传感电路和生成电路。温度传感电路，被配置为根据温度生成模拟化的第一温控电压；第一温控电压随温度呈线性变化；生成电路，连接温度传感电路，被配置为接收第一温控电压，将第一温控电压转换为第一数字信号，根据第一数字信号生成数字化的第二温控电压；其中，第二温控电压包括多个电压值，每个电压值在对应的一个温度区间内恒定。这样，生成了与温度相关的第二温控电压，从而能够根据温度的变化，适时地调整集成电路中的电压/电流条件，来抵消温度变化所带来的负面影响，进而提高了集成电路的性能。同时，第二温控电压的取值范围仅包括离散的多个电压值，而每个电压值对应于一个温度区间，每个电压值在对应的一个温度区间内恒定。相比于随温度连续变化的电压，第二温控电压对于温度的敏感度更低，不易因微小的温度变化而改变电压，进而，减少电路中的误判。
附图说明
图1为本公开实施例提供的电源电路的结构示意图一；
图2A为本公开实施例提供的第一温控电压的示意图一；
图2B为本公开实施例提供的第一温控电压的示意图二；
图3为本公开实施例提供的第二温控电压的示意图一；
图4为本公开实施例提供的电源电路中的生成电路的结构示意图一；
图5为本公开实施例提供的电源电路中的生成电路的结构示意图二；
图6为本公开实施例提供的电源电路中的第一转换电路的结构示意图；
图7为本公开实施例提供的电源电路中的译码电路的结构示意图一；
图8为本公开实施例提供的电源电路中的第二转换电路的结构示意图一；
图9为本公开实施例提供的电源电路中的第二转换电路的结构示意图二；
图10为本公开实施例提供的电源电路中的第二转换电路的结构示意图三；
图11为本公开实施例提供的电源电路中的第二转换电路的结构示意图四；
图12为本公开实施例提供的第二温控电压的示意图二；
图13为本公开实施例提供的电源电路中的温度传感电路的结构示意图一；
图14为本公开实施例提供的电源电路中的温度传感电路的结构示意图二；
图15为本公开实施例提供的电源电路的结构示意图二；
图16为本公开实施例提供的电源电路中的输出控制电路的结构示意图一；
图17为本公开实施例提供的电源电路中的输出控制电路的结构示意图二；
图18为本公开实施例提供的电源电路的结构示意图三；
图19为本公开实施例提供的存储器的结构示意图一；
图20为本公开实施例提供的存储器的结构示意图二。
具体实施方式
为了使本公开的目的、技术方案和优点更加清楚，下面结合附图和实施例对本公开的技术方案进一步详细阐述，所描述的实施例不应视为对本公开的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本公开保护的范围。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
如果发明文件中出现“第一/第二”的类似描述则增加以下的说明，在以下的描述中，所涉及的术语“第一\第二\第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。
集成电路的温度变化，可能对集成电路中的电元件造成影响，例如，影响电容的充/放电速度，又如，影响晶体管的寄生参数。因此，根据温度的变化，适时地调整集成电路中的电压/电流条件，能够抵消温度变化所带来的负面影响，进而提高集成电路的性能。
图1是本公开实施例提供的电源电路的一种可选的结构示意图，如图1所示，电源电路80包括：温度传感电路10和生成电路20。
温度传感电路10，被配置为根据温度生成模拟化的第一温控电压Vtemp1。第一温控电压Vtemp1随温度呈线性变化。
生成电路20，连接温度传感电路10，被配置为接收第一温控电压Vtemp1，将第一温控电压Vtemp1转换为第一数字信号，根据第一数字信号生成数字化的第二温控电压Vtemp2。其中，第二温控电压Vtemp2包括多个电压值，每个电压值在对应的一个温度区间内恒定。
本公开实施例中，图2A和图2B示例出了第一温控电压Vtemp1随温度变化的曲线，如图2A和图2B所示例，第一温控电压Vtemp1随温度呈连续的线性变化，也即，第一温控电压Vtemp1是模拟化的。其中，第一温控电压Vtemp1可以随着温度的升高而降低（参考图2A），第一温控电压Vtemp1也可以随着温度的升高而升高（参考图2B），可以通过设置不同的温度传感电路10来实现。参考图2A和图2B，每个温度，分别对应了一个第一温控电压Vtemp1，例如，温度值T1~T8分别对应了电压值V1~V8，也就是说，在当前温度为温度值T1~T8中任一个的情况下，第一温控电压Vtemp1为电压值V1~V8中对应的一个。
本公开实施例中，图3示例出了第二温控电压Vtemp2随温度变化的曲线，如图3所示例，第二温控电压Vtemp2随当前温度呈离散的变化，也即，第二温控电压Vtemp2是数字化的。参考图3，第二温控电压Vtemp2包括多个电压值，每个电压值对应于当前温度中的一个温度区间，例如，第二温控电压Vtemp2包括了电压值V3、V4和V5，其中，电压值V3对应了温度区间T3~T4，电压值V4对应了温度区间T4~T5，电压值V5对应了温度区间T5~T6。也就是说，在当前温度为区间T3~T4中任一温度值的情况下，为第二温控电压Vtemp2为电压值V3，以此类推。
继续参考图3，第二温控电压Vtemp2可以被箝位于电压下限Vclamp-和电压上限Vclamp+之间。也就是说，在当前温度低于温度下限T3的情况下，第二温控电压Vtemp2保持为电压下限Vclamp-；在当前温度高于温度上限T6的情况下，第二温控电压Vtemp2保持为电压上限Vclamp+。这里，可以通过调整生成电路20中的元件，来调整箝位的电压下限Vclamp-和电压上限Vclamp+，以及，调整温度下限和温度上限。
可以理解的是，本公开实施例通过对模拟化的第一温控电压进行数字化处理，将第一温控电压转换为第一数字信号，进而，根据第一数字信号生成数字化的第二温控电压。这样，生成了与当前温度相关的第二温控电压，从而能够根据温度的变化，适时地调整集成电路中的电压/电流条件，来抵消温度变化所带来的负面影响，进而提高了集成电路的性能。
同时，第二温控电压的取值范围仅包括离散的多个电压值，而每个电压值对应于当前温度中的一个温度区间，每个电压值在对应的一个温度区间内恒定。相比于随温度连续变化的电压，第二温控电压的对于温度的敏感度更低，不易因微小的温度变化而改变电压，进而，减少电路中的误判。其中，电路中的误判，例如，栅极电压改变而导致晶体管的误开启，又如，输入电压改变而导致比较器输出结果错误。
在本公开的一些实施例中，如图4所示，生成电路20包括：第一转换电路201、第一箝位电路202和第二转换电路203。
第一转换电路201，被配置为接收第一温控电压Vtemp1和基准电压Vref，输出第一数字信号DS1；其中，第一数字信号DS1包括2n位第一数据，n为正整数。
第一箝位电路202，连接第一转换电路201，被配置为接受第一数字信号DS1，根据第一预设温度范围，对第一数字信号DS1进行处理，输出第二数字信号code2；第二数字信号code2包括2n位第二数据。
第二转换电路203，连接第一箝位电路202，被配置为接收并根据第二数字信号code2，输出对应的第二温控电压Vtemp2。
可以理解的是，第一箝位电路可以根据第一预设温度范围，实现对输出的第二温控电压进行箝位。这样，可以将第二温控电压箝位在上/下限之间，避免电压值过高或者过低而损伤到电路中器件的可靠性，从而提高了集成电路的性能。
在本公开的一些实施例中，如图5所示，第一转换电路201包括：第一参考电压生成单元204和比较单元205。
第一参考电压生成单元204，被配置为接收基准电压Vref，生成依次减小的2n个第一参考电压。
比较单元205，连接第一参考电压生成单元204，被配置为接收第一温控电压Vtemp1和2n个第一参考电压，将每个第一参考电压与第一温控电压Vtemp1进行比较，得到2n个第一比较结果。
需要说明的是，图5以n=3为例，第一参考电压生成单元204生成8个第一参考电压V1~V8；相应的，比较单元205，将8个第一参考电压V1~V8中的每个与第一温控电压Vtemp1进行比较后，得到8个第一比较结果Com1~Com8。
本公开实施例中，结合图4和图5，每个第一比较结果对应为第一数字信号DS1中的一位第一数据。例如，在8个第一比较结果Com1~Com8中，第1个第一比较结果Com1为“1”，其余第一比较结果为“0”，那么，第一数字信号DS1为“10000000”；又如，在8个第一比较结果Com1~Com8中，第1个第一比较结果Com1和第2个第一比较结果Com2为“1”，其余第一比较结果为“0”，那么，第一数字信号DS1为“11000000”。
需要说明的是，图5仅以n=3为例进行说明，而并非是对本公开实施例的限制。在本公开的一些实施例中，n也可以为其他值，下文不再赘述。例如，在n=4的情况下，第一参考电压生成单元204生成16个第一参考电压，比较单元205可以得到16个第一比较结果，即第一数字信号DS1包括了16位数据。
在本公开的一些实施例中，如图6所示，第一参考电压生成单元204包括：2n+1个依次串联的第一分压电阻（包括电阻R11至电阻R19）。第一个第一分压电阻R11的第一端连接基准电压端Vref，最后一个第一分压电阻R19的第二端连接接地端。每个第一分压电阻的第二端输出对应的第一参考电压（包括电压V1至电压V8）。
需要说明的是，图6以n=3为例，第一参考电压生成单元204包括9个依次串联的第一分压电阻R11~R19。9个第一分压电阻R11~R19将基准电压Vref分压，也即，9个第一分压电阻R11~R19被施加的电压之和为基准电压Vref。其中，基准电压Vref可以是与温度无关的恒定电压，也即，当前温度的变化不会使得基准电压Vref发生变化。
进一步的，每个第一参考电压对应生成于每相邻两个第一分压电阻之间的连接点，也即，第一参考电压V1~V8是由基准电压Vref被分压后得到的。以9个第一分压电阻R11~R19的阻值均相等为例进行说明，则V1的值为
Figure SMS_1
，V2的值为/>
Figure SMS_2
，依次类推，V8的值为
Figure SMS_3
，也即，V1至V8的值依次减小。
需要说明的是，第一分压电阻R11~R19的阻值也可以被设置为不相等，则第一参考电压V1~V8的值也会相应发生变化，也就是说，可以通过设置各个第一分压电阻的阻值，来调整第一参考电压的值。另一方面，也可以通过改变基准电压Vref，来调整第一参考电压的值。
在本公开的一些实施例中，如图6所示，比较单元205包括：2n个第一比较器2051。每个第一比较器2051的第一输入端对应接收一个第一参考电压。2n个第一比较器2051的第二输入端均接收第一温控电压Vtemp1。每个第一比较器2051的输出端对应输出一个第一比较结果。
需要说明的是，图6以n=3为例，比较单元205包括了8个第一比较器2051。第一比较器2051的第一输入端分别对应接收第一参考电压V1~V8，并将第一参考电压V1~V8与第一温控电压Vtemp1进行比较，从而对应输出了第一比较结果Com1~Com8。
本公开实施例中，继续参考图6，第一温控电压Vtemp1的值发生变化，则会改变8个第一比较结果Com1~Com8。进一步的，由于第一数字信号DS1由所有的第一比较结果组成，每个第一比较结果对应为第一数字信号DS1中的一位数据，因此，第一温控电压Vtemp1的不同值，会对应生成不同的第一数字信号DS1。
本公开实施例中，由于第一参考电压V1至V8的值依次减小，那么，若第一温控电压Vtemp1大于V1，则第一温控电压Vtemp1大于第一参考电压V1至V8中的任一个，进而，8个第一比较器2051均会输出低电平（即“0”），第一数字信号DS1即为“00000000”。若第一温控电压Vtemp1处于V2和V1之间，则第一温控电压Vtemp1小于第一参考电压V1，且第一温控电压Vtemp1大于第一参考电压V2至V8中的任一个，进而，第1个第一比较器2051会输出高电平（即“1”），第2个至第8个第一比较器2051均会输出低电平（即“0”），第一数字信号DS1即为“10000000”。依次类推。
可以理解的是，第一转换电路通过生成依次减小的2n个第一参考电压，并将每个第一参考电压与第一温控电压进行比较，从而得到第一数字信号。由于第一温控电压随当前温度呈线性变化，因此，生成的第一数字信号也与当前温度相对应，进而，能够根据温度的变化，适时地调整集成电路中的电压/电流条件，来抵消温度变化所带来的负面影响，提高了集成电路的性能。
在本公开的一些实施例中，结合图4和图7，第一箝位电路202包括：第一编码器206、第一箝位单元207和第一译码器208。
第一编码器206，连接第一转换电路201，被配置为接收第一数字信号DS1（包括Com1~Com8），将第一数字信号DS1编码为n位的编码信息A3A2A1（即包括3位数据A3、A2和A1）；编码信息与温度一一对应。
第一箝位单元207，被配置为接收编码信息A3A2A1，以及接收第一参考码A9A8A7（即包括3位数据A9、A8和A7）和第二参考码A6A5A4（即包括3位数据A6、A5和A4），将编码信息A3A2A1、第一参考码A9A8A7和第二参考码A6A5A4比较后输出，输出第二编码信息（包括3位数据Out1、Out2和Out3）；第二编码信息对应的温度位于第一预设温度范围内。
第一译码器208，连接第一箝位单元207，被配置为根据第二编码信息，译码输出第二数字信号（包括8位数据B1~B8）。
需要说明的是，图7以n=3为例进行说明，编码信息、第一参考码、第二参考码和第二编码信息均包括了n位数据，第一数字信号和第二数字信号均包括了2n位数据。这并不是对本公开实施例的限制，后文不再赘述。
本公开实施例中，继续结合图4和图7，第一编码器206在收到第一数字信号DS1（即8个第一比较结果Com1~Com8）后，会对第一数字信号DS1进行编码，输出编码信息code1（包括3位数据A1、A2和A3），其中，编码信息code1包括n位数据，即编码信息code1包括图5中的3位数据A1、A2和A3。例如，若第一数字信号DS1为“10000000”，则编码信息code1为“001”；若若第一数字信号DS1为“11000000”，则编码信息code1为“010”。
下表1示出了第一温控电压Vtemp1、第一数字信号DS和编码信息code1的一种可选的对应关系。参考表1，由于第一参考电压V1至V8的值依次减小，那么，若第一温控电压Vtemp1大于V1，则第一温控电压Vtemp1大于第一参考电压V1至V8中的任一个，进而，8个第一比较器2051均会输出低电平（即“0”），第一数字信号DS1即为“00000000”，编码信息code1为“000”。若第一温控电压Vtemp1处于V2和V1之间，则第一温控电压Vtemp1小于第一参考电压V1，且第一温控电压Vtemp1大于第一参考电压V2至V8中的任一个，进而，第1个第一比较器2051会输出高电平（即“1”），第2个至第8个第一比较器2051均会输出低电平（即“0”），第一数字信号DS1即为“10000000” ，编码信息code1为“001”。依次类推。
表1
Figure SMS_4
；
下表2示出了第二编码信息（包括3位数据Out1、Out2和Out3）被译码为对应的第二数字信号（包括8位数据B1~B8）。参考表2，不同的第二数字信号可以对应不同的温度值T1~T8，而第二数字信号可以被用于控制第二温控电压Vtemp2的大小，这样，便可以建立温度值与第二温控电压Vtemp2的对应关系。
表2
Figure SMS_5
；
在本公开的一些实施例中，参考图7，第一箝位单元207包括：第一比较单元2071、第二比较单元2072、第一选通器2073和第二选通器2074。第一预设温度范围包括上限温度和下限温度。
第一比较单元2071，被配置为接收并比较编码信息A3A2A1和第一参考码A9A8A7，输出第一选通控制信号E1；其中，第一参考码A9A8A7对应上限温度；若第一参考码A9A8A7大于编码信息A3A2A1，则第一选通控制信号E1为第一电平（例如高电平，即“1”）；若第一参考码A9A8A7小于编码信息A3A2A1，则第一选通控制信号E1为第二电平（例如低电平，即“0”）。
第一选通器2073，被配置为接收编码信息A3A2A1、第一参考码A9A8A7和第一选通控制信号E1，在第一选通控制信号E1为第二电平的情况下，输出第一参考码A9A8A7；或者，在第一选通控制信号E1为第一电平的情况下，输出编码信息A3A2A1。
第二比较单元2072，被配置为接收并比较编码信息A3A2A1和第二参考码A6A5A4，输出第二选通控制信号E2；其中，第二参考码A6A5A4对应下限温度；若第二参考码A6A5A4大于编码信息A3A2A1，则第二选通控制信号E2为第二电平（例如低电平，即“0”）；若第二参考码A6A5A4小于编码信息A3A2A1，则第二选通控制信号E2为第一电平（例如高电平，即“1”）。
第二选通器2074，被配置为接收第二参考码A6A5A4和第二选通控制信号E2，以及，从第一选通器2073接收编码信息A3A2A1或第一参考码A9A8A7，在第二选通控制信号E2为第二电平的情况下，输出第二参考码A6A5A4；或者，在第二选通控制信号E2为第一电平的情况下，输出从第一选通器2073接收的编码信息A3A2A1或第一参考码A9A8A7。
本公开实施例中，参考图7，编码信息包括了3位数据A3、A2和A1，第一参考码包括了3位数据A9、A8和A7，第二参考码包括了3位数据A6、A5和A4。第一比较单元2071，由第一输入端H接收第一参考码A9A8A7，由第二输入端L接收编码信息A3A2A1，可以将编码信息A3A2A1对应的二进制数值，和第一参考码A9A8A7对应的二进制数值进行比较；例如，若编码信息A3A2A1为“010”，第一参考码A9A8A7为“110”，则编码信息A3A2A1小于第一参考码A9A8A7。进一步的，在编码信息A3A2A1小于第一参考码A9A8A7的情况下，第一比较单元2071输出第一电平的第一选通控制信号E1（其值为“1”，高电平）至第一选通器2073，进而，第一选通器2073选择编码信息A3A2A1输出至第二选通器2074；相应的，在编码信息A3A2A1大于第一参考码A9A8A7的情况下，第一比较单元2071输出第二电平的第一选通控制信号E1（其值为“0” ，低电平）至第一选通器2073，进而，第一选通器2073选择第一参考码A9A8A7输出至第二选通器2074。
继续参考图7，第二比较单元2072，由第一输入端H接收编码信息A3A2A1，由第二输入端L接收第二参考码A6A5A4，可以将编码信息A3A2A1对应的二进制数值，和第二参考码A6A5A4对应的二进制数值进行比较；例如，若编码信息A3A2A1为“010”，第二参考码A6A5A4为“001”，则编码信息A3A2A1大于第二参考码A6A5A4。进一步的，在编码信息A3A2A1小于第二参考码A6A5A4的情况下，第二比较单元2072输出第二电平的第二选通控制信号E2（其值为“0” ，低电平）至第二选通器2074，进而，第二选通器2074选择第二参考码A6A5A4输出至第一译码器208；相应的，在编码信息A3A2A1大于第二参考码A6A5A4的情况下，第二比较单元2072输出第一电平的第二选通控制信号E1（其值为“1” ，高电平）至第二选通器2074，进而，第二选通器2074将接收自第一选通器2073的编码信息A3A2A1或第一参考码A9A8A7选择输出至第一译码器208。
也就是说，第一参考码A9A8A7对应上限温度，第二参考码A6A5A4对应下限温度，从而对编码信息A3A2A1对应的温度进行箝位。在编码信息A3A2A1对应的温度小于下限温度的情况下；也即，在编码信息A3A2A1的二进制数值小于第二参考码A6A5A4的二进制数值的情况下，第一箝位单元207会将第二参考码A6A5A4作为数据Out1、Out2和Out3，输出至第一译码器208。在编码信息A3A2A1对应的温度大于上限温度的情况下，也即，在编码信息A3A2A1的二进制数值大于第一参考码A9A8A7的二进制数值的情况下，第一箝位单元207会将第一参考码A9A8A7作为数据Out1、Out2和Out3，输出至第一译码器208。在编码信息A3A2A1对应的温度处于下限温度和上限温度之间的情况下，也即，在编码信息A3A2A1的二进制数值，小于第一参考码A9A8A7的二进制数值，且大于第二参考码A6A5A4的二进制数值的情况下，第一箝位单元207会将编码信息A3A2A1作为数据Out1、Out2和Out3，输出至第一译码器208。
可以理解的是，通过对编码信息进行比较后输出，可以实现对温度进行箝位，进而，可以对第二温控电压进行箝位。这样，可以避免电压值随着温度无限制地变化，保证第二温控电压为电路实现基本功能所对应的电压值，从而提高了集成电路的性能。
在本公开的一些实施例中，如图8所示，第二转换电路203包括：第一线性电压调节单元209和第二温控电压生成单元210。
第一线性电压调节单元209，被配置为接收基准电压Vref，并根据基准电压Vref比较调节，输出第一基准电压Vint。
第二温控电压生成单元210，连接第一线性电压调节单元209，被配置为根据第二数字信号code2和第一基准电压Vint，输出对应的第二温控电压Vtemp2。
在本公开的一些实施例中，如图9所示，第二转换电路203还包括：第一控制单元211和第二控制单元212；
第一控制单元211，连接第一线性电压调节单元209，被配置为接收m位的控制码code3，根据控制码code3调节第一基准电压Vint；
第二控制单元212，连接第二温控电压生成单元212，被配置为接收控制码code3，根据控制码code3调节第二温控电压Vtemp2。
在本公开的一些实施例中，如图10所示，第一线性电压调节单元209包括：第一放大器Amp2、第一电流源和保护电阻R5。第一电流源包括：串联的第一MOS管MP4和第二MOS管MN1。第一放大器Amp2的正输入端接收基准电压Vref。第一放大器Amp2的输出端连接第二MOS管MN1的栅极；第一放大器Amp2的负输入端连接第二MOS管MN1的源极。第一MOS管MP4的漏极和栅极相连接。保护电阻R5的第一端连接第二MOS管MN1的源极，保护电阻R5的第二端接地。
本公开实施例中，参考图10，第二MOS管MN1的源极生成参考电流I1。第一MOS管MP4的栅极连接MOS管MP41的栅极，MOS管MP41的漏极生成第一基准电压Vint。第一放大器Amp2、第一MOS管MP4和第二MOS管MN1组成了LDO（Linear Drop Out regulator，线性稳压器），其中，第一放大器Amp2输出端的电压控制第二MOS管MN1的开启程度，而第二MOS管MN1的源极电流又反馈到第一放大器Amp2的负输入端。这样，能够加深负反馈的同时，降低噪声，提高第一基准电压Vint的稳定性。
在本公开的一些实施例中，如图10所示，第二温控电压生成单元210包括：2n个第二分压电阻（包括R20至R27）和2n个传输晶体管（包括MN6至MN13）。
本公开实施例中，参考图10，2n个第二分压电阻R20~R27依次串联；第一个第二分压电阻R20的第一端连接至第一基准电压Vint，最后一个第二分压电阻R27的第二端和地端耦接。这样，每两个第二分压电阻之间，会得到初始输出电压Vint的一个分电压，各个分电压的大小依次降低。每个第二分压电阻R20~R27的第一端输出对应的第二温控电压Vtemp2，也就是说，第二温控电压Vtemp2根据所采集的分电压的不同，而具有不同的大小。
继续参考图10，每个传输晶体管MN6~MN13的栅极对应接收第二数字信号（包括8位数据B1~B8）中的一位数据；每个传输晶体管MN6~MN13的漏极对应连接一个第二分压电阻R20~R27的第一端，每个传输晶体管MN6~MN13的源极并联，输出第二温控电压Vtemp2。同时，结合表2，由于第二数字信号的数据B1~B8是与当前温度相关的，这样，根据当前温度，可以控制传输晶体管MN6~MN13的开启，进而，控制第二温控电压Vtemp2的大小。
可以理解的是，第二温控电压生成单元根据对应于当前温度的第二数字信号，输出第二温控电压。这样，能够根据温度的变化，适时地调整集成电路中的电压/电流条件，来抵消温度变化所带来的负面影响，提高了集成电路的性能。
在本公开的一些实施例中，如图11所示，第一控制单元211包括：第二译码器Dec2和2m个第二电流源。
本公开实施例中，参考图11，第二译码器Dec2，被配置为接收控制码，译码出2m位第一控制码。需要说明的是，图11以m=2为例，第二译码器Dec2接收的控制码包括2位数据C1和C2，第二译码器Dec2输出的第一控制码包括4位数据D1、D2、D3和D4。
本公开实施例中，继续参考图11，每个第二电流源包括：串联的第三MOS管（包括MP5至MP8）和第四MOS管（包括MN2至MN5）。具体的，NMOS管MN2和PMOS管MP5组成第1个第二电流源，NMOS管MN3和PMOS管MP6组成第2个第二电流源，NMOS管MN4和PMOS管MP7组成第3个第二电流源，NMOS管MN5和PMOS管MP8组成第4个第二电流源，从而组成了2m个第二电流源（m=2）。其中，每个第三MOS管MP5~MP8的源极连接至第一MOS管MP4的源极，每个第三MOS管MP5~MP8的栅极连接至第一MOS管MP4的栅极；每个第四MOS管MN2~MN5的栅极对应接收一位第一控制码D1~D4。
本公开实施例中，继续参考图11，2m个第二电流源，均能镜像于第一电流源，生成一个与参考电流I1相同大小的电流，也就是说，电流I2、I3、I4和I5均相等于参考电流I1。电流I2、I3、I4和I5会汇聚至第一控制单元211的输出端，从而生成初始输出电压Vint。
进一步的，第四MOS管MN2~MN5受控于2m位第一控制码D1~D4而导通，从而可以调整初始输出电压Vint的大小。
表3示例出了控制码（包括2位数据C1和C2）和第一控制码（包括4位数据D1、D2、D3和D4）的对应关系。
表3
Figure SMS_6
；
结合图11和表3，当控制码为“00”时，第一控制码为“1000”，第四MOS管MN2导通，初始输出电压Vint由电流I2生成。当控制码为“01”时，第一控制码为“1100”，第四MOS管MN2和MN3导通，初始输出电压Vint则由电流I2和I3生成。以此类推。这样，可以通过控制码，来控制第二温控电压Vtemp2随温度变化的斜率。
图12示出了第二温控电压Vtemp2随温度变化的曲线。参考图12，导通的第二电流源的数量越多，则第二温控电压Vtemp2随温度变化的斜率越大，即曲线1至曲线4的斜率依次增大。
可以理解的是，第一控制单元根据控制码，来控制第二温控电压随温度变化的斜率。同时，第一控制单元既可以产生随温度升高而升高的第二温控电压，也可以产生随温度降低而降低的第二温控电压，其根据控制码选通电压就可以实现，也就是说，第一控制单元不仅仅可以控制上升的斜率，也可以控制降低对应的斜率。这样，能够提供不同的温度补偿速度，从而能够应对不同使用场景的要求，提高了集成电路的适应性。
在本公开的一些实施例中，参考图11，第二控制单元212包括：第三译码器Dec3、多个第三分压电阻（包括R30~R39，以及R5）和2m个控制晶体管（包括MN14~MN17）。第三译码器Dec，被配置为接收控制码（包括2位数据C1和C2），译码出2m位的第二控制码（包括4位数据E1~E4）。
继续参考图11，多个串联连接的第三分压电阻R30~R39，其中第一个第三分压电阻R30的第一端连接最后一个第二分压电阻R27的第二端，其中最后一个第三分压电阻R36~R39的第二端接地。
继续参考图11，每个控制晶体管和对应的至少一个第三分压电阻并联；每个控制晶体管的栅极对应接收第二控制码E1~E4的一位。每个控制晶体管，被配置为受控于第二控制码，将与其并联的第三分压电阻短接，以调节第二温控电压Vtemp2。
也就是说，2m个控制晶体管MN14~MN17的源极和漏极，依次连接于多个第三分压电阻之间，每个控制晶体管与若干个第三分压电阻并联。每个控制晶体管的栅极对应接收第二控制码E1~E4的一位。2m个控制晶体管，被配置为受控于第二控制码E1~E4，将部分第三分压电阻短接，以调整第二控制单元212的电阻值，进而调节第二温控电压Vtemp2。
例如，若数据E1为“1”，则控制晶体管MN14被开启，第三分压电阻R30被短接；若数据E2为“1”，则控制晶体管MN15被开启，第三分压电阻R31和R32被短接。这样，可以调整第二控制单元212接入第一控制单元211和第二温控电压生成单元210之间的阻值；进而，可以保证电压随温度变化曲线中的起始电压相同。
在本公开的一些实施例中，如图13所示，温度传感电路10包括：第二放大器Amp4、第五MOS管MP10、第六MOS管MP11、第七MOS管MP12、第一电阻R8、第二电阻R9和第一BJT管Q3。第五MOS管MP10的源极，连接第六MOS管MP11的源极和第七MOS管MP12的源极。第二放大器Amp4的输出端，连接第五MOS管MP10的栅极、第六MOS管MP11的栅极和第七MOS管MP12的栅极。第二放大器Amp4的负输入端，连接第五MOS管MP10的漏极、第一BJT管Q3的基极和集电极。第二放大器Amp4的正输入端，连接第六MOS管MP11的漏极和第一电阻R8的第一端。第七MOS管MP12的漏极连接第二电阻R9的第一端，并作为温度传感电路10的输出端。第一BJT管Q3的发射极，连接第一电阻R8的第二端和第二电阻R9的第二端。
本公开实施例中，图13示出的温度传感电路10，其输出的第一温控电压Vtemp1随当前温度的上升而下降，变化曲线可以参考图2A。第一温控电压Vtemp1满足下式：
Figure SMS_7
；
上式中，Vbe表示第一BJT管Q3的基极与发射极之间的电压。Vbe是随温度变化的，因此，第一温控电压Vtemp1也随温度变化。
在本公开的一些实施例中，如图14所示，温度传感电路10还包括：第二BJT管Q4。第二BJT管Q4，连接于第一电阻R8和第一BJT管Q3之间，以及，连接于第一电阻R8和第二电阻R9之间。其中，第二BJT管Q4的基极和集电极，连接第一电阻R8的第二端。第二BJT管Q4的发射极，连接第一BJT管Q3的发射极和第二电阻R9的第二端。
本公开实施例中，图14示出的温度传感电路10，其输出的第一温控电压Vtemp1随当前温度的上升而上升，变化曲线可以参考图2B。第一温控电压Vtemp1满足下式：
Figure SMS_8
；
上式中，
Figure SMS_9
表示第一BJT管Q3的基极与发射极之间的电压和第二BJT管Q4的基极与发射极之间的电压的差值。/>
Figure SMS_10
是随温度变化的，因此，第一温控电压Vtemp1也随温度变化。
在本公开的一些实施例中，如图15所示，电源电路80还包括：输出控制电路30。输出控制电路30，连接生成电路20，被配置为接收第二温控电压Vtemp2、第一限制电压Vclamp+和第二限制电压Vclamp-，对第二温控电压Vtemp2进行箝位，生成第三温控电压Vtemp3；其中，第三温控电压Vtemp3的最大值对应第一限制电压Vclamp+，第三温控电压Vtemp3的最小值对应第二限制电压Vclamp-。
在本公开的一些实施例中，如图15所示，电源电路80还包括：基准源40。基准源40向第一转换电路201和第二转换电路203提供基准电压Vref。基准电压Vref为恒定的电压，其不随当前温度的变化而变化。
在本公开的一些实施例中，如图16所示，输出控制电路30包括：第二箝位单元301、第二线性电压调节单元302和控制信号生成单元303。
第二箝位单元301，被配置为接收第二温控电压Vtemp2、第一限制电压Vclamp+、第二限制电压Vclamp-和反馈控制信号EN，根据反馈控制信号EN对应输出初始输出电压Vout/，在反馈控制信号EN表征第二温控电压Vtemp2大于第一限制电压Vclamp+的情况下，初始输出电压Vout/为第一限制电压Vclamp+；或者，在反馈控制信号EN表征第二温控电压Vtemp2小于第二限制电压Vclamp-的情况下，初始输出电压Vout/为第二限制电压Vclamp-；否则，初始输出电压Vout/为第二温控电压Vtemp2。
第二线性电压调节单元302，连接第二箝位单元301的输出端，被配置为接收初始输出电压Vout/，比较并输出目标输出电压Vout。
控制信号生成单元303，连接第二线性电压调节单元302的输出端，被配置为根据目标输出电压Vout、第一限制电压Vclamp+和第二限制电压Vclamp-，将目标输出电压Vout分别与第一限制电压Vclamp+和第二限制电压Vclamp-进行比较，根据比较结果生成反馈控制信号EN。
在本公开的一些实施例中，如图17所示，反馈控制信号包括：第一反馈信号EN1和EN1F、第二反馈信号EN2和EN2F、以及第三反馈信号EN3和EN3F；其中，反馈信号EN1和EN1F互为反相，反馈信号EN2和EN2F互为反相，反馈信号EN3和EN3F互为反相。
第二箝位单元301包括：第一传输门TG1、第二传输门TG2和第三传输门TG3。第一传输门TG1的输入端接收第一限制电压Vclamp+，第一传输门TG1的控制端接收第一反馈信号EN1和EN1F，第一传输门TG1的输出端连接至第二箝位单元301的输出端。第二传输门TG2的输入端接收第二温控电压Vtemp2，第二传输门TG2的控制端接收第二反馈信号EN2和EN2F，第二传输门TG2的输出端连接至第二箝位单元301的输出端。第三传输门TG3的输入端接收第二限制电压Vclamp-，第三传输门TG3的控制端接收第三反馈信号EN3和EN3F，第三传输门TG3的输出端连接至第二箝位单元301的输出端。
在本公开的一些实施例中，如图17所示，控制信号生成单元303包括：第二比较器Com9、第三比较器Com10、第一反相器Inv1、第二反相器Inv2、第一与门And1、第二与门And2、第三与门And3、第三反相器Inv3、第四反相器Inv4和第五反相器Inv5。
第二比较器Com9的正输入端接收第一限制电压Vclamp+，第二比较器Com9的负输入端接收目标输出电压Vout，第二比较器Com9输出第二比较结果clamp1。第一反相器Inv1的输入端连接第二比较器Com9的输出端，第一反相器Inv1输出第二比较结果的反相值clamp1F。第三比较器Com10的正输入端接收目标输出电压Vout，第三比较器Com10的负输入端接收第二限制电压Vclamp-，第三比较器Com10输出第三比较结果clamp2。第二反相器Inv2的输入端连接第三比较器Com10的输出端，第二反相器Inv2输出第三比较结果的反相值clamp2F。第一与门And1分别接收第二比较结果clamp1和第三比较结果clamp2，第一与门And1输出第一反馈信号EN1；第三反相器Inv3的输入端连接第一与门And1的输出端。第二与门And2分别接收第二比较结果clamp1和第三比较结果的反相值clamp2F，第二与门And2输出第二反馈信号EN2；第四反相器Inv4的输入端连接第二与门And2的输出端。第三与门And3分别接收第二比较结果的反相值clamp1F和第三比较结果clamp2，第三与门And3输出第三反馈信号EN3；第五反相器Inv5的输入端连接第三与门And3的输出端。
本公开实施例中，参考图17，控制信号生成单元303在接收到目标输出电压Vout之后，会将输出电压Vout与第一限制电压Vclamp+比较大小，以及将目标输出电压Vout与第二限制电压Vclamp-比较大小，这里，第一限制电压Vclamp+作为目标输出电压Vout的箝位上限，第二限制电压Vclamp-作为目标输出电压Vout的箝位下限。
若目标输出电压Vout小于第一限制电压Vclamp+，且大于第二限制电压Vclamp-，即目标输出电压Vout处于箝位上限和箝位下限之间，则第一反馈信号EN1为“1”，第二反馈信号EN2和第三反馈信号EN3均为“0”。这样，第二传输门TG2开启，第一传输门TG1和第三传输门TG3关闭；从而，第二钳位单元301输出第二温控电压Vtemp2。
若目标输出电压Vout大于第一限制电压Vclamp+，即目标输出电压Vout大于箝位上限，则第二反馈信号EN2为“1”，第一反馈信号EN1和第三反馈信号EN3均为“0”。这样，第一传输门TG1开启，第二传输门TG2和第三传输门TG3关闭；从而，第二钳位单元301输出第一限制电压Vclamp+，也就是说，目标输出电压Vout被箝位在第一限制电压Vclamp+。
若目标输出电压Vout小于第二限制电压Vclamp-，即目标输出电压Vout小于箝位下限，则第三反馈信号EN3为“1”，第一反馈信号EN1和第二反馈信号EN2均为“0”。这样，第三传输门TG3开启，第一传输门TG1和第二传输门TG2关闭；从而，第二钳位单元301输出第二限制电压Vclamp-，也就是说，目标输出电压Vout被箝位在第二限制电压Vclamp-。
可以理解的是，输出控制电路可以将目标输出电压箝位在上/下限电压之间，这样，可以避免电压值过高或者过低而损伤到电路中器件的可靠性，从而提高了集成电路的性能。
在本公开的一些实施例中，如图17所示，第二线性电压调节单元302包括：第三放大器Amp3、第八MOS管MP13、第三电阻R41和第四电阻R42。第三放大器Amp3的负输入端连接第二箝位单元301的输出端。第三放大器Amp3的输出端连接第八MOS管MP13的栅极。第八MOS管MP13的源极连接电源端VIN。第八MOS管MP13的漏极连接第三电阻R41的第一端，并作为第二线性电压调节单元302的输出端。第三电阻R41的第二端，连接第三放大器Amp3的正输入端和第四电阻R42的第一端。第四电阻R42的第二端接地。
本公开实施例中，参考图17，第三放大器Amp3和第八MOS管MP13组成了LDO，其中，第三放大器Amp3输出端的电压控制第八MOS管MP13的开启程度，而第八MOS管MP13的源漏极电流又反馈到第三放大器Amp3的正输入端。这样，能够加深负反馈的同时，降低噪声，提高第八MOS管MP13漏极输出的目标输出电压Vout的稳定性。
需要说明的是，第三电阻R41和第四电阻R42，用于调节目标输出电压Vout的大小，并且，对第八MOS管MP13进行保护，避免第八MOS管MP13的源漏极电流过大。在一些实施例中，第三电阻R41可以被去除，也即，第八MOS管MP13的漏极直接连接至第三放大器Amp3的正输入端。
需要说明的是，图18为电源电路80的结构示意图，其示出的电路结构可以结合图1至图17进行理解。
本公开实施例还提供一种存储器，如图19所示，存储器90包括了电源电路80。电源电路80则包括了上述实施例中任一个的结构。
在本公开的一些实施例中，参考图19，电源电路80向存储器90中的位线和/或字线进行供电。
图20示出了存储器90中的部分电路结构。参考图20，存储单元连接于位线和字线之间。其中，字线上的电压控制传输晶体管T的开启，从而，将电容C与位线连通，对电容C进行充/放电，以完成数据的写入或读取。具体而言，行译码器根据指令选通对应的行，并将对应的字线打开，存储单元中的电容C和位线上的电容进行电荷共享。在进行电荷共享之前，位线会被预充到Vcc/2；进而，如果向存储单元中存储“1”，电荷共享后位线上的电压会升高，如果向存储单元中存储“0”，电荷共享后位线上的电压会降低。灵敏放大器（SA）会将位线电压与Vcc/2比较，将对应的位线电压拉高或者拉低。
结合图19和图20，通过电源电路80向存储器90中的位线和/或字线进行供电，也就是说，可以根据当前温度调整字线和/或位线上的电压，这样，可以抵消温度变化所带来的负面影响，进而提高了存储器90的性能。
例如，传输晶体管T的寄生参数会受到当前温度影响，在低温情况下，晶体管的源端寄生电阻Rd和漏端寄生电阻Rs均会增大，使得对电容C的充电速度降低。特别的，由于集成电路的集成度不断提高，传输晶体管T的尺寸不断减小；在传输晶体管T的尺寸不断减小的情况下，寄生参数的影响将会越来越大。因此，在低温情况下，可以提高字线和/或位线上的电压，以提高传输晶体管T中的源漏电流，从而提高存储单元中电容C的充电速度。
又如，在低温情况下，增大位线的电压，可以提高灵敏放大器的感测裕度（sensingmargin）。当位线电压提高，传输至灵敏放大器的电压Vsignal便会提高，这样，灵敏放大器两端电压差会增加，灵敏放大器的速度会加快，从而，可以提高数据读取和写入的速度。
又如，由于在高温情况下，高压会降低器件的可靠性。因此，在高温情况下，避免位线和字线的电压升高，可以保证器件的可靠性，从而保证存储器90的正常运行。
另外，电源电路80中设置了箝位电压和箝位温度，在达到箝位上限或箝位下限后，输出的电压不再变化。这样，避免了字线和/或位线上的电压无限制地变化，避免电压值过高或者过低而损伤到电路中器件的可靠性，从而提高了存储器90的性能。
同时，电源电路80输出的电压随温度变化的斜率是可控的。这样，可以根据不同使用场景的要求，提供不同的温度补偿速度，从而，提高了存储器90的适应性。
需要说明的是，电源电路80并不局限于应用在存储器90中，向存储器90中的位线和/或字线进行供电。其他信号相关的电源电路均可采用电源电路80，在此不做限制。
在本公开的一些实施例中，参考图19，存储器90可以是DRAM（动态随机存储器）。其中，DRAM可以是DDR4（第4代双倍速率同步动态随机存储器）、DDR5（第5代双倍速率同步动态随机存储器）、LPDDR4（第4代低功耗双倍速率同步动态随机存储器）和LPDDR5（第5代低功耗双倍速率同步动态随机存储器）中的任一个。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。

Claims (16)

1.一种电源电路，其特征在于，所述电源电路包括：
温度传感电路，被配置为根据温度生成模拟化的第一温控电压；所述第一温控电压随温度呈线性变化；
生成电路，连接所述温度传感电路，被配置为接收所述第一温控电压，将所述第一温控电压转换为第一数字信号，根据所述第一数字信号生成数字化的第二温控电压；其中，所述第二温控电压包括多个电压值，每个所述电压值在对应的一个温度区间内恒定；其中，
所述生成电路包括：第一转换电路、第一箝位电路和第二转换电路；
所述第一转换电路，被配置为接收所述第一温控电压和基准电压，输出所述第一数字信号；所述第一数字信号包括2n位第一数据，n为正整数；
所述第一箝位电路，连接第一转换电路，被配置为接受所述第一数字信号，根据第一预设温度范围，对所述第一数字信号进行处理，输出第二数字信号；所述第二数字信号包括2n位第二数据；所述第一预设温度范围包括上限温度和下限温度；
所述第二转换电路，连接所述第一箝位电路，被配置为接收并根据所述第二数字信号，输出对应的所述第二温控电压；
其中，所述第一箝位电路包括：第一编码器、第一箝位单元和第一译码器；
所述第一编码器，连接所述第一转换电路，被配置为接收所述第一数字信号，将所述第一数字信号编码为n位的编码信息；所述编码信息与温度一一对应；
所述第一箝位单元，被配置为接收所述编码信息、第一参考码和第二参考码，将第一数字信号对应的编码信息、第一参考码和第二参考码比较后输出，输出第二编码信息；所述第二编码信息对应的温度位于所述第一预设温度范围内；所述第一参考码对应所述上限温度；所述第二参考码对应所述下限温度；
所述第一译码器，连接所述第一箝位单元，被配置为根据所述第二编码信息，译码输出所述第二数字信号。
2.根据权利要求1所述的电源电路，其特征在于，所述第一转换电路包括：第一参考电压生成单元和比较单元；
所述第一参考电压生成单元，被配置为接收基准电压，生成依次减小的2n个第一参考电压；
所述比较单元，连接所述第一参考电压生成单元，被配置为接收所述第一温控电压和2n个所述第一参考电压，将每个所述第一参考电压与所述第一温控电压进行比较，得到2n个第一比较结果；每个所述第一比较结果对应为所述第一数字信号中的一位第一数据。
3.根据权利要求2所述的电源电路，其特征在于，所述第一参考电压生成单元包括：2n+1个依次串联的第一分压电阻；
第一个所述第一分压电阻的第一端连接基准电压端，最后一个所述第一分压电阻的第二端连接接地端；
每个所述第一分压电阻的第二端输出对应的所述第一参考电压。
4.根据权利要求2所述的电源电路，其特征在于，所述比较单元包括：2n个第一比较器；
每个所述第一比较器的第一输入端对应接收一个所述第一参考电压；每个所述第一比较器的第二输入端均接收所述第一温控电压；每个所述第一比较器的输出端对应输出一个所述第一比较结果。
5.根据权利要求1所述的电源电路，其特征在于，所述第一箝位单元包括：第一比较单元、第二比较单元、第一选通器和第二选通器；
所述第一比较单元，被配置为接收并比较所述编码信息和所述第一参考码，输出第一选通控制信号；其中，若所述第一参考码大于所述编码信息，则所述第一选通控制信号为第一电平；若所述第一参考码小于所述编码信息，则所述第一选通控制信号为第二电平；
所述第一选通器，被配置为接收所述编码信息、所述第一参考码和所述第一选通控制信号，在所述第一选通控制信号为第二电平的情况下，输出所述第一参考码；或者，在所述第一选通控制信号为第一电平的情况下，输出所述编码信息；
所述第二比较单元，被配置为接收并比较所述编码信息和所述第二参考码，输出第二选通控制信号；其中，若所述第二参考码大于所述编码信息，则所述第二选通控制信号为第二电平；若所述第二参考码小于所述编码信息，则所述第二选通控制信号为第一电平；
所述第二选通器，被配置为接收所述第二参考码和所述第二选通控制信号，以及，从所述第一选通器接收所述编码信息或所述第一参考码，在所述第二选通控制信号为第二电平的情况下，输出所述第二参考码；或者，在所述第二选通控制信号为第一电平的情况下，输出从所述第一选通器接收的所述编码信息或所述第一参考码。
6.根据权利要求1所述的电源电路，其特征在于，所述第二转换电路包括：第一线性电压调节单元和第二温控电压生成单元；
所述第一线性电压调节单元，被配置为接收基准电压，并根据所述基准电压比较调节，输出第一基准电压；
所述第二温控电压生成单元，连接所述第一线性电压调节器，被配置为根据所述第二数字信号和所述第一基准电压，输出对应的所述第二温控电压。
7.根据权利要求6所述的电源电路，其特征在于，第二转换电路还包括:第一控制单元和第二控制单元；
所述第一控制单元，连接所述第一线性电压调节单元，被配置为接收m位的控制码，根据所述控制码调节第一基准电压；
所述第二控制单元，连接所述第二温控电压生成单元，被配置为接收所述控制码，根据所述控制码调节所述第二温控电压。
8.根据权利要求6所述的电源电路，其特征在于，所述第一线性电压调节单元包括：第一放大器、第一电流源和保护电阻；所述第一电流源包括：串联的第一MOS管和第二MOS管；
所述第一放大器的正输入端接收所述基准电压；所述第一放大器的输出端连接所述第二MOS管的栅极；所述第一放大器的负输入端连接所述第二MOS管的源极；
所述第一MOS管的漏极和栅极相连接；
所述保护电阻的第一端连接所述第二MOS管的源极，所述保护电阻的第二端接地。
9.根据权利要求6所述的电源电路，其特征在于，所述第二温控电压生成单元包括：2n个第二分压电阻和2n个传输晶体管；
2n个所述第二分压电阻依次串联；第一个所述第二分压电阻的第一端连接至所述第一基准电压，最后一个所述第二分压电阻的第二端和地端耦接；
每个所述传输晶体管的栅极对应接收所述第二数字信号中的一位数据；每个所述传输晶体管的漏极对应连接一个所述第二分压电阻的第一端；每个所述传输晶体管的源极并联，输出所述第二温控电压。
10.根据权利要求7所述的电源电路，其特征在于，所述第一控制单元包括：第二译码器和2m个第二电流源；
所述第二译码器，被配置为接收所述控制码，译码出2m位第一控制码；
每个所述第二电流源包括：串联的第三MOS管和第四MOS管；其中，每个所述第三MOS管的源极连接至第一MOS管的源极，每个所述第三MOS管的栅极连接至所述第一MOS管的栅极；每个所述第四MOS管的栅极对应接收一位所述第一控制码，每个所述第四MOS管的源极连接第一个第二分压电阻的第一端。
11.根据权利要求7所述的电源电路，其特征在于，所述第二控制单元包括：第三译码器、多个第三分压电阻和2m个控制晶体管；
所述第三译码器，被配置为接收所述控制码，译码出2m位的第二控制码；
多个串联连接的第三分压电阻，其中第一个第三分压电阻的第一端连接最后一个第二分压电阻的第二端，其中最后一个第三分压电阻的第二端接地；
每个所述控制晶体管和对应的至少一个第三分压电阻并联；每个所述控制晶体管的栅极对应接收所述第二控制码的一位；
每个所述控制晶体管，被配置为受控于所述第二控制码，将与其并联的所述第三分压电阻短接，以调节所述第二温控电压。
12.根据权利要求1所述的电源电路，其特征在于，所述电源电路还包括：输出控制电路；
所述输出控制电路，连接所述生成电路，被配置为接收所述第二温控电压、第一限制电压和第二限制电压，对所述第二温控电压进行箝位，生成第三温控电压；其中，所述第三温控电压的最大值对应所述第一限制电压，所述第三温控电压的最小值对应所述第二限制电压。
13.根据权利要求12所述的电源电路，其特征在于，所述输出控制电路包括：第二箝位单元、第二线性电压调节单元和控制信号生成单元；
所述第二箝位单元，被配置为接收所述第二温控电压、第一限制电压、第二限制电压和反馈控制信号，根据所述反馈控制信号对应输出初始输出电压，在所述反馈控制信号表征所述第二温控电压大于所述第一限制电压的情况下，所述初始输出电压为所述第一限制电压；或者，在所述反馈控制信号表征所述第二温控电压小于所述第二限制电压的情况下，所述初始输出电压为所述第二限制电压；否则，所述初始输出电压为所述第二温控电压；
所述第二线性电压调节单元，连接所述第二箝位单元的输出端，被配置为接收所述初始输出电压，比较并输出目标输出电压；
所述控制信号生成单元，连接所述第二线性电压调节单元的输出端，被配置为根据所述目标输出电压、所述第一限制电压和所述第二限制电压，将所述目标输出电压分别与所述第一限制电压和所述第二限制电压进行比较，根据比较结果生成所述反馈控制信号。
14.根据权利要求13所述的电源电路，其特征在于，所述反馈控制信号包括：第一反馈信号、第二反馈信号和第三反馈信号；
所述第二箝位单元包括：第一传输门、第二传输门和第三传输门；
所述第一传输门的输入端接收所述第一限制电压，所述第一传输门的控制端接收所述第一反馈信号，所述第一传输门的输出端连接至所述第二箝位单元的输出端；
所述第二传输门的输入端接收所述第二温控电压，所述第二传输门的控制端接收所述第二反馈信号，所述第二传输门的输出端连接至所述第二箝位单元的输出端；
所述第三传输门的输入端接收所述第二限制电压，所述第三传输门的控制端接收所述第三反馈信号，所述第三传输门的输出端连接至所述第二箝位单元的输出端。
15.根据权利要求14所述的电源电路，其特征在于，所述控制信号生成单元包括：第二比较器、第三比较器、第一与门、第二与门、第三与门；
所述第二比较器的正输入端接收所述第一限制电压，所述第二比较器的负输入端接收所述目标输出电压，所述第二比较器输出第二比较结果；
所述第三比较器的正输入端接收所述目标输出电压，所述第三比较器的负输入端接收所述第二限制电压，所述第三比较器输出第三比较结果；
所述第一与门分别接收所述第二比较结果和所述第三比较结果，所述第一与门输出所述第一反馈信号；
所述第二与门分别接收所述第二比较结果和所述第三比较结果的反相值，所述第二与门输出所述第二反馈信号；
所述第三与门分别接收所述第二比较结果的反相值和所述第三比较结果，所述第三与门输出所述第三反馈信号。
16.一种存储器，其特征在于，所述存储器包括如权利要求1至15任一项所述的电源电路。
CN202310381597.8A 2023-04-11 2023-04-11 一种电源电路和存储器 Active CN116088631B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310381597.8A CN116088631B (zh) 2023-04-11 2023-04-11 一种电源电路和存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310381597.8A CN116088631B (zh) 2023-04-11 2023-04-11 一种电源电路和存储器

Publications (2)

Publication Number Publication Date
CN116088631A CN116088631A (zh) 2023-05-09
CN116088631B true CN116088631B (zh) 2023-06-30

Family

ID=86212386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310381597.8A Active CN116088631B (zh) 2023-04-11 2023-04-11 一种电源电路和存储器

Country Status (1)

Country Link
CN (1) CN116088631B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117082682B (zh) * 2023-08-31 2024-05-28 魅杰光电科技(上海)有限公司 电压调节电路、电压调节方法、光源控制器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60118064A (ja) * 1983-11-30 1985-06-25 Toshiba Corp 電力変換装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5665395A (en) * 1979-10-30 1981-06-03 Fujitsu Ltd Bit-line voltage level setting circuit
JPH0763145B2 (ja) * 1985-12-12 1995-07-05 日本電気株式会社 デイジタル制御型温度補償発振装置
US5034964A (en) * 1988-11-08 1991-07-23 Tandem Computers Incorporated N:1 time-voltage matrix encoded I/O transmission system
DE10113081C1 (de) * 2001-03-17 2002-04-18 Daimler Chrysler Ag Anordnung und Verfahren zum Schutz eines Mehrspannungsbordnetzes gegen Spannungsüberschläge zwischen verschiedenen Spannungsebenen sowie gegen Verpolung von außen
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
CN101034535A (zh) * 2006-03-08 2007-09-12 天利半导体（深圳）有限公司 一种温度系数可调节的基准电路
JP2007256344A (ja) * 2006-03-20 2007-10-04 Rohm Co Ltd 電源回路、ｌｃｄドライバｉｃ、ｌｃｄドライバ回路、液晶表示装置
CN102117644B (zh) * 2009-12-30 2013-09-11 中国科学院微电子研究所 一种存储器读出电路
US9484917B2 (en) * 2012-12-18 2016-11-01 Intel Corporation Digital clamp for state retention
CN103368576B (zh) * 2013-07-15 2016-05-18 北京时代民芯科技有限公司 一种数字控制数模转换器满偏输出电流的方法
KR101526680B1 (ko) * 2013-08-30 2015-06-05 현대자동차주식회사 절연 게이트 양극성 트랜지스터 모듈의 온도 센싱 회로
CN107431839B (zh) * 2015-04-13 2020-12-04 株式会社半导体能源研究所 译码器、接收器及电子设备
CN106443502B (zh) * 2016-12-06 2019-02-15 江苏理工学院 一种高精度电源浮地端口的电流检测与保护电路
US10386875B2 (en) * 2017-04-27 2019-08-20 Pixart Imaging Inc. Bandgap reference circuit and sensor chip using the same
JP6718622B2 (ja) * 2017-05-26 2020-07-08 株式会社京岡 隙間センサおよび隙間測定方法
CN109116907B (zh) * 2018-08-13 2020-05-19 河北新华北集成电路有限公司 负压偏置电路及功率放大器
CN209514446U (zh) * 2018-11-01 2019-10-18 西安矽源半导体有限公司 一种宽温度范围带隙基准电压电路
US11442700B2 (en) * 2019-03-29 2022-09-13 Stmicroelectronics S.R.L. Hardware accelerator method, system and device
CN110474641B (zh) * 2019-08-20 2022-09-20 合肥工业大学 应用于超高速流水线折叠插值结构的模数转换器的数字编码电路及其方法
CN112581997B (zh) * 2019-09-27 2022-04-12 长鑫存储技术有限公司 电源模块和存储器
KR102152181B1 (ko) * 2020-03-05 2020-09-08 엠에스캠(주) 금속 부품용 가공장치
CN112327992A (zh) * 2020-11-20 2021-02-05 唯捷创芯(天津)电子技术股份有限公司 一种输出可调的电压偏置电路、芯片及通信终端
WO2022227077A1 (zh) * 2021-04-30 2022-11-03 华为技术有限公司 一种驱动电路和驱动系统
CN114153260A (zh) * 2021-11-29 2022-03-08 上海华力微电子有限公司 高精度振荡器
CN217902333U (zh) * 2022-05-10 2022-11-25 深圳青铜剑技术有限公司 一种对温度变化不敏感的钳位电路及电子设备
CN115396610B (zh) * 2022-08-03 2025-03-11 江南大学 浮栅型图像传感器斜坡电压的温度校正方法及读出电路
CN115542863A (zh) * 2022-11-08 2022-12-30 国核自仪系统工程有限公司 温度信号的量程死区上下限的设置方法、装置及dcs系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60118064A (ja) * 1983-11-30 1985-06-25 Toshiba Corp 電力変換装置

Also Published As

Publication number Publication date
CN116088631A (zh) 2023-05-09

Similar Documents

Publication Publication Date Title
JP7316327B2 (ja) 低ドロップアウトレギュレータ
US6774712B2 (en) Internal voltage source generator in semiconductor memory device
CN116088631B (zh) 一种电源电路和存储器
US20050024129A1 (en) Reference voltage generating circuit for outputting multi-level reference voltage using fuse trimming
US10658929B2 (en) Apparatuses and methods for a load current control circuit for a source follower voltage regulator
US20120176112A1 (en) Circuit for sensing load current of a voltage regulator
US6927600B2 (en) Resistance calibration circuit in semiconductor device
KR20190084753A (ko) 레귤레이터 및 레귤레이터의 동작 방법
CN111443753B (zh) 一种带软启动的耗尽管基准电路
US8981817B2 (en) Operating conditions compensation circuit
CN102855931A (zh) 存储器及其读取电路
US7893857B2 (en) Analog to digital converter using successive approximation
KR100803363B1 (ko) 반도체 메모리 장치의 전압 생성 회로
CN115079762A (zh) 低压差线性稳压器电路
US11209846B2 (en) Semiconductor device having plural power source voltage generators, and voltage supplying method
KR20000056021A (ko) 전압 강압 회로
CN107193317B (zh) 稳压器
CN115729294A (zh) 一种高精度电压修调电路和电流修调电路
KR20150000114A (ko) 기준 전류의 오프셋 보정을 위한 반도체 장치
JP3125189B2 (ja) 複数のしきい電圧を有するメモリのセンシング回路
KR100462371B1 (ko) 밴드갭기준전압발생장치
US20240161835A1 (en) Semiconductor device
KR20020061984A (ko) 소비전력이 적은 디지털 아날로그 변환기.
CN111312301B (zh) 一种控制偏置电流的电路
JPH0774638A (ja) Ａ−ｄ変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant