[go: up one dir, main page]

CN115668443A - 复合基板、复合基板的制造方法、半导体装置以及半导体装置的制造方法 - Google Patents

复合基板、复合基板的制造方法、半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN115668443A
CN115668443A CN202080101174.0A CN202080101174A CN115668443A CN 115668443 A CN115668443 A CN 115668443A CN 202080101174 A CN202080101174 A CN 202080101174A CN 115668443 A CN115668443 A CN 115668443A
Authority
CN
China
Prior art keywords
substrate
composite substrate
layer
sic substrate
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080101174.0A
Other languages
English (en)
Inventor
木下博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN115668443A publication Critical patent/CN115668443A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/04—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/12—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the method of spraying
    • C23C4/134—Plasma spraying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开的复合基板由SiC基板(1)和含Si喷镀层(2)这两个部位构成，上述含Si喷镀层(2)在上述SiC基板(1)的一面、即与通过外延生长形成氮化物半导体层的面相反侧的面上设置成作为为了保持该SiC基板(1)的机械强度而进行支承的支承基板发挥功能，并由通过喷镀而熔融了Si或者Si合金的材料构成，上述氮化物半导体层由AlN缓冲层、GaN缓冲层以及AlGaN肖特基层之类的由氮化物半导体构成的各层构成。

Description

复合基板、复合基板的制造方法、半导体装置以及半导体装置 的制造方法
技术领域
本公开涉及复合基板、复合基板的制造方法、半导体装置以及半导体装置的制造方法。
背景技术
以氮化镓(Gallium Nitride：GaN)为代表的氮化物半导体，与硅(Silicon：Si)或者砷化镓(Gallium Arsenide：GaAs)比较，带隙大，另外，饱和电子速度也大，因此适合于以高输出并且高速动作的电子设备的构成材料。
作为该电子设备的代表性机型，能够举出将氮化物半导体作为构成材料的高电子迁移率晶体管(Gallium Nitride High Electron Mobility Transistor：GaN-HEMT)，研究、开发乃至实际应用化不断推进。
作为GaN-HEMT的基板材料，使用碳化硅(Silicon Carbide：SiC)基板、硅(Silicon：Si)基板以及蓝宝石(sapphire)基板等。
在GaN-HEMT中，例如使用金属有机气相生长法(Metal-Organic Vapor PhaseEpitaxy：MOVPE)，在上述基板之上进行外延生长来制作成为动作层的氮化物半导体层。
SiC基板由于相比于Si基板或者蓝宝石基板，散热性优异，因此适合于GaN-HEMT的基板。然而，SiC基板由于与作为大规模集成电路(Large Scale Integration：LSI)或者闪速存储器(Flash Memory)之类的广泛普及的电子设备用的基板而被大量使用的Si基板相比，在结晶生长技术和晶圆加工技术方面技术的难易度相对高，量产更困难，因此SiC基板的价格比Si基板高。因此，存在使用SiC基板的电子设备的制造成本也变高这样的问题。
为了降低SiC基板的制造成本，公开有以下技术，即，仅在设备形成层部使用品质好的单结晶SiC，并将该单结晶SiC相对于由具有能够经受设备制造工序的机械强度、耐热性以及清洁度的材料构成的支承基板，通过接合界面处不伴有氧化膜的形成的接合技术进行固定，由此制造兼备支承基板所带来的低成本性和SiC基板所带来的高品质性的复合基板。作为该支承基板的材料的一个例子，能够举出多晶SiC。(例如，参照专利文献1、2)。
专利文献1：日本特开2015-15401号公报
专利文献2：日本特开2018-14372号公报
在以降低制造成本为目的的、使用了不同种类基板彼此的接合技术的复合基板的制作中，为了防止在不同种类基板间的接合面形成被称为空洞(void)的非接合部分，而不可或缺的是非常良好地精加工的接合表面与极度清洁的作业环境这两者。因此，非常严格的工序管理和环境管理是必须的，而且复合基板的制造成品率的降低是不可避免的，因此成为制造成本的高成本化的重要因素。
在由不同种类基板彼此的接合来进行的复合基板的制作中，需要使用作为支承层的基板即支承基板，并且在支承层、作为功能部的各半导体层这两者，需要将接合表面研磨得高度平坦。
在使用由SiC构成的多晶基板来作为SiC基板的支承基板的情况下，从材料的观点出发，由于是相同的SiC彼此，因此容易整合热膨胀等机械特性，另一方面，需要使用成本比一般的Si基板高的多晶SiC基板来作为支承基板，并且需要在严格的规格下管理翘曲、表面粗糙度等，从而不能避免制造成本的高成本化。
另外，在使用SiC基板来作为GaN-HEMT用的基板的情况下，完成后的GaN-HEMT所需的SiC基板的厚度至多为数十～100μm，而相对于此，通过外延生长来形成氮化物半导体层时所需的SiC基板的厚度，在4英寸口径的情况下为0.5mm，较厚，因此在外延生长后的制造工序中，需要从SiC基板的背面侧将电子设备所不需要的SiC磨削0.4mm以上，但由于SiC是难加工材料，因此该磨削除去需要时间和费用，结果带来制造成本的高成本化。
发明内容
本公开是为了消除上述那样的问题点而完成的，其目的在于获得一种制造成本廉价并且高品质的复合基板、复合基板的制造方法、以及使用了该复合基板的半导体装置及半导体装置的制造方法。
本公开所涉及的复合基板具备：SiC基板；和含Si喷镀层，以支承上述SiC基板的方式设置于上述SiC基板的一面，并由熔融Si或者Si合金而得的材料构成。
根据本公开所涉及的复合基板，复合基板由SiC基板和含Si喷镀层构成，因此与以往的复合基板相比，是不需要磨削SiC基板来将其薄板化的磨削工序或者SiC基板与支承基板的接合工序的构造，因此起到能够获得廉价并且高品质的复合基板的效果。
另外，根据本公开所涉及的半导体装置的制造方法，由于作为基板使用由SiC基板和含Si喷镀层构成的复合基板，因此即使在复合基板之上外延生长了氮化物半导体层的情况下，也起到抑制SiC基板与含Si喷镀层之间的剥离的产生、并且抑制半导体装置的电特性的晶圆面内偏差的效果。
附图说明
图1是表示实施方式1所涉及的复合基板的制造方法的流程图。
图2是实施方式1所涉及的由SiC基板和含Si喷镀层构成的复合基板的剖视图。
图3是实施方式1所涉及的由SiC基板和含Si喷镀层构成的复合基板的剖视图，特别是表示含Si喷镀层中的空隙的图。
图4是实施方式1所涉及的由SiC基板和含Si喷镀层构成的复合基板的剖视图。
图5是除去了含Si喷镀层的GaN-HEMT的剖视图。
图6是残留有含Si喷镀层的GaN-HEMT的剖视图。
图7是表示GaN-HEMT的薄膜电阻偏差与含Si喷镀层的厚度的关系的图。
图8是表示将含Si喷镀层的厚度作为参数的、高温下的复合基板的翘曲量与SiC基板的厚度的关系的图。
图9是实施方式2所涉及的具有分散了陶瓷的含Si喷镀层的复合基板的剖视图。
图10是实施方式3所涉及的具有掺杂了杂质的含Si喷镀层的复合基板的剖视图。
图11是实施方式4所涉及的在SiC基板与含Si喷镀层之间设置有中间层的复合基板的剖视图。
图12是表示实施方式5所涉及的GaN-HEMT的制造方法的流程图。
具体实施方式
实施方式1
本申请的发明人为了解决上述的技术课题，发现了作为SiC基板的支承基板应用通过Si的喷镀而形成的含Si喷镀层的复合基板构造。这是因为，在由通过Si的喷镀而形成的含Si喷镀层构成的支承基板的情况下，本来就不存在空洞不良等，也无需另外准备支承基板，并且接合面也无需高度的研磨，因此，也无需高清洁度的作业环境。
本申请的发明人还发现了，在形成有由Si的喷镀而形成的含Si喷镀层的复合基板的SiC基板侧外延生长了制作GaN-HEMT时所需的氮化物半导体层的情况下的抑制复合基板在高温下的大的翘曲的条件下，抑制氮化物半导体层的电特性的在晶圆面内的偏差的方法、和防止SiC基板与含Si喷镀层之间的剥离的方法。
以下对本公开所涉及的复合基板的构造和复合基板的制造方法进行说明。
此外，在以下的说明中，为了简化，将4英寸口径的复合基板作为代表例来对复合基板的加工方法、设定条件等进行说明，但在4英寸以外的其他口径的基板中，虽然支承基板的厚度的条件不同，但是也能够应用同样的概念，这是不言而喻的。
基于图1的流程图对实施方式1所涉及的复合基板的制造方法进行说明。
首先，为了使结晶生长后的SiC单结晶锭的外形变为圆筒形状而进行外形磨削加工(步骤ST101)。
将呈圆筒形状的SiC单结晶，使用线锯等来一边控制为0.12～0.25mm的厚度，一边切断加工为晶圆状的SiC基板1(步骤ST102)。
对被切断的晶圆状的SiC基板1，为了抑制厚度的偏差，而从两面侧进行两面磨削加工(步骤ST103)。
以使得SiC基板1的厚度成为0.02mm以上且0.1mm以下的范围并且厚度的偏差成为0.01mm以下的方式，对单面或两面进行研磨加工来制作SiC基板1(步骤ST104)。
若考虑SiC基板1的厚度的偏差，则研磨加工后的SiC基板1的厚度成为0.01mm以上且0.10mm以下的范围。
在厚度为0.10mm以下的SiC基板1之上通过MOVPE法使氮化物半导体层105(在后述的图5中进行图示)外延生长的情况下，因在SiC基板1与氮化物半导体层105的界面产生的应力和两者的热膨胀系数之差，而SiC基板1发生大幅弯曲或破裂。为了防止该不良情况，而通过以下的制造方法，形成作为对SiC基板1的支承基板发挥功能的含Si喷镀层2。以下，将形成有含Si喷镀层2的SiC基板1称为复合基板10。
将被研磨加工成0.1mm以下的厚度的SiC基板1中的对氮化物半导体层105进行外延生长的一侧的面，经由低熔点玻璃或者低熔点金属等粘贴加工于被修整为平坦度在0.01mm以下的板状部件(步骤ST105)。作为板状部件的一个例子，能够举出由氧化铝陶瓷等构成的陶瓷制板状部件。
通过将SiC基板1粘贴于平坦度良好的板状部件，从而与SiC基板1的形状无关地在该粘贴加工工序以后的工序中大幅改善被薄板化的SiC基板1的翘曲。
另外，若SiC基板1的厚度为0.1mm以下，则与以往的一般的SiC基板的厚度即0.5mm相比显著地薄，无需进一步磨削SiC基板1，因此不需要在以往的一般的SiC基板中所需的将SiC基板磨削0.4mm以上的磨削工序，因此能够省略磨削工序所需要的时间和费用，结果实现基板所花费的制造成本、乃至使用SiC基板的电子设备的制造成本的低成本化。
接下来，对SiC基板1的面中的未被陶瓷制板状部件覆盖的面侧喷镀Si(步骤ST106)。作为喷镀Si的方法的一个例子，能够举出减压等离子喷镀法。在减压等离子喷镀法中，在将氩气(Argon：Ar)、氮气(Molecular Nitrogen：N2)等惰性气体作为氛围气体供给的减压腔室的内部喷镀Si。
经由该Si喷镀工序，而在SiC基板1的一面侧形成含Si喷镀层2。如上述那样，该含Si喷镀层2作为支承被薄板化的SiC基板1的支承基板发挥功能。
从有效地支承SiC基板1的观点出发，含Si喷镀层2的厚度优选为0.5mm以上。另外，为了防止Si喷镀时的SiC基板1的温度上升，而优选在含Si喷镀层2的形成中分2、3次对SiC基板1间歇地喷镀Si。
在形成含Si喷镀层2后，通过蚀刻或者加热，从由SiC基板1和含Si喷镀层2构成的复合基板10剥离陶瓷制板状部件(步骤ST107)。
在剥离工序后的复合基板10之上使氮化物半导体层105外延生长的情况下，为了调整含Si喷镀层2的外形上的偏差，而对复合基板10的外形进行外形磨削整形加工(步骤ST108)。在使用剥离工序后的复合基板10来制作GaN-HEMT的情况下，含Si喷镀层2的厚度至少需要为0.5mm以上。
虽然也可以在剥离工序后进行化学研磨加工然后进行氮化物半导体层105的外延生长，但如图2的示意性剖视图所示，Si喷镀工序后的含Si喷镀层2a具有包括随机的晶界或者空穴的粗糙构造，因此实施以电特性及机械特性的稳定化、脱气以及表面氧化为目的的热处理。作为热处理条件的一个例子，能够举出在包含微量的氧的大气压的惰性气体氛围中且在1400度的热处理温度下实施1个小时左右的热处理。热处理后的复合基板10的剖视图如图3所示。此外，图3的描绘强调了热处理后的含Si喷镀层2中的特征性构造、特别是含Si喷镀层2中的空隙30。
在实施了热处理的情况下，在热处理工序后进行与步骤ST108相同的外形磨削整形加工。
在与热处理的有无无关地进行了外形磨削整形加工后，通过化学研磨对使氮化物半导体层105外延生长的一侧的面进行化学研磨加工，并进行清洗(步骤ST109)，由此完成图4的剖视图所示的复合基板10。
以上是实施方式1所涉及的复合基板10的构造和制造方法。
如图2的剖视图所示，Si喷镀后的含Si喷镀层2a是通过熔融的Si粒子或者含Si粒子的层叠而形成。在图4的剖视图所示的热处理后的含Si喷镀层2中，晶界也明显地显现。由于含Si喷镀层2具有该特征，因此例如通过使用扫描电子显微镜(Scanning ElectronMicroscope：SEM)等显微镜来进行剖面观察，从而能够容易地判别通过喷镀形成的层这一情况。
在上述说明中，对于SiC基板1的厚度条件，存在以下那样的制约。以下，对SiC基板1的口径为4英寸的情况进行说明。此外，即使在SiC基板1的口径为4英寸以外的情况，也可以根据基板口径将含Si喷镀层2的厚度相对于SiC基板1的比率设定于一定的范围。
首先，由于应用SiC基板1制造的电子设备的构造上的制约，SiC基板1的厚度最大也为0.1mm以下，因此作为SiC基板1的最大厚度设定0.1mm。
若对电子设备的构造上的制约进一步加以说明，则SiC基板1的厚度成为在电子设备的完成形态下能够有效地利用SiC的良好的热扩散能力的优点与成本之间的折衷，这是因为若SiC基板1的厚度超过0.1mm，则热扩散能力不怎么有效。
除了该制约之外，还因为特别是在伴有通孔的电子设备中，若SiC基板1的厚度超过0.1mm，则对SiC基板1的通孔加工需要长的时间，量产性显著地降低。
若使用该复合基板10来外延生长图5的剖视图所示的GaN-HEMT200或者图6的剖视图所示的GaN-HEMT300的由AlN缓冲层102、GaN缓冲层103以及AlGaN肖特基层104构成的氮化物半导体层105，则在含Si喷镀层2的厚度为0.4mm以下的情况下，从图7的表示GaN-HEMT300的薄膜电阻偏差与含Si喷镀层2的厚度的关系的图可知，GaN-HEMT300的薄膜电阻的晶圆面内偏差达到15％以上。
此外，图5表示除去了含Si喷镀层2的GaN-HEMT，图6表示残留有含Si喷镀层2的GaN-HEMT300的剖视图。
发现了出现薄膜电阻的晶圆面内偏差大的现象的原因在于，根据氮化物半导体层105的膜厚的解析，在晶圆面内GaN缓冲层103和AlGaN肖特基层104的层厚发生大的偏差，因此产生各层的载流子浓度的偏差，载流子浓度的变动保持原样地反映到了薄膜电阻。
对于尽管外延生长后的SiC基板1的形状没有大幅翘曲氮化物半导体层105也还是呈现大的层厚偏差的现象，其出现的原因推测为，不是室温下的SiC基板1的形状，而是外延生长中的高温下的SiC基板1的翘曲。对于在1200度的生长温度下外延生长氮化物半导体层105的情况下的复合基板10的翘曲，根据严格测定出的SiC基板1和含Si喷镀层2的热特性，通过计算导出了在将含Si喷镀层2的厚度作为参数的情况下，高温下的复合基板10的翘曲量与SiC基板1的厚度处于图8所示的关系。
在以往的仅由SiC基板构成的基板中，截至复合基板10的翘曲值在室温下为0.05mm(50μm)左右为止，薄膜电阻的偏差在3％以下。因而，将复合基板10的翘曲值0.05mm(50μm)作为目标，根据图8，对于含Si喷镀层2的厚度，以0.5mm为基准，在厚度0.5mm的前后、即从0.3mm到0.7mm之间设置共计5个点的含Si喷镀层2的厚度的水准，在此基础上，外延生长氮化物半导体层105并评价薄膜电阻的偏差，其结果示于上述的图7。
从图7可以解读出，若含Si喷镀层2的厚度不足0.5mm，则薄膜电阻的偏差超过5％，处于急剧增加的倾向，判明了在GaN-HEMT300的实际应用上成为问题。
另一方面，若SiC基板1的厚度变薄，则对于高温下的复合基板10的翘曲的抑制而言，计算上所需的含Si喷镀层2的厚度也变薄，但若因由氮化物半导体层105引起的应力而使含Si喷镀层2变薄，则存在室温下的复合基板10的翘曲变大的倾向，并且，也没有想到其他的优点，因此不足0.5mm的含Si喷镀层2的厚度无需考虑。
并且若SiC基板1的厚度变大并超过0.1mm(100μm)，则存在计算上所需的含Si喷镀层2的厚度变厚的倾向，但是如上所述，这样的设定条件导致SiC的成本上升，违背本公开的目的，因此在本公开中，将厚度大于0.1mm(100μm)的SiC基板1排除在外。
以上，根据实施方式1所涉及的复合基板，复合基板由SiC基板和含Si喷镀层构成，因此与以往的复合基板相比，成为不需要对SiC基板进行磨削来薄板化的磨削工序或者SiC基板与支承基板的接合工序的构造，因此起到能够获得廉价并且高品质的复合基板的效果。
另外，在使用实施方式1所涉及的复合基板来作为电子设备制造用基板的情况下，起到能够减小电子设备的电特性的晶圆面内偏差这一优异的效果。
另外，根据实施方式1所涉及的复合基板的制造方法，由于不需要对SiC基板进行磨削来薄板化的磨削工序或者SiC基板与支承基板的接合工序，因此起到能够廉价并且高品质地制造复合基板的效果。
特别是在不需要以严格的规格进行精加工的支承基板，也不产生空洞不良等接合不良这一点上，也起到能够廉价并且高品质地制造复合基板的效果。
实施方式2
如图9的剖视图所示，实施方式2所涉及的复合基板10在含Si喷镀层2中作为分散材料35混合有氮化铝(Aluminum Nitride：AlN)、氮化硼(Boron Nitride：BN)以及碳(Carbon：C)等陶瓷。此外，BN的结晶构造中的立方晶和六方晶的差异作为分散材料35没有问题。并且，对于C，金刚石、纳米管以及石墨等的结晶构造上的差异也同样没有问题，不管是哪一结晶构造，作为分散材料35都起到相同的效果。
若将由该陶瓷构成的分散材料35混合于含Si喷镀层2中，则SiC基板1与含Si喷镀层2之间的热膨胀差得以缓和，在外延生长了氮化物半导体层105时起到改善由高温引起的复合基板10的翘曲的效果。
并且，在使用实施方式2所涉及的复合基板10来制作GaN-HEMT的情况下，起到提高GaN-HEMT的散热特性的效果。
实施方式3
如图10的复合基板的剖视图所示，实施方式3所涉及的复合基板10在含Si喷镀层2中掺杂有杂质40。作为杂质40的具体例，能够举出硼(Boron：B)、或者砷(Arsenic：As)，但并不仅限定于该元素。
通过杂质40的掺杂而提高复合基板10的机械强度，因此起到在外延生长了氮化物半导体层105时改善由高温引起的复合基板10的翘曲的效果。
实施方式4
如图11的剖视图所示，实施方式4所涉及的复合基板，在SiC基板1与含Si喷镀层2之间设置有作为中间层发挥功能的氧化硅(Silicon Oxide：SiOx)中间层45。SiOx中间层45典型地由二氧化硅(Silicon Dioxide：SiO2)构成。SiOx中间层45通过氧化或者溅射等成膜方法而形成。
通过设置SiOx中间层45，从而缓和外延生长氮化物半导体层105时的高温所引起的SiC基板1与含Si喷镀层2的热膨胀差所引起的应力，起到改善高温下的SiC基板1的翘曲的效果。此外，对于起到有效地缓和应力来改善翘曲的效果的SiOx中间层45的层厚，在计算上优选为2000埃(200nm)以上。
实施方式5
在实施方式5所涉及的GaN-HEMT300中，通过作为基板使用复合基板10并在复合基板10之上外延生长氮化物半导体层105来制作。如图6的剖视图所示，在复合基板10，含Si喷镀层2未被除去而是残留下来。
以下，对实施方式5所涉及的GaN-HEMT300的构造和制造方法进行说明。
图6是实施方式5所涉及的GaN-HEMT300的剖视图。该GaN-HEMT300具备在实施方式1～4中任一项中公开的结构的复合基板10。在复合基板10之上层叠有由多个氮化物半导体构成的半导体层。将该层叠的半导体层称为氮化物半导体层105。
具体而言，形成有：形成在复合基板10之上的AlN缓冲层102、形成在AlN缓冲层102之上的GaN缓冲层103、以及形成在GaN缓冲层103之上的AlGaN肖特基层104。通过在复合基板10之上依次层叠AlN缓冲层102、GaN缓冲层103、AlGaN肖特基层104而形成有异质结结构。
在AlGaN肖特基层104之上形成有栅电极107、源电极106以及漏电极108。作为欧姆电极的源电极106和漏电极108通过在AlGaN肖特基层104之上例如依次形成AlTi、Au之类的金属膜而形成。
作为肖特基电极的栅电极107通过在AlGaN肖特基层104之上例如依次形成Pt、Au之类的金属膜而形成。
在这样的GaN-HEMT300中，在AlGaN肖特基层104与GaN缓冲层103的异质结界面正下方形成二维电子气。该二维电子气作为载流子行驶层发挥功能。即，若在源电极106与漏电极108之间施加偏压，则从AlGaN肖特基层104供给至GaN缓冲层103的电子在二维电子气中行驶并移动至漏电极108。此时，通过控制向栅电极107施加的电压来改变栅电极107正下方的耗尽层的厚度，从而控制从源电极106向漏电极108流动的电流。
图12是表示实施方式5所涉及的GaN-HEMT300的制造方法的流程图。步骤ST201是通过基于MOVPE法的外延生长来层叠氮化物半导体层105的结晶生长工序。
首先，使AlN缓冲层102在复合基板10之上外延生长。AlN缓冲层102的层厚例如是30nm。
接下来，使掺杂有碳的GaN缓冲层103在AlN缓冲层102之上外延生长。GaN缓冲层103的层厚例如是2μm。通过控制GaN缓冲层103的生长速度来控制GaN缓冲层103的碳的添加浓度。GaN缓冲层103的导电型是p型。
接下来，使AlGaN肖特基层104外延生长。AlGaN肖特基层104的层厚例如是30nm。
在步骤ST202中，通过电子束加速装置向在步骤ST201中完成了氮化物半导体层105的外延生长的复合基板10照射电子束。
在电子束照射工序中，通过从AlGaN肖特基层104的上方进行电子束照射来向AlGaN肖特基层104和GaN缓冲层103照射电子。
在电子束照射工序后，进行以下说明的电极形成工序。
通过利用了光刻技术的图案化，在AlGaN肖特基层104之上形成由SiO2膜构成的掩模。其后，通过干蚀刻等而在掩模中的应形成源电极106和漏电极108的区域形成与各电极形状对应的开口部。然后，在该开口部，例如依次蒸镀Al、Ti以及Au来形成源电极106和漏电极108。
进而，暂时除去AlGaN肖特基层104之上的掩模，并再次在AlGaN肖特基层104之上形成由SiO2膜构成的掩模。其后，通过干蚀刻等而在掩模中的应形成栅电极107的区域形成与栅电极形状对应的开口部。然后，在该开口部，例如依次蒸镀Pt和Au来形成栅电极107。
以上是在复合基板10中形成有氮化物半导体层105的面、即表面形成加工。在该一系列的表面形成加工完成后，进行相反侧的面即在复合基板10中形成有含Si喷镀层2的一侧的面即背面侧的加工。
在步骤ST203中，根据需要对含Si喷镀层2的一部分进行背面磨削加工。这是因为，在想要进一步提高GaN-HEMT300的散热特性的情况下，实施含Si喷镀层2的薄层化对散热特性的提高更有利。
在步骤ST204中，根据需要实施背面形成加工工序。例如，在想要设置通孔构造的情况下，通过背面形成加工工序形成通孔构造。
在步骤ST205的切割工序中，对完成了表面形成加工和背面形成加工的晶圆进行切割来分离为各个GaN-HEMT元件。
经由以上的各工序，完成图6的剖视图所示的GaN-HEMT300。
在实施方式5所涉及的GaN-HEMT300的构造和制造方法中，残留含Si喷镀层2的情况下的优点在于：与以往相比，能够使SiC基板1极薄，由此即使是处置困难的0.1mm以下的SiC基板1，也不需要特别地花费心思，通过一般的GaN-HEMT的制造工序就能够制造。即，能够获得散热特性优异、并且具有能够应对制造成本的减少的构造的GaN-HEMT300。
此外，在实施方式5所涉及的GaN-HEMT300的构造中，含Si喷镀层2需要在电方面成为接地电平，因此作为含Si喷镀层2的材料，高电阻Si等是不适合的，优选是不伴有延迟特性的低电阻N形Si。
实施方式6
在实施方式6所涉及的GaN-HEMT200的制造方法中，如图5的GaN-HEMT200的剖视图所示，完全除去了复合基板10的含Si喷镀层2，这一点与实施方式5所涉及的GaN-HEMT300的构造及制造方法不同。
在完成图12中的GaN-HEMT表面形成加工后，通过氟硝酸蚀刻除去含Si喷镀层2。
在以往的使用了SiC基板的GaN-HEMT的制造方法中，GaN-HEMT所要求的SiC基板的厚度是0.05～0.1mm，因此需要使用金刚石磨具来磨削除去在SiC基板中所不需要的0.4mm左右，存在GaN-HEMT的制造成本高成本化的问题。另外，在该情况下，由于是单面磨削，因此厚度偏差的管理变得严格，因此也存在制造成本进一步变高的问题。
在实施方式6所涉及的GaN-HEMT200的制造方法中，不需要在基于现有技术的GaN-HEMT的制造方法中所必需的通过金刚石进行的背面磨削加工、严格的SiC基板的厚度管理，因此能够减少制造成本。
此外，也可以如现有技术那样磨削除去含Si喷镀层2，但在该情况下，也不需要以往所需的金刚石磨具等高价的工具，也具有能够通过廉价的磨具、磨粒高速地磨削加工的效果。
本公开记载了各种例示性的实施方式和实施例，但记载于一个或者多个实施方式的各种特征、形态以及功能并不局限于特定的实施方式的应用，能够单独地、或者通过各种组合应用于实施方式。
因此，在本申请说明书所公开的技术范围内能够想到未例示的无数的变形例。例如，包括将至少一个构成要素变形的情况、追加的情况或者省略情况，还包括抽出至少一个构成要素并与其他实施方式的构成要素组合的情况。
附图标记说明
1…SiC基板；2…含Si喷镀层；2a…Si喷镀后的含Si喷镀层；10…复合基板；30…空隙；35…分散材料；40…杂质；45…SiOx中间层；102…AlN缓冲层；103…GaN缓冲层；104…AlGaN肖特基层；105…氮化物半导体层；106…源电极；107…栅电极；108…漏电极；200、300…GaN-HEMT。

Claims (12)

1.一种复合基板，其特征在于，
具备：
SiC基板；和
含Si喷镀层，以支承所述SiC基板的方式设置于所述SiC基板的一面，并由熔融Si或者Si合金而得的材料构成。
2.根据权利要求1所述的复合基板，其特征在于，
所述SiC基板的厚度为0.01mm以上且0.1mm以下。
3.根据权利要求1或2所述的复合基板，其特征在于，
所述含Si喷镀层的厚度为0.5mm以上。
4.根据权利要求1～3中任一项所述的复合基板，其特征在于，
所述含Si喷镀层包含由陶瓷构成的分散材料。
5.根据权利要求4所述的复合基板，其特征在于，
所述陶瓷是AlN、BN以及C中的任意一个。
6.根据权利要求1～5中任一项所述的复合基板，其特征在于，
在所述含Si喷镀层中掺杂有杂质。
7.根据权利要求1～6中任一项所述的复合基板，其特征在于，
在所述SiC基板与所述含Si喷镀层之间设置有SiOx中间层。
8.根据权利要求1～7中任一项所述的复合基板，其特征在于，
所述SiC基板的口径是4英寸。
9.一种复合基板的制造方法，其特征在于，
具备：
粘贴加工工序，将SiC基板粘贴于板状部件；
喷镀工序，在所述SiC基板的一面喷镀Si或者Si合金；以及
剥离工序，从所述板状部件剥离通过所述Si或者Si合金的喷镀而形成于所述SiC基板的一面的含Si喷镀层和所述SiC基板。
10.一种半导体装置，其特征在于，
具备：
权利要求1～8中任一项所述的复合基板；
形成于所述复合基板中的所述SiC基板侧的氮化物半导体层；
形成于所述氮化物半导体层之上的源电极和漏电极；以及
形成于所述源电极与所述漏电极之间的栅电极。
11.一种半导体装置的制造方法，其特征在于，
具备：
结晶生长工序，通过外延生长而在权利要求1～8中任一项所述的复合基板之上形成氮化物半导体层；和
电极形成工序，在所述氮化物半导体层之上分别形成源电极、漏电极以及栅电极。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，
还具备除去所述复合基板的含Si喷镀层的工序。
CN202080101174.0A 2020-06-01 2020-06-01 复合基板、复合基板的制造方法、半导体装置以及半导体装置的制造方法 Pending CN115668443A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/021534 WO2021245724A1 (ja) 2020-06-01 2020-06-01 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN115668443A true CN115668443A (zh) 2023-01-31

Family

ID=74200195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080101174.0A Pending CN115668443A (zh) 2020-06-01 2020-06-01 复合基板、复合基板的制造方法、半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20230178368A1 (zh)
JP (1) JP6818964B1 (zh)
KR (1) KR20230004728A (zh)
CN (1) CN115668443A (zh)
WO (1) WO2021245724A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3142829A1 (fr) * 2022-12-05 2024-06-07 Soitec Procédé de fabrication d’un substrat pour un dispositif électronique de puissance ou radiofréquence
CN117476773B (zh) * 2023-12-28 2024-05-28 深圳天狼芯半导体有限公司 一种具有低漏电的ldmos及制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799169A (ja) * 1993-09-28 1995-04-11 Fuji Electric Co Ltd 炭化けい素電子デバイスの製造方法
EP1060150A1 (de) * 1998-03-05 2000-12-20 Wacker-Chemie GmbH Sic-speicherplattensubstrat mit einer inertschicht auf der oberfläche
EP1068163A1 (de) * 1998-04-02 2001-01-17 Wacker-Chemie GmbH SiC-SPEICHERPLATTENSUBSTRAT MIT EINER BESCHICHTUNG AUS GERMANIUM UND SILICIUM
JP2003301252A (ja) * 2002-04-12 2003-10-24 Tocalo Co Ltd 複合サーメット被覆部材およびその製造方法
JP2008112842A (ja) * 2006-10-30 2008-05-15 Sumitomo Electric Ind Ltd 炭化珪素へのドーピング方法および炭化珪素半導体装置の製造方法
CN104775097A (zh) * 2014-09-15 2015-07-15 厦门映日新材料科技有限公司 一种低电阻率微硼掺杂旋转溅射硅靶材及其制备方法
CN110366611A (zh) * 2017-03-02 2019-10-22 信越化学工业株式会社 碳化硅基板的制造方法及碳化硅基板
JP2019210162A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690013A (ja) * 1992-09-08 1994-03-29 Mitsubishi Electric Corp 薄膜太陽電池及び太陽電池の製造方法並びに半導体インゴットの製造方法及び半導体基板の製造方法
JP6061251B2 (ja) 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
US9601583B2 (en) * 2014-07-15 2017-03-21 Armonk Business Machines Corporation Hetero-integration of III-N material on silicon
JP6515757B2 (ja) * 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
KR20180014372A (ko) 2016-07-29 2018-02-08 부산대학교 산학협력단 차량용 호스 제조방법 및 이를 이용한 차량용 호스

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799169A (ja) * 1993-09-28 1995-04-11 Fuji Electric Co Ltd 炭化けい素電子デバイスの製造方法
EP1060150A1 (de) * 1998-03-05 2000-12-20 Wacker-Chemie GmbH Sic-speicherplattensubstrat mit einer inertschicht auf der oberfläche
EP1068163A1 (de) * 1998-04-02 2001-01-17 Wacker-Chemie GmbH SiC-SPEICHERPLATTENSUBSTRAT MIT EINER BESCHICHTUNG AUS GERMANIUM UND SILICIUM
JP2003301252A (ja) * 2002-04-12 2003-10-24 Tocalo Co Ltd 複合サーメット被覆部材およびその製造方法
JP2008112842A (ja) * 2006-10-30 2008-05-15 Sumitomo Electric Ind Ltd 炭化珪素へのドーピング方法および炭化珪素半導体装置の製造方法
CN104775097A (zh) * 2014-09-15 2015-07-15 厦门映日新材料科技有限公司 一种低电阻率微硼掺杂旋转溅射硅靶材及其制备方法
CN110366611A (zh) * 2017-03-02 2019-10-22 信越化学工业株式会社 碳化硅基板的制造方法及碳化硅基板
JP2019210162A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置

Also Published As

Publication number Publication date
US20230178368A1 (en) 2023-06-08
KR20230004728A (ko) 2023-01-06
JPWO2021245724A1 (zh) 2021-12-09
JP6818964B1 (ja) 2021-01-27
WO2021245724A1 (ja) 2021-12-09

Similar Documents

Publication Publication Date Title
CN108281378B (zh) Iii族氮化物复合衬底、半导体器件及它们的制造方法
US20130298823A1 (en) Gallium-Nitride-On-Diamond Wafers and Manufacturing Equipment and Methods of Manufacture
JP7092051B2 (ja) 電界効果トランジスタの作製方法
CN104781907B (zh) Iii族氮化物复合衬底及其制造方法、层叠的iii族氮化物复合衬底、iii族氮化物半导体器件及其制造方法
JP2019153603A (ja) 半導体基板及びその製造方法
CN110223918A (zh) 一种孔径式复合衬底氮化镓器件及其制备方法
TW201434173A (zh) Ｉｉｉ族氧化物複合基板及其製造方法、積層ｉｉｉ族氧化物複合基板、與ｉｉｉ族氧化物半導體裝置及其製造方法
US20170186600A1 (en) Semiconductor wafer and method
CN108538723A (zh) 基于金刚石的氮面极性氮化镓器件及其制造方法
CN107731903A (zh) 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法
CN108878511A (zh) 基于金刚石的镓面极性氮化镓器件制造方法
JP6818964B1 (ja) 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法
US11881404B2 (en) Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
CN111223929A (zh) 具有金刚石微流道的GaN半导体结构、器件及制备方法
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
WO2024058180A1 (ja) 半導体装置形成用基板、半導体積層構造体、半導体装置、半導体装置形成用基板の製造方法、半導体積層構造体の製造方法及び半導体装置の製造方法
TWI781801B (zh) 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓
JP6248395B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
CN115295515A (zh) 半导体器件的制作方法及半导体器件
CN111952151A (zh) 半导体复合晶圆及制造方法
CN111223927B (zh) GaN-金刚石-Si半导体结构、器件及制备方法
Leone et al. High quality AlGaN/GaN HEMT for RF applications on cold-split thinned 4H-SiC substrates
JP2017168671A (ja) 半導体装置および半導体装置の製造方法
JP2023039743A (ja) 窒化物半導体基板の製造方法
CN116631960A (zh) GaN HEMT器件制备方法及GaN HEMT器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination