CN112992684A - 一种形成超浅结的方法 - Google Patents
一种形成超浅结的方法 Download PDFInfo
- Publication number
- CN112992684A CN112992684A CN202110168061.9A CN202110168061A CN112992684A CN 112992684 A CN112992684 A CN 112992684A CN 202110168061 A CN202110168061 A CN 202110168061A CN 112992684 A CN112992684 A CN 112992684A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- epitaxial layer
- dopant
- ion implantation
- dose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 123
- 239000004065 semiconductor Substances 0.000 claims abstract description 161
- 239000000758 substrate Substances 0.000 claims abstract description 139
- 239000002019 doping agent Substances 0.000 claims abstract description 74
- 238000002513 implantation Methods 0.000 claims abstract description 35
- 238000005468 ion implantation Methods 0.000 claims description 44
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 16
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 15
- 238000005516 engineering process Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 150000001875 compounds Chemical class 0.000 description 14
- 239000012212 insulator Substances 0.000 description 12
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 238000007517 polishing process Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052716 thallium Inorganic materials 0.000 description 2
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/022—Manufacture or treatment of FETs having insulated gates [IGFET] having lightly-doped source or drain extensions selectively formed at the sides of the gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本发明实施例涉及一种形成超浅结的方法，包括如下步骤：提供半导体衬底，在半导体衬底上形成外延层，提供掺杂物，向外延层和部分半导体衬底中注入掺杂物，去除外延层，以在半导体衬底中形成超浅结。本发明实施例的形成超浅结的方法能够实现高能量和高剂量注入而获得低能量和低剂量的注入效果，解决了相关技术中存在的获得低能量和低剂量的注入效果比较困难的问题。
Description
技术领域
本发明总体来说涉及半导体技术领域，具体而言，涉及一种形成超浅结的方法。
背景技术
随着技术的发展，半导体器件的关键尺寸越来越小，随之半导体器件的厚度也越来越小。由于半导体器件的厚度变小，超浅结注入工艺应运而生。然而，相关技术中的方法比较容易实现高能量和高剂量的注入，而要想获得低能量和低剂量的注入效果是比较困难的。
发明内容
本发明实施例提供一种形成超浅结的方法，采用高能量高剂量注入，也可实现低能量和低剂量的注入效果。
本发明实施例的形成超浅结的方法，所述方法包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成外延层；
提供掺杂物，向所述外延层和部分所述半导体衬底中注入所述掺杂物；
去除所述外延层，以在所述半导体衬底中形成超浅结。
根据本发明的一些实施方式，所述外延层与所述半导体衬底的材料相同。
根据本发明的一些实施方式，向所述外延层和部分所述半导体衬底中注入所述掺杂物的步骤，包括：
采用离子注入工艺注入所述掺杂物。
根据本发明的一些实施方式，所述离子注入工艺的能量为大于2keV，所述离子注入工艺的剂量为大于或等于1E13cm-2。
根据本发明的一些实施方式，所述离子注入工艺的能量为大于10keV，所述离子注入工艺的剂量为大于1E14cm-2。
根据本发明的一些实施方式，所述离子注入工艺的能量为大于20keV，所述离子注入工艺的剂量为大于1E15cm-2。
根据本发明的一些实施方式，所述部分所述半导体衬底中注入的所述掺杂物的剂量为小于1E13cm-2。
根据本发明的一些实施方式，所述部分所述半导体衬底中注入的所述掺杂物的剂量为小于1E12cm-2。
根据本发明的一些实施方式，去除所述外延层的步骤，包括：
采用湿法或干法刻蚀，去除所述外延层。
本发明实施例的形成超浅结的方法，所述方法包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成外延层；
在所述外延层上形成具有掩膜开口的光阻层，一部分所述外延层被所述光阻层覆盖，另一部分所述外延层位于所述光阻层的所述掩膜开口下方，位于所述掩膜开口下方的所述外延层和部分所述半导体衬底形成注入区域；
提供第一掺杂物，向所述注入区域注入第一掺杂物，以使所述第一掺杂物注入位于所述掩膜开口下方的所述外延层以及所述部分所述半导体衬底中；
去除所述光阻层；
去除所述外延层，以在所述半导体衬底中形成超浅结。
根据本发明的一些实施方式，去除所述光阻层之后，以及去除所述外延层，以在所述半导体衬底中形成超浅结之前，所述方法还包括：
提供第二掺杂物，向所述外延层注入所述第二掺杂物，以提高所述外延层的刻蚀选择比。
根据本发明的一些实施方式，所述第二掺杂物为锗或硅。
根据本发明的一些实施方式，去除所述外延层的步骤，包括：
采用湿法或干法刻蚀，去除所述外延层。
根据本发明的一些实施方式，所述外延层与所述半导体衬底的材料相同。
根据本发明的一些实施方式，向所述注入区域注入第一掺杂物的步骤，包括：
采用离子注入工艺注入所述第一掺杂物。
根据本发明的一些实施方式，所述离子注入工艺的能量为大于2keV，所述离子注入工艺的剂量为大于或等于1E13cm-2。
根据本发明的一些实施方式，所述离子注入工艺的能量为大于10keV，所述离子注入工艺的剂量为大于1E14cm-2。
根据本发明的一些实施方式，所述离子注入工艺的能量为大于20keV,所述离子注入工艺的剂量为大于1E15cm-2。
根据本发明的一些实施方式，所述部分所述半导体衬底中注入的所述第一掺杂物的剂量为小于1E13cm-2。
根据本发明的一些实施方式，所述部分所述半导体衬底中注入的所述第一掺杂物的剂量为小于1E12cm-2。
上述发明中的一个实施例具有如下优点或有益效果：
本发明实施例形成超浅结的方法，通过在半导体衬底上形成一外延层，采用在外延层和部分半导体衬底中注入掺杂物后，去除外延层的方式，控制注入半导体衬底中的掺杂物的剂量，实现高能量和高剂量注入而获得低能量和低剂量的注入效果，解决了相关技术中存在的获得低能量和低剂量的注入效果比较困难的问题。
附图说明
通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
图1示出的是本发明一实施例的形成超浅结的方法的流程图。
图2至图5示出的是本发明一实施例的形成超浅结的方法的不同工艺阶段的剖视图。
图6示出的是本发明另一实施例的形成超浅结的方法的流程图。
图7至图13示出的是本发明另一实施例的形成超浅结的方法的不同工艺阶段的剖视图。
图14示出的是本发明实施例的半导体器件晶体管的示意图。
其中，附图标记说明如下：
100、半导体衬底 101、栅氧化层
102、栅极结构 103、轻掺杂结构
104、隔离侧墙 105、源漏极结构
110、外延层 120、超浅结
130、掺杂物 200、半导体衬底
210、外延层 220、光阻层
221、掩膜开口 222、注入区域
230、超浅结 240、第一掺杂物
250、第二掺杂物
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
半导体器件的沟道尺寸不断的缩小，在沟道横向尺寸缩小的同时，整个器件的厚度也在不断的往浅层发展。由于器件的微缩，形成超浅结注入是必不可少的。现行的离子注入技术采用的是使产生的离子通过电场加速获得所需要的能量，对于高能量高剂量的离子束流，传输过程即使有束流的衰减，但还是可以实现整个注入，保证足够的注入均匀度。而超浅结注入需要超低能量(200eV-3000eV)，受相关技术中的工艺条件的限制，很难实现均匀的注入。例如，对于源极/漏极的形成，由于需要的剂量较大(5E14cm-2-8E15cm-2)，相关技术中的方案中，可以实现这种低能量高剂量的注入。然而，对于沟道注入或是轻掺杂漏(light dopant drain，LDD)注入，这种低能量低剂量(9E10cm-2-5E12cm-2)的注入效果，相关技术中的工艺是较难实现的。
基于此，本发明实施例提供一种形成超浅结的方法，通过改进工艺，采用高能量和高剂量的注入，也可实现低能量和低剂量的注入效果。
下面结合图1至图5，详细说明本发明一实施例的形成超浅结的方法。其中，图1示出的是本发明一实施例的形成超浅结的方法的流程图。图2至图5示出的是本发明一实施例的形成超浅结的方法的不同工艺阶段的剖视图。
如图1所示，本发明一实施例的形成超浅结的方法，包括如下步骤：提供半导体衬底；在半导体衬底上形成外延层；提供掺杂物，向外延层和部分半导体衬底中注入掺杂物；去除外延层，以在半导体衬底中形成超浅结。
如图1和图2所示，在步骤S101，提供半导体衬底100。
在一实施方式中，半导体衬底100可以包含半导体材料如基体硅或单晶硅。在其他实施例或额外实施例中，半导体衬底100中可包含另一半导体元素如结晶结构的锗。半导体衬底100亦可包含半导体化合物如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、或上述的组合。半导体衬底100亦可包含绝缘层上半导体衬底如绝缘层上硅基底、绝缘层上硅锗基底、或绝缘层上锗基底。
在一些实施例中，半导体衬底100为块材(bulk)半导体衬底，例如半导体晶片。举例而言，半导体衬底100包含硅或其他元素半导体材料，例如锗。半导体衬底100可经掺杂(例如P型、N型或前述的组合)或不经掺杂。在一些实施例中，半导体衬底100包含介电层上外延生长的半导体层。外延生长的半导体层可由硅锗、硅、锗、一或多个其他合适的材料或前述的组合制成。
在一些其他的实施例中，半导体衬底100包含化合物半导体。举例而言，化合物半导体包含一或多个III-V族化合物半导体，具有由式AlX1GaX2InX3AsY1PY2NY3SbY4定义的组成，其中X1、X2、X3、Y1、Y2、Y3和Y4代表相对的比例。它们各自大于或等于0，且整体相加等于1。化合物半导体可包含碳化硅、砷化镓、砷化铟、磷化铟、一或多个其他合适的化合物半导体或前述的组合。也可使用其他包含II-VI族化合物半导体的合适的基底。
在一些实施例中，半导体衬底100为绝缘体上覆半导体(semiconductor-on-insulator，SOI)基底的主动层。绝缘体上覆半导体衬底的制造可使用注入氧隔离(separation by implantation of oxygen，SIMOX)工艺、晶片接合工艺、其他合适的工艺或前述的组合。在一些其他的实施例中，半导体衬底100包含多层结构。举例而言，半导体衬底100包含形成在块材硅层上的硅锗层。
如图1和图3所示，在步骤S102，在半导体衬底100上形成外延层110。
虽然附图中没有示出，可以理解的是，在半导体衬底100上生长外延层110之前大体上要首先通过氢氟酸(HF)蚀刻去除原有的半导体衬底100上的氧化硅层。
可以理解的是，半导体衬底100上形成的外延层110的厚度可以根据后续在半导体衬底100中所需要形成的超浅结130的结深进行调整。举例来说，当需要在半导体衬底100中形成较薄的结深时，可以在半导体衬底100上生长较厚的外延层110。当需要在半导体衬底100中形成较厚的结深时，可以在半导体衬底100上生长较薄的外延层110。
在一实施方式中，外延层110与半导体衬底100的材料相同，例如外延层110和半导体衬底100的材料均为硅。由于外延生长的硅与半导体衬底100的硅的匹配性较好，外延层110的硅与半导体衬底100的硅的晶相一致，并且杂质较少，在后续的注入掺杂物的工艺中，不会影响注入效果。反之，若外延层110与半导体衬底100的材料的匹配性较差，外延层110的硅与半导体衬底100的硅的晶相不一致，在注入过程中掺杂离子会被外延层110的表层膜中的空位束缚，最终造成注入的角度污染。
如图1和图4所示，在步骤S103，提供掺杂物130，向外延层110和部分半导体衬底100中注入掺杂物130，掺杂物130位于外延层110和部分半导体衬底100中。
在一实施方式中，掺杂物130可以包括但不限于硼、铝、镓、铟、铊、氮、磷、砷、锑和铋。
在一些实施方式中。向外延层110和部分半导体衬底100中注入掺杂物130的步骤，可以采用离子注入工艺注入掺杂物130。在一实施方式中，离子注入工艺的能量为大于2keV，离子注入工艺的剂量为大于或等于1E13cm-2。其中，离子注入工艺的能量可以为大于5keV、8keV、10keV、12keV、14keV、16keV、18keV或20keV等，离子注入工艺的剂量可以为大于2E13cm-2、5E13cm-2、8E13cm-2、1E14cm-2、1E15cm-2、5E15cm-2或8E15cm-2等。
在一实施方式中，部分半导体衬底100中注入的掺杂物130的剂量为小于1E13cm-2，例如9E10cm-2、1E11cm-2、1E12cm-2、2E12cm-2或5E12cm-2等。
本发明实施例的形成超浅结的方法，能够通过采用高能量(例如为10keV)和高剂量(例如为2E13cm-2)的注入条件实现低能量(例如为300eV)和低剂量(例如为2E12cm-2)的注入效果。
如图1和图5所示，在步骤S104，去除外延层110，以在部分半导体衬底100中形成超浅结120。
在一实施方式中，去除外延层110可以采用干法或湿法刻蚀，也可采用例如化学机械研磨工艺、磨削工艺、干式研磨工艺、湿法清洗、一或多个其他合适的工艺或前述的组合。
虽然附图中并未示出，可以理解的是，去除外延层110之后，还包括热处理步骤，热处理包括但不限于低温热退火、快速热退火、瞬间退火、尖峰退火或激光退火。
可以理解的是，本发明实施例的形成超浅结的方法可以应用在如图14所示的器件的阈值电压离子注入区域或是在源极/漏极附近的轻掺杂结构注入。其中，图14中所示的半导体器件晶体管包括半导体衬底100、形成在半导体衬底上的栅氧化层101、形成在栅氧化层101上的栅极结构102、形成在栅氧化层101和栅极结构102侧壁的隔离侧墙104以及轻掺杂结构103和源漏极结构105。其中，图14中的A区域为轻掺杂结构的注入区域，用于提高器件的阈值电压并有效控制器件的短沟道效应，B区域为阈值电压离子注入区域，用于调整阈值电压。
下面结合图6至图13，详细说明本发明另一实施例的形成超浅结的方法。其中，图6示出的是本发明另一实施例的形成超浅结的方法的流程图，图7至图13示出的是本发明另一实施例的形成超浅结的方法的不同工艺阶段的剖视图。
如图6所示，本发明另一实施例的形成超浅结的方法，包括以下步骤：提供半导体衬底；在半导体衬底上形成外延层；在外延层上形成具有掩膜开口的光阻层，一部分外延层被光阻层覆盖，另一部分外延层位于光阻层的掩膜开口下方，位于掩膜开口下方的外延层和部分半导体衬底形成注入区域；提供第一掺杂物，向注入区域注入第一掺杂物，以使第一掺杂物注入位于掩膜开口下方的外延层以及部分半导体衬底中；去除光阻层；提供第二掺杂物，向外延层注入第二掺杂物，以提高外延层的刻蚀选择比；去除外延层，以在半导体衬底中形成超浅结。
如图6和图7所示，在步骤S201中，提供半导体衬底200。
在一实施方式中，半导体衬底200可以包含半导体材料如基体硅或单晶硅。在其他实施例或额外实施例中，半导体衬底200中可包含另一半导体元素如结晶结构的锗。半导体衬底200亦可包含半导体化合物如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、或上述的组合。半导体衬底200亦可包含绝缘层上半导体衬底200如绝缘层上硅基底、绝缘层上硅锗基底、或绝缘层上锗基底。
在一些实施例中，半导体衬底200为块材(bulk)半导体衬底，例如半导体晶片。举例而言，半导体衬底200包含硅或其他元素半导体材料，例如锗。半导体衬底200可经掺杂(例如P型、N型或前述的组合)或不经掺杂。在一些实施例中，半导体衬底200包含介电层上外延生长的半导体层。外延生长的半导体层可由硅锗、硅、锗、一或多个其他合适的材料或前述的组合制成。
在一些其他的实施例中，半导体衬底200包含化合物半导体。举例而言，化合物半导体包含一或多个III-V族化合物半导体，具有由式AlX1GaX2InX3AsY1PY2NY3SbY4定义的组成，其中X1、X2、X3、Y1、Y2、Y3和Y4代表相对的比例。它们各自大于或等于0，且整体相加等于1。化合物半导体可包含碳化硅、砷化镓、砷化铟、磷化铟、一或多个其他合适的化合物半导体或前述的组合。也可使用其他包含II-VI族化合物半导体的合适的基底。
在一些实施例中，半导体衬底200为绝缘体上覆半导体(semiconductor-on-insulator，SOI)基底的主动层。绝缘体上覆半导体衬底200的制造可使用注入氧隔离(separation by implantation of oxygen，SIMOX)工艺、晶片接合工艺、其他合适的工艺或前述的组合。在一些其他的实施例中，半导体衬底200包含多层结构。举例而言，半导体衬底200包含形成在块材硅层上的硅锗层。
如图6和图8所示，在步骤S202，在半导体衬底200上形成外延层210。
虽然附图中没有示出，可以理解的是，在半导体衬底200上生长外延层210之前大体上要首先通过氢氟酸(HF)蚀刻去除原有的半导体衬底200上的氧化硅层。
可以理解的是，半导体衬底200上形成的外延层210的厚度可以根据后续在半导体衬底200中所需要形成的超浅结230的结深进行调整。举例来说，当需要在半导体衬底200中形成较薄的结深时，可以在半导体衬底200上生长较厚的外延层210。当需要在半导体衬底200中形成较厚的结深时，可以在半导体衬底200上生长较薄的外延层210。
在一实施方式中，外延层210与半导体衬底200的材料相同，例如外延层210和半导体衬底200的材料均为硅。由于外延生长的硅与半导体衬底200的硅的匹配性较好，外延层210的硅与半导体衬底200的硅的晶相一致，并且杂质较少，在后续的注入掺杂物的工艺中，不会影响注入效果。反之，若外延层210与半导体衬底200的材料的匹配性较差，外延层110的硅与半导体衬底100的硅的晶相不一致，在注入过程中掺杂离子会被外延层210的表层膜中的空位束缚，最终造成注入的角度污染。
如图6和图9所示，在步骤S203，在外延层210上形成具有掩膜开口221的光阻层220，一部分外延层210被光阻层220覆盖，另一部分外延层210位于光阻层220的掩膜开口221下方，位于掩膜开口221下方的外延层210和部分半导体衬底200形成注入区域222(如图9中虚线标记的区域)。
如图6和图10所示，在步骤S204，提供第一掺杂物240，向注入区域222中注入第一掺杂物240，以使第一掺杂物240注入位于光阻层220的掩膜开口221下方的外延层210中未被光阻层220覆盖的区域以及部分半导体衬底200中。
在一实施方式中，第一掺杂物240可以包括但不限于硼、铝、镓、铟、铊、氮、磷、砷、锑和铋。
在一些实施方式中，第一掺杂物240注入位于光阻层220的掩膜开口221下方的外延层210中未被光阻层220覆盖的区域以及部分半导体衬底200中，可以采用离子注入工艺注入第一掺杂物240。在一实施方式中，离子注入工艺的能量为大于2keV，离子注入工艺的剂量为大于或等于1E13cm-2。其中，离子注入工艺的能量可以为大于5keV、8keV、10keV、12keV、14keV、16keV、18keV或20keV等，离子注入工艺的剂量可以为大于2E13cm-2、5E13cm-2、8E13cm-2、1E14cm-2、1E15cm-2、5E15cm-2或8E15cm-2等。
在一实施方式中，部分半导体衬底200100中注入的掺杂物130的剂量为小于1E13cm-2，例如9E10cm-2、1E11cm-2、1E12cm-2、2E12cm-2或5E12cm-2等。
本发明实施例的形成超浅结的方法，能够通过采用高能量(例如为10keV)和剂量(例如为2E13cm-2)的注入条件实现低能量(例如为300eV)和低剂量(例如为2E12cm-2)的注入效果。
如图6和图11所示，在步骤S205，去除光阻层220。
在一些实施方式中，去除光阻层220可以采用干法或湿法刻蚀，也可以采用例如化学机械研磨工艺、磨削工艺、干式研磨工艺、湿法清洗、一或多个其他合适的工艺或前述的组合。
如图6和图12所示，在步骤S206，提供第二掺杂物250，向外延层210注入第二掺杂物250，以提高外延层210的刻蚀选择比。
在一实施方式中，第二掺杂物250可以为锗或硅。
在一实施方式中，向外延层210注入第二掺杂物250的步骤，可以采用离子注入工艺。
可以理解的是，第二掺杂物250的注入深度不超过外延层210的厚度，外延层210内注入第二掺杂物250后，第二掺杂物250破坏了外延层210中的晶格，使注入第二掺杂物250的外延层210结构转变为非晶化结构，其刻蚀选择比明显提高，便于后续采取刻蚀工艺去除外延层210。
如图6和图13所示，在步骤S207，去除外延层210，以在半导体衬底200中形成超浅结230。
在一实施方式中，去除外延层210采用干法或湿法刻蚀，也可采用例如化学机械研磨工艺、磨削工艺、干式研磨工艺、湿法清洗、一或多个其他合适的工艺或前述的组合。
虽然附图中并未示出，可以理解的是，去除外延层210之后，还包括热处理步骤，热处理包括但不限于低温热退火、快速热退火、瞬间退火、尖峰退火或激光退火。
可以理解的是，本发明实施例的形成超浅结的方法可以应用在如图14所示的器件的阈值电压离子注入区域或是在源极/漏极附近的轻掺杂结构注入。其中，图14中所示的半导体器件晶体管包括半导体衬底100、形成在半导体衬底上的栅氧化层101、形成在栅氧化层101上的栅极结构102、形成在栅氧化层101和栅极结构102侧壁的隔离侧墙104以及轻掺杂结构103和源漏极结构105。其中，图14中的A区域为轻掺杂结构的注入区域，用于提高器件的阈值电压并有效控制器件的短沟道效应，B区域为阈值电压离子注入区域，用于调整阈值电压。
综上所述，本发明实施例的形成超浅结的方法的优点和有益效果在于：
本发明实施例形成超浅结的方法，通过先在半导体衬底上形成一外延层，采用在外延层和部分半导体衬底中注入掺杂物后，去除外延层的方式，控制注入半导体衬底中的掺杂物的剂量，实现高能量和高剂量注入工艺而获得低能量和低剂量的注入效果，解决了相关技术中存在的获得低能量和低剂量的注入效果比较困难的问题。
在发明实施例中，术语“第一”、“第二”仅用于描述的目的，而不能理解为指示或暗示相对重要性；术语“多个”则指两个或两个以上，除非另有明确的限定。术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；“相连”可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在发明实施例中的具体含义。
发明实施例的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述发明实施例和简化描述，而不是指示或暗示所指的装置或单元必须具有特定的方向、以特定的方位构造和操作，因此，不能理解为对发明实施例的限制。
在本说明书的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于发明实施例的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上仅为发明实施例的优选实施例而已，并不用于限制发明实施例，对于本领域的技术人员来说，发明实施例可以有各种更改和变化。凡在发明实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在发明实施例的保护范围之内。
Claims (20)
1.一种形成超浅结的方法，其特征在于，所述方法包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成外延层；
提供掺杂物，向所述外延层和部分所述半导体衬底中注入所述掺杂物；
去除所述外延层，以在所述半导体衬底中形成超浅结。
2.根据权利要求1所述的方法，其特征在于，所述外延层与所述半导体衬底的材料相同。
3.根据权利要求1所述的方法，其特征在于，向所述外延层和部分所述半导体衬底中注入所述掺杂物的步骤，包括：
采用离子注入工艺注入所述掺杂物。
4.根据权利要求3所述的方法，其特征在于，所述离子注入工艺的能量为大于2keV，所述离子注入工艺的剂量为大于或等于1E13cm-2。
5.根据权利要求4所述的方法，其特征在于，所述离子注入工艺的能量为大于10keV，所述离子注入工艺的剂量为大于1E14cm-2。
6.根据权利要求5所述的方法，其特征在于，所述离子注入工艺的能量为大于20keV，所述离子注入工艺的剂量为大于1E15cm-2。
7.根据权利要求1所述的方法，其特征在于，所述部分所述半导体衬底中注入的所述掺杂物的剂量为小于1E13cm-2。
8.根据权利要求7所述的方法，其特征在于，所述部分所述半导体衬底中注入的所述掺杂物的剂量为小于1E12cm-2。
9.根据权利要求1所述的方法，其特征在于，去除所述外延层的步骤，包括：
采用湿法或干法刻蚀，去除所述外延层。
10.一种形成超浅结的方法，其特征在于，所述方法包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成外延层；
在所述外延层上形成具有掩膜开口的光阻层，一部分所述外延层被所述光阻层覆盖，另一部分所述外延层位于所述光阻层的所述掩膜开口下方，位于所述掩膜开口下方的所述外延层和部分所述半导体衬底形成注入区域；
提供第一掺杂物，向所述注入区域注入第一掺杂物，以使所述第一掺杂物注入位于所述掩膜开口下方的所述外延层以及所述部分所述半导体衬底中；
去除所述光阻层；
去除所述外延层，以在所述半导体衬底中形成超浅结。
11.根据权利要求10所述的方法，其特征在于，去除所述光阻层之后，以及去除所述外延层，以在所述半导体衬底中形成超浅结之前，所述方法还包括：
提供第二掺杂物，向所述外延层注入所述第二掺杂物，以提高所述外延层的刻蚀选择比。
12.根据权利要求11所述的方法，其特征在于，所述第二掺杂物为锗或硅。
13.根据权利要求11所述的方法，其特征在于，去除所述外延层的步骤，包括：
采用湿法或干法刻蚀，去除所述外延层。
14.根据权利要求10所述的方法，其特征在于，所述外延层与所述半导体衬底的材料相同。
15.根据权利要求10所述的方法，其特征在于，向所述注入区域注入第一掺杂物的步骤，包括：
采用离子注入工艺注入所述第一掺杂物。
16.根据权利要求15所述的方法，其特征在于，所述离子注入工艺的能量为大于2keV，所述离子注入工艺的剂量为大于或等于1E13cm-2。
17.根据权利要求16所述的方法，其特征在于，所述离子注入工艺的能量为大于10keV，所述离子注入工艺的剂量为大于1E14cm-2。
18.根据权利要求17所述的方法，其特征在于，所述离子注入工艺的能量为大于20keV,所述离子注入工艺的剂量为大于1E15cm-2。
19.根据权利要求10所述的方法，其特征在于，所述部分所述半导体衬底中注入的所述第一掺杂物的剂量为小于1E13cm-2。
20.根据权利要求19所述的方法，其特征在于，所述部分所述半导体衬底中注入的所述掺杂物的剂量为小于1E12cm-2。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110168061.9A CN112992684A (zh) | 2021-02-07 | 2021-02-07 | 一种形成超浅结的方法 |
| PCT/CN2021/111834 WO2022166147A1 (zh) | 2021-02-07 | 2021-08-10 | 一种形成超浅结的方法 |
| US17/454,246 US12165876B2 (en) | 2021-02-07 | 2021-11-09 | Method for forming ultra-shallow junction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110168061.9A CN112992684A (zh) | 2021-02-07 | 2021-02-07 | 一种形成超浅结的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112992684A true CN112992684A (zh) | 2021-06-18 |
Family
ID=76348823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110168061.9A Pending CN112992684A (zh) | 2021-02-07 | 2021-02-07 | 一种形成超浅结的方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112992684A (zh) |
| WO (1) | WO2022166147A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022166147A1 (zh) * | 2021-02-07 | 2022-08-11 | 长鑫存储技术有限公司 | 一种形成超浅结的方法 |
| US12165876B2 (en) | 2021-02-07 | 2024-12-10 | Changxin Memory Technologies, Inc. | Method for forming ultra-shallow junction |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050255660A1 (en) * | 2004-05-17 | 2005-11-17 | Mosel Vitelic, Inc. | Ion implantation method for forming a shallow junction |
| CN102437028A (zh) * | 2011-11-30 | 2012-05-02 | 上海华力微电子有限公司 | Pmos源漏区离子注入方法及相应的器件制造方法 |
| CN103210481A (zh) * | 2010-11-22 | 2013-07-17 | 国际商业机器公司 | 在替换金属栅极制造工艺中形成电熔断器的方法 |
| CN103426764A (zh) * | 2012-05-24 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN108122758A (zh) * | 2016-11-30 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110896075A (zh) * | 2018-09-13 | 2020-03-20 | 长鑫存储技术有限公司 | 集成电路存储器及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6022771A (en) * | 1999-01-25 | 2000-02-08 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions |
| US6228730B1 (en) * | 1999-04-28 | 2001-05-08 | United Microelectronics Corp. | Method of fabricating field effect transistor |
| US6342422B1 (en) * | 1999-04-30 | 2002-01-29 | Tsmc-Acer Semiconductor Manufacturing Company | Method for forming MOSFET with an elevated source/drain |
| US6350656B1 (en) * | 2000-01-31 | 2002-02-26 | United Microelectronics Corp. | SEG combined with tilt side implant process |
| CN102468145A (zh) * | 2010-11-01 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN103871814A (zh) * | 2012-12-14 | 2014-06-18 | 中国科学院微电子研究所 | 一种半导体超浅结的制备方法 |
| CN112992684A (zh) * | 2021-02-07 | 2021-06-18 | 长鑫存储技术有限公司 | 一种形成超浅结的方法 |
-
2021
- 2021-02-07 CN CN202110168061.9A patent/CN112992684A/zh active Pending
- 2021-08-10 WO PCT/CN2021/111834 patent/WO2022166147A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050255660A1 (en) * | 2004-05-17 | 2005-11-17 | Mosel Vitelic, Inc. | Ion implantation method for forming a shallow junction |
| CN103210481A (zh) * | 2010-11-22 | 2013-07-17 | 国际商业机器公司 | 在替换金属栅极制造工艺中形成电熔断器的方法 |
| CN102437028A (zh) * | 2011-11-30 | 2012-05-02 | 上海华力微电子有限公司 | Pmos源漏区离子注入方法及相应的器件制造方法 |
| CN103426764A (zh) * | 2012-05-24 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN108122758A (zh) * | 2016-11-30 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110896075A (zh) * | 2018-09-13 | 2020-03-20 | 长鑫存储技术有限公司 | 集成电路存储器及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022166147A1 (zh) * | 2021-02-07 | 2022-08-11 | 长鑫存储技术有限公司 | 一种形成超浅结的方法 |
| US12165876B2 (en) | 2021-02-07 | 2024-12-10 | Changxin Memory Technologies, Inc. | Method for forming ultra-shallow junction |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022166147A1 (zh) | 2022-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7816237B2 (en) | Ultra shallow junction formation by epitaxial interface limited diffusion | |
| JP5043314B2 (ja) | 勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン及び／又は延長部をもつ、歪みｐ型ｍｏｓｆｅｔを製造する方法 | |
| US6933589B2 (en) | Method of making a semiconductor transistor | |
| WO2010011293A1 (en) | Metal oxide semiconductor devices having implanted carbon diffusion retardation layers and methods for fabricating the same | |
| US20190273151A1 (en) | Semiconductor structure | |
| JP5614184B2 (ja) | 半導体装置の製造方法 | |
| US8148717B2 (en) | Manufacturing method for semiconductor device and semiconductor device | |
| CN1322016A (zh) | 含硅锗层的互补金属氧化物半导体器件和基片及形成方法 | |
| US11081549B2 (en) | Semiconductor devices and fabrication methods thereof | |
| CN112992684A (zh) | 一种形成超浅结的方法 | |
| US8476124B2 (en) | Method of manufacturing semiconductor device | |
| US6528846B1 (en) | Asymmetric high voltage silicon on insulator device design for input output circuits | |
| US20150364491A1 (en) | Semiconductor device including soi butted junction to reduce short-channel penalty | |
| US20150137146A1 (en) | Transistor device | |
| US20040195633A1 (en) | Gate edge diode leakage reduction | |
| CN108695158B (zh) | 一种半导体器件及其制造方法 | |
| CN111627816B (zh) | 半导体结构及其形成方法 | |
| CN109087859B (zh) | 一种半导体器件的制造方法 | |
| US12165876B2 (en) | Method for forming ultra-shallow junction | |
| US6281081B1 (en) | Method of preventing current leakage around a shallow trench isolation structure | |
| CN109427887B (zh) | 一种半导体器件的制造方法及半导体器件 | |
| CN109427584B (zh) | 一种半导体器件的制造方法及半导体器件 | |
| CN112151594A (zh) | 半导体结构及其形成方法 | |
| CN105590854B (zh) | 半导体器件制造方法 | |
| WO2012174771A1 (zh) | Mosfet及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210618 |
|
| RJ01 | Rejection of invention patent application after publication |