[go: up one dir, main page]

CN112349771A - 一种碳化硅器件埋层型终端结构及其制备方法 - Google Patents

一种碳化硅器件埋层型终端结构及其制备方法 Download PDF

Info

Publication number
CN112349771A
CN112349771A CN202011059252.3A CN202011059252A CN112349771A CN 112349771 A CN112349771 A CN 112349771A CN 202011059252 A CN202011059252 A CN 202011059252A CN 112349771 A CN112349771 A CN 112349771A
Authority
CN
China
Prior art keywords
region
dose
buried
ion implantation
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011059252.3A
Other languages
English (en)
Inventor
王俊
俞恒裕
梁世维
刘航志
江希
彭子舜
岳伟
杨余
张倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan University
Original Assignee
Hunan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan University filed Critical Hunan University
Priority to CN202011059252.3A priority Critical patent/CN112349771A/zh
Publication of CN112349771A publication Critical patent/CN112349771A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107Buried supplementary regions, e.g. buried guard rings 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/08Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公布了一种碳化硅器件埋层型终端结构,包括器件元胞和埋层型多调制环终端,所述器件元胞包括:N+ SiC衬底;位于所述N+ SiC衬底上的P缓冲层;位于所述P缓冲层上的P‑漂移区;位于所述P‑漂移区上的N基区,在N基区上进行离子注入形成门极区,位于所述N基区上的P+阳极区;所述埋层型多调制环终端距离P‑漂移区上表面的深度d≧0.3um。本发明还公布了一种碳化硅器件埋层型终端结构的制备方法。本发明可以有效缓解因漂移区上表面SiO2/SiC界面区域内的固定电荷对终端结构的影响,充分发挥终端结构的效果,缓解主结处的电场集中,提高器件的耐压能力。

Description

一种碳化硅器件埋层型终端结构及其制备方法
技术领域
本发明属于半导体领域,具体为一种碳化硅器件埋层型终端结构及其制备方法。
背景技术
随着电力电子技术的不断发展,功率半导体器件作为核心元器件的地位不断凸显,其广泛应用于电机驱动、新能源发电、智能电网和新能源汽车等。半导体功率器件的耐压性能极其重要,从器件设计的角度上分析,通过优化设计功率半导体器件的终端结构可以充分提高器件的阻断能力。
在实际的PN结工艺制造过程中,由于掺杂离子的扩散具有各向同性,杂质离子不仅仅向纵向扩散,而且会在横向扩散。因此在扩散窗口下方形成球面结,其曲率对PN结的击穿特性有很大影响。在器件耐压阶段,随着距离变化的电场强度在结面弯曲处电场更加集中,还未达到理想的耐压时,结面弯曲处的电场就已达到半导体材料的击穿电场。功率半导体器件的终端结构的目的就是缓解元胞边缘的电场强度,使耗尽区向外部扩张,极大的降低主结处的电场集中。目前常用的终端有:场板结构、等间距或变间距场限环结构,场限环结合场板、结终端延伸终端结构等。
目前所有的终端结构都会受到终端表面二氧化硅氧化层中固定电荷的影响,由于固定电荷的存在,改变了终端结构中电场的分布,从而使得前期最优化的终端结构的性能大大降低,而且此现象在碳化硅器件上更为严重。因此,亟待需要一种碳化硅器件终端结构及其制备方法,在目前国内工艺能实现的基础上,尽可能充分发挥碳化硅的材料优势,提高器件的耐压性能,并且对表面氧化层电荷的耐受度更高。
发明内容
本发明的目的是针对以上问题,提供一种碳化硅器件埋层型终端结构及其制备方法,不仅可以避免表面电荷影响,并结合现有的终端结构还可以大大提高终端的性能,同时与现有的制造工艺兼容,减少制作成本。
为实现以上目的,本发明采用的技术方案是:
一种碳化硅器件埋层型终端结构,包括器件元胞和埋层型终端,所述器件元胞包括:N+SiC衬底;位于所述N+ SiC衬底上的P缓冲层;位于所述P缓冲层上的P-漂移区;位于所述P-漂移区上的N基区,在N基区上进行离子注入形成门极区,位于所述N基区上的P+阳极区;所述埋层型终端距离P-漂移区上表面的深度d≧0.3um。
进一步的,所述埋层型终端包括台面刻蚀终端延伸结构和离子注入工艺形成的埋层型结终端延伸结构。
进一步的,所述埋层型结终端延伸结构距离P-漂移区上表面的深度d≧0.3um。
进一步的,所述埋层型结终端延伸结构包括JTE1剂量区域和JTE2剂量区域,所述JTE2剂量区域部分重合在JTE1剂量区域上形成埋层型多环调制JTE或埋层型三区域JTE;所述JTE2剂量区域全部重合在JTE1剂量区域上形成埋层型场限环JTE或埋层型保护环辅助JTE。
进一步的,所述台面刻蚀终端延伸结构包括在N基区形成的刻蚀台面和从N基区刻蚀到P-漂移区形成的刻蚀平面。
一种碳化硅器件埋层型终端结构的制备方法,
(1)清洗碳化硅外延片;
(2)在外延片上淀积SiO2氧化层,刻蚀形成阳极台面;
(3)门极台面刻蚀;
(4)门极区域进行离子注入,形成高浓度区域便于形成欧姆接触,随后高温退火处理,激活离子;
(5)埋层型终端的制备;
i)台面刻蚀,从N基区刻蚀到P-漂移区,最终形成台面刻蚀终端延伸结构(8);
ii)对P-漂移区进行第一次离子注入,本次离子区域分成四次不同注入能量和注入剂量,形成均匀分布区域,离子注入深度距上表面的距离d≧0.3um;
iii)对P-漂移区进行第二次离子注入,第二次离子注入深度与第一次离子注入深度一致,最终形成埋层型结终端延伸结构,本次离子区域分成四次不同注入能量和注入剂量,形成均匀分布区域,第一次注入剂量是第二次注入剂量的两倍,注入能量一致;
iV)退火工艺处理;
(6)在外延片上表面进行钝化,形成两层氧化层;
(7)刻蚀出阳极接触区,在其表面溅射金属、退火形成P+欧姆接触和N+门极区的欧姆接触;
(8)再进行钝化、刻蚀形成接触窗口溅射铝金属;随后在外延片下表面形成阴极欧姆接触。
进一步的,步骤3中对门极台面反复刻蚀,并通过探针确定刻蚀深度。
进一步的,步骤4在门极区域进行氮离子注入,形成高浓度区域便于形成欧姆接触,随后高温退火激活氮离子。
进一步的,所述埋层型结终端延伸结构采用两步离子注入,第一步离子注入剂量为4e12cm-2-1.8e13cm-2,第二步注入剂量为2e12cm-2-9e12cm-2,第一步离子注入中四次注入的能量和剂量依次递减,第二步离子注入中四次注入的能量和剂量依次递减。
进一步的,第一步离子注入的部分为JTE1剂量区域,第二步离子注入为JTE2剂量区域,所述JTE2剂量区域与JTE1剂量区域重合部分形成JTE1+JTE2剂量交错区域。
本发明的有益效果:
本发明将现有的通过离子注入方式形成的终端结构,向漂移区下表面推进到一定距离处形成埋层型结构,可以完全避免因漂移区上表面区域内的固定电荷对终端结构的影响,充分发挥终端结构的效果,缓解主结处的电场集中,提高器件的耐压能力。无特殊工艺要求,不会增大工艺的难度,可以很好的提高器件的可靠性和稳定性。
附图说明
图1为本发明为埋层型多环调制JTE的结构示意图;
图2为本发明埋层型多环调制JTE的制备流程图
图3为本发明埋层型多环调制JTE的电场分布图;
图4为本发明埋层型多环调制JTE的静电势分布图;
图5为本发明埋层型多环调制JTE在不同SiO2/SiC界面固定电荷影响下的电场分布图;
图6为本发明与传统JTE在不同SiO2/SiC界面固定电荷下的阻断耐压能力示意图;
图7为本发明为埋层型三区域JTE的结构示意图;
图8为本发明为埋层型保护环辅助JTE的结构示意图;
图9为本发明为埋层型场限环JTE的结构示意图。
具体实施方式
为了使本领域技术人员更好地理解本发明的技术方案,下面结合附图对本发明进行详细描述,本部分的描述仅是示范性和解释性,不应对本发明的保护范围有任何的限制作用。
实施例1
如图1所示,一种碳化硅器件埋层型终端结构,包括器件元胞和埋层型终端,器件元胞包括:N+ SiC衬底2;位于N+ SiC衬底2上的P缓冲层3;位于P缓冲层3上的P-漂移区4;位于P-漂移区4上的N基区6,在N基区6上进行离子注入形成门极区7,位于N基区6上的P+阳极区5;埋层型终端距离P-漂移区4上表面的深度d=0.3um。
在本实施例中,埋层型终端包括台面刻蚀终端延伸结构8和离子注入工艺形成的埋层型结终端延伸结构9。其中,台面刻蚀终端延伸结构8包括在N基区形成的刻蚀台面和从N基区刻蚀到P-漂移区形成的刻蚀平面;埋层型结终端延伸结构9距离P-漂移区4上表面的深度d=0.3um。
在本实施例中,埋层型结终端延伸结构9包括JTE1剂量区域92和JTE2剂量区域93,JTE2剂量区域93部分重合在JTE1剂量区域92上形成埋层型多环调制JTE。
如图2所示,一种碳化硅器件埋层型终端结构的制备方法,
一种碳化硅器件埋层型终端结构的制备方法,
(1)清洗碳化硅外延片;
(2)在外延片上淀积SiO2氧化层,刻蚀形成阳极台面;
(3)门极台面刻蚀;
(4)门极区域进行离子注入,形成高浓度区域便于形成欧姆接触,随后高温退火处理,激活离子;
(5)埋层型终端的制备;
i)台面刻蚀,从N基区刻蚀到P-漂移区,最终形成台面刻蚀终端延伸结构8;
ii)对P-漂移区进行第一次离子注入,本次离子区域分成四次不同注入能量和注入剂量,形成均匀分布区域,离子注入深度距上表面的距离d=0.3um;
iii)对P-漂移区进行第二次离子注入,第二次离子注入深度与第一次离子注入深度一致,最终形成埋层型结终端延伸结构9,本次离子区域分成四次不同注入能量和注入剂量,形成均匀分布区域,第一次注入剂量是第二次注入剂量的两倍,注入能量一致;
iV)退火工艺处理;
(6)在外延片上表面进行钝化,形成两层氧化层;
(7)刻蚀出阳极接触区,在其表面溅射金属、退火形成P+欧姆接触和N+门极区的欧姆接触;
(8)再进行钝化、刻蚀形成接触窗口溅射铝金属;随后在外延片下表面形成阴极欧姆接触。
在本实施例中,步骤3中对门极台面反复刻蚀,并通过探针确定刻蚀深度;步骤4在门极区域进行氮离子注入,形成高浓度区域便于形成欧姆接触,随后高温退火激活氮离子。
在本实施例中,第一步离子注入的部分为JTE1剂量区域92,第二步离子注入为JTE2剂量区域93,JTE2剂量区域93与JTE1剂量区域92重合部分形成JTE1+JTE2剂量交错区域91,其中,JTE1剂量区域92与台面刻蚀终端延伸结构8连接,JTE1剂量区域92内穿插设置多个JTE1+JTE2剂量交错区域91,JTE2剂量区域93与JTE1剂量区域92连接,形成埋层型多环调制JTE。
在本实施例中,埋层型多调制环结终端延伸结构采用两步离子注入,第一步离子注入剂量为4e12cm-2,第二步注入剂量为2e12cm-2,第一步离子注入中四次注入的能量和剂量依次递减,第二步离子注入中四次注入的能量和剂量依次递减。
如图3、图4所示,阻断状态下的静电势分布以及电场分布,随着深度的递增静电势均匀缓慢的下降,在深度为0.3um时电场分布已趋于平缓,最大电场在1.6MV/cm左右,提高了终端的耐压能力,且终端的稳定性和可靠性更高。
实施例2
一种碳化硅器件埋层型终端结构,包括器件元胞和埋层型终端,器件元胞包括:N+ SiC衬底2;位于N+ SiC衬底2上的P缓冲层3;位于P缓冲层3上的P-漂移区4;位于P-漂移区4上的N基区6,在N基区6上进行离子注入形成门极区7,位于N基区6上的P+阳极区5;埋层型终端距离P-漂移区4上表面的深度d=0.5um。
在本实施例中,埋层型终端包括台面刻蚀终端延伸结构8和离子注入工艺形成的埋层型结终端延伸结构9。其中,台面刻蚀终端延伸结构8包括在N基区形成的刻蚀台面和从N基区刻蚀到P-漂移区形成的刻蚀平面;埋层型结终端延伸结构9距离P-漂移区4上表面的深度d=0.5um。
在本实施例中,埋层型结终端延伸结构9包括JTE1剂量区域92和JTE2剂量区域93,JTE2剂量区域93部分重合在JTE1剂量区域92上形成埋层型多环调制JTE。
一种碳化硅器件埋层型终端结构的制备方法,
(1)清洗碳化硅外延片;
(2)在外延片上淀积SiO2氧化层,刻蚀形成阳极台面;
(3)门极台面刻蚀;
(4)门极区域进行离子注入,形成高浓度区域便于形成欧姆接触,随后高温退火处理,激活离子;
(5)埋层型终端的制备;
i)台面刻蚀,从N基区刻蚀到P-漂移区,最终形成台面刻蚀终端延伸结构8;
ii)对P-漂移区进行第一次离子注入,本次离子区域分成四次不同注入能量和注入剂量,形成均匀分布区域,离子注入深度距上表面的距离d=0.5um;
iii)对P-漂移区进行第二次离子注入,第二次离子注入深度与第一次离子注入深度一致,最终形成埋层型结终端延伸结构9,本次离子区域分成四次不同注入能量和注入剂量,形成均匀分布区域,第一次注入剂量是第二次注入剂量的两倍,注入能量一致;
iV)退火工艺处理;
(6)在外延片上表面进行钝化,形成两层氧化层;
(7)刻蚀出阳极接触区,在其表面溅射金属、退火形成P+欧姆接触和N+门极区的欧姆接触;
(8)再进行钝化、刻蚀形成接触窗口溅射铝金属;随后在外延片下表面形成阴极欧姆接触。
在本实施例中,步骤3中对门极台面反复刻蚀,并通过探针确定刻蚀深度;步骤4在门极区域进行氮离子注入,形成高浓度区域便于形成欧姆接触,随后高温退火激活氮离子。
在本实施例中,第一步离子注入的部分为JTE1剂量区域92,第二步离子注入为JTE2剂量区域93,JTE2剂量区域93与JTE1剂量区域92重合部分形成JTE1+JTE2剂量交错区域91,其中,JTE1剂量区域92与台面刻蚀终端延伸结构8连接,JTE1剂量区域92内穿插设置多个JTE1+JTE2剂量交错区域91,JTE2剂量区域93与JTE1剂量区域92连接,形成埋层型多环调制JTE。
如图3、图4所示,阻断状态下的静电势分布以及电场分布,随着深度的递增静电势均匀缓慢的下降,在深度为0.3um时电场分布已趋于平缓,在深度为0.5um的情况下,最大电场在1.6MV/cm左右,提高了终端的耐压能力,且终端的稳定性和可靠性更高。
实施例3
一种碳化硅器件埋层型终端结构,包括器件元胞和埋层型终端,器件元胞包括:N+ SiC衬底2;位于N+ SiC衬底2上的P缓冲层3;位于P缓冲层3上的P-漂移区4;位于P-漂移区4上的N基区6,在N基区6上进行离子注入形成门极区7,位于N基区6上的P+阳极区5;埋层型终端距离P-漂移区4上表面的深度d=0.8um。
在本实施例中,埋层型终端包括台面刻蚀终端延伸结构8和离子注入工艺形成的埋层型结终端延伸结构9。其中,台面刻蚀终端延伸结构8包括在N基区形成的刻蚀台面和从N基区刻蚀到P-漂移区形成的刻蚀平面;埋层型结终端延伸结构9距离P-漂移区4上表面的深度d=0.8um。
在本实施例中,埋层型结终端延伸结构9包括JTE1剂量区域92和JTE2剂量区域93,JTE2剂量区域93部分重合在JTE1剂量区域92上形成埋层型多环调制JTE。
一种碳化硅器件埋层型终端结构的制备方法,
(1)清洗碳化硅外延片;
(2)在外延片上淀积SiO2氧化层,刻蚀形成阳极台面;
(3)门极台面刻蚀;
(4)门极区域进行离子注入,形成高浓度区域便于形成欧姆接触,随后高温退火处理,激活离子;
(5)埋层型终端的制备;
i)台面刻蚀,从N基区刻蚀到P-漂移区,最终形成台面刻蚀终端延伸结构8;
ii)对P-漂移区进行第一次离子注入,本次离子区域分成四次不同注入能量和注入剂量,形成均匀分布区域,离子注入深度距上表面的距离d=0.8um;
iii)对P-漂移区进行第二次离子注入,第二次离子注入深度与第一次离子注入深度一致,最终形成埋层型结终端延伸结构9,本次离子区域分成四次不同注入能量和注入剂量,形成均匀分布区域,第一次注入剂量是第二次注入剂量的两倍,注入能量一致;
iV)退火工艺处理;
(6)在外延片上表面进行钝化,形成两层氧化层;
(7)刻蚀出阳极接触区,在其表面溅射金属、退火形成P+欧姆接触和N+门极区的欧姆接触;
(8)再进行钝化、刻蚀形成接触窗口溅射铝金属;随后在外延片下表面形成阴极欧姆接触。
在本实施例中,步骤3中对门极台面反复刻蚀,并通过探针确定刻蚀深度;步骤4在门极区域进行氮离子注入,形成高浓度区域便于形成欧姆接触,随后高温退火激活氮离子。
在本实施例中,第一步离子注入的部分为JTE1剂量区域92,第二步离子注入为JTE2剂量区域93,JTE2剂量区域93与JTE1剂量区域92重合部分形成JTE1+JTE2剂量交错区域91,其中,JTE1剂量区域92与台面刻蚀终端延伸结构8连接,JTE1剂量区域92内穿插设置多个JTE1+JTE2剂量交错区域91,JTE2剂量区域93与JTE1剂量区域92连接,形成埋层型多环调制JTE。
如图3、图4所示,阻断状态下的静电势分布以及电场分布,随着深度的递增静电势均匀缓慢的下降,在深度为0.3um时电场分布已趋于平缓,在深度为0.8um的情况下,最大电场在1.6MV/cm左右,提高了终端的耐压能力,且终端的稳定性和可靠性更高。
如图5所示,在不同界面固定电荷的情况下,4500V阻断电压时的电场分布,可见采用埋层型终端提高了终端的稳定性,峰值电场均有较大幅度的改善。
如图6所示,在不同界面固定电荷密度下的最大击穿电压,随着固定电荷的增多,最大击穿电压逐渐减小,但采用埋层型终端结构对比于传统结构具有很好的稳定性和可靠性。最大击穿电压减小的幅度相对较小且最大击穿电压有明显的提升。
实施例4
如图7所示,一种碳化硅器件埋层型终端结构,包括器件元胞和埋层型终端,器件元胞包括:N+ SiC衬底2;位于N+ SiC衬底2上的P缓冲层3;位于P缓冲层3上的P-漂移区4;位于P-漂移区4上的N基区6,在N基区6上进行离子注入形成门极区7,位于N基区6上的P+阳极区5;埋层型终端距离P-漂移区4上表面的深度d=0.6um。
在本实施例中,埋层型终端包括台面刻蚀终端延伸结构8和离子注入工艺形成的埋层型结终端延伸结构9。其中,台面刻蚀终端延伸结构8包括在N基区形成的刻蚀台面和从N基区刻蚀到P-漂移区形成的刻蚀平面;埋层型结终端延伸结构9距离P-漂移区4上表面的深度d=0.6um。
在本实施例中,埋层型结终端延伸结构9包括JTE1剂量区域92和JTE2剂量区域93,JTE2剂量区域93部分重合在JTE1剂量区域92上形成埋层型三区域JTE。
埋层型三区域JTE在制备步骤5中,第一步离子注入的部分为JTE1剂量区域92,第二步离子注入为JTE2剂量区域93,其中,JTE2剂量区域93与JTE1剂量区域92叠加部分形成JTE1+JTE2剂量交错区域91。
如图7所示,最终形成结构为:JTE1+JTE2剂量交错区域91与斜面刻蚀工艺形成的结终端延伸结构8连接,JTE1剂量区域92与JTE1+JTE2剂量交错区域91连接,JTE2剂量区域93与JTE1剂量区域92连接。
如图6所示,在不同界面固定电荷密度下的最大击穿电压,随着固定电荷的增多,最大击穿电压逐渐减小,但采用埋层型终端结构对比于传统结构具有很好的稳定性和可靠性。最大击穿电压减小的幅度相对较小且最大击穿电压有明显的提升。
实施例5
如图8所示,一种碳化硅器件埋层型终端结构,包括器件元胞和埋层型终端,器件元胞包括:N+ SiC衬底2;位于N+ SiC衬底2上的P缓冲层3;位于P缓冲层3上的P-漂移区4;位于P-漂移区4上的N基区6,在N基区6上进行离子注入形成门极区7,位于N基区6上的P+阳极区5;埋层型终端距离P-漂移区4上表面的深度d=0.6um。
在本实施例中,埋层型终端包括台面刻蚀终端延伸结构8和离子注入工艺形成的埋层型结终端延伸结构9。其中,台面刻蚀终端延伸结构8包括在N基区形成的刻蚀台面和从N基区刻蚀到P-漂移区形成的刻蚀平面;埋层型结终端延伸结构9距离P-漂移区4上表面的深度d=0.6um。
在本实施例中,埋层型结终端延伸结构9包括JTE1剂量区域92和JTE2剂量区域93,JTE2剂量区域93全部重合在JTE1剂量区域92上形成埋层型保护环辅助JTE。
埋层型保护环辅助JTE在制备步骤5中,第一步离子注入的部分为JTE1剂量区域92,第二步离子注入为JTE2剂量区域93,其中,JTE2剂量区域93全部叠加在JTE1剂量区域92上,形成JTE1+JTE2剂量交错区域91。
如图8所示,最终形成结构为:JTE1剂量区域92与斜面刻蚀工艺形成的结终端延伸结构8连接,JTE1剂量区域92中穿插设置多个JTE1+JTE2剂量交错区域91。
如图6所示,在不同界面固定电荷密度下的最大击穿电压,随着固定电荷的增多,最大击穿电压逐渐减小,但采用埋层型终端结构对比于传统结构具有很好的稳定性和可靠性。最大击穿电压减小的幅度相对较小且最大击穿电压有明显的提升。
实施例6
如图9所示,一种碳化硅器件埋层型终端结构,包括器件元胞和埋层型终端,器件元胞包括:N+ SiC衬底2;位于N+ SiC衬底2上的P缓冲层3;位于P缓冲层3上的P-漂移区4;位于P-漂移区4上的N基区6,在N基区6上进行离子注入形成门极区7,位于N基区6上的P+阳极区5;埋层型终端距离P-漂移区4上表面的深度d=0.6um。
在本实施例中,埋层型终端包括台面刻蚀终端延伸结构8和离子注入工艺形成的埋层型结终端延伸结构9。其中,台面刻蚀终端延伸结构8包括在N基区形成的刻蚀台面和从N基区刻蚀到P-漂移区形成的刻蚀平面;埋层型结终端延伸结构9距离P-漂移区4上表面的深度d=0.6um。
在本实施例中,埋层型结终端延伸结构9包括JTE1剂量区域92和JTE2剂量区域93,所述JTE2剂量区域93全部重合在JTE1剂量区域92上形成埋层型场限环JTE。
埋层型场限环JTE在制备步骤5中,第一步离子注入的部分为JTE1剂量区域92,第二步离子注入为JTE2剂量区域93,其中,JTE2剂量区域93全部叠加在JTE1剂量区域92上,形成JTE1+JTE2剂量交错区域91。
如图9所示,最终形成结构为:JTE1+JTE2剂量交错区域91与台面刻蚀终端延伸结构8连接,并且全部为JTE1+JTE2剂量交错区域91。
如图6所示,在不同界面固定电荷密度下的最大击穿电压,随着固定电荷的增多,最大击穿电压逐渐减小,但采用埋层型终端结构对比于传统结构具有很好的稳定性和可靠性。最大击穿电压减小的幅度相对较小且最大击穿电压有明显的提升。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实例的说明只是用于帮助理解本发明的方法及其核心思想。以上所述仅是本发明的优选实施方式,应当指出,由于文字表达的有限性,而客观上存在无限的具体结构,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进、润饰或变化,也可以将上述技术特征以适当的方式进行组合;这些改进润饰、变化或组合,或未经改进将发明的构思和技术方案直接应用于其它场合的,均应视为本发明的保护范围。

Claims (10)

1.一种碳化硅器件埋层型终端结构,其特征在于,包括器件元胞和埋层型终端,所述器件元胞包括:N+ SiC衬底(2);位于所述N+ SiC衬底(2)上的P缓冲层(3);位于所述P缓冲层(3)上的P-漂移区(4);位于所述P-漂移区(4)上的N基区(6),在N基区(6)上进行离子注入形成门极区(7),位于所述N基区(6)上的P+阳极区(5);所述埋层型终端距离P-漂移区(4)上表面的深度d≧0.3um。
2.根据权利要求1中所述的一种碳化硅器件埋层型终端结构,其特征在于,所述埋层型终端包括台面刻蚀终端延伸结构(8)和离子注入工艺形成的埋层型结终端延伸结构(9)。
3.根据权利要求2中所述的一种碳化硅器件埋层型终端结构,其特征在于,所述埋层型结终端延伸结构(9)距离P-漂移区(4)上表面的深度d≧0.3um。
4.根据权利要求3中所述的一种碳化硅器件埋层型终端结构,其特征在于,所述埋层型结终端延伸结构(9)包括JTE1剂量区域(92)和JTE2剂量区域(93),所述JTE2剂量区域(93)部分重合在JTE1剂量区域(92)上形成埋层型多环调制JTE或埋层型三区域JTE;所述JTE2剂量区域(93)全部重合在JTE1剂量区域(92)上形成埋层型场限环JTE或埋层型保护环辅助JTE。
5.根据权利要求4中所述的一种碳化硅器件埋层型终端结构,其特征在于,所述台面刻蚀终端延伸结构(8)包括在N基区形成的刻蚀台面和从N基区刻蚀到P-漂移区形成的刻蚀平面。
6.一种碳化硅器件埋层型终端结构的制备方法,其特征在于,
(1)清洗碳化硅外延片;
(2)在外延片上淀积SiO2氧化层,刻蚀形成阳极台面;
(3)门极台面刻蚀;
(4)门极区域进行离子注入,形成高浓度区域便于形成欧姆接触,随后高温退火处理,激活离子;
(5)埋层型终端的制备;
i)台面刻蚀,从N基区刻蚀到P-漂移区,最终形成台面刻蚀终端延伸结构(8);
ii)对P-漂移区进行第一次离子注入,本次离子区域分成四次不同注入能量和注入剂量,形成均匀分布区域,离子注入深度距上表面的距离d≧0.3um;
iii)对P-漂移区进行第二次离子注入,第二次离子注入深度与第一次离子注入深度一致,最终形成埋层型结终端延伸结构(9),本次离子区域分成四次不同注入能量和注入剂量,形成均匀分布区域,第一次注入剂量是第二次注入剂量的两倍,注入能量一致;
iV)退火工艺处理;
(6)在外延片上表面进行钝化,形成两层氧化层;
(7)刻蚀出阳极接触区,在其表面溅射金属、退火形成P+欧姆接触和N+门极区的欧姆接触;
(8)再进行钝化、刻蚀形成接触窗口溅射铝金属;随后在外延片下表面形成阴极欧姆接触。
7.根据权利要求6所述的一种碳化硅器件埋层型终端结构的制备方法,其特征在于,步骤3中对门极台面反复刻蚀,并通过探针确定刻蚀深度。
8.根据权利要求6所述的一种碳化硅器件埋层型终端结构的制备方法,其特征在于,步骤4在门极区域进行氮离子注入,形成高浓度区域便于形成欧姆接触,随后高温退火激活氮离子。
9.根据权利要求6所述的一种碳化硅器件埋层型终端结构的制备方法,其特征在于,所述埋层型结终端延伸结构(9)采用两步离子注入,第一步离子注入剂量为4e12cm-2-1.8e13cm-2,第二步注入剂量为2e12cm-2-9e12cm-2,第一步离子注入中四次注入的能量和剂量依次递减,第二步离子注入中四次注入的能量和剂量依次递减。
10.根据权利要求6所述的一种碳化硅器件埋层型终端结构的制备方法,其特征在于,第一步离子注入的部分为JTE1剂量区域(92),第二步离子注入为JTE2剂量区域(93),所述JTE2剂量区域(93)与JTE1剂量区域(92)重合部分形成JTE1+JTE2剂量交错区域(91)。
CN202011059252.3A 2020-09-30 2020-09-30 一种碳化硅器件埋层型终端结构及其制备方法 Pending CN112349771A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011059252.3A CN112349771A (zh) 2020-09-30 2020-09-30 一种碳化硅器件埋层型终端结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011059252.3A CN112349771A (zh) 2020-09-30 2020-09-30 一种碳化硅器件埋层型终端结构及其制备方法

Publications (1)

Publication Number Publication Date
CN112349771A true CN112349771A (zh) 2021-02-09

Family

ID=74360511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011059252.3A Pending CN112349771A (zh) 2020-09-30 2020-09-30 一种碳化硅器件埋层型终端结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112349771A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497181A (zh) * 2021-12-16 2022-05-13 陕西半导体先导技术中心有限公司 一种功率器件的体内复合终端结构及制备方法
CN114497178A (zh) * 2021-12-16 2022-05-13 陕西半导体先导技术中心有限公司 一种功率器件的体内多区连续终端结构及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140145212A1 (en) * 2011-08-10 2014-05-29 Denso Corporation Silicon carbide semiconductor device and method of manufacturing the same
CN106206425A (zh) * 2016-07-27 2016-12-07 西安理工大学 一种电荷调制终端及其制备方法和含该终端的SiC高压器件
CN109545842A (zh) * 2018-11-23 2019-03-29 中国电子科技集团公司第十三研究所 碳化硅器件终端结构及其制作方法
US20200227549A1 (en) * 2017-09-14 2020-07-16 Denso Corporation Semiconductor device and manufacturing process therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140145212A1 (en) * 2011-08-10 2014-05-29 Denso Corporation Silicon carbide semiconductor device and method of manufacturing the same
CN106206425A (zh) * 2016-07-27 2016-12-07 西安理工大学 一种电荷调制终端及其制备方法和含该终端的SiC高压器件
US20200227549A1 (en) * 2017-09-14 2020-07-16 Denso Corporation Semiconductor device and manufacturing process therefor
CN109545842A (zh) * 2018-11-23 2019-03-29 中国电子科技集团公司第十三研究所 碳化硅器件终端结构及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王俊等: ""SiC GTO晶闸管技术现状及发展"", 《大功率变流技术》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497181A (zh) * 2021-12-16 2022-05-13 陕西半导体先导技术中心有限公司 一种功率器件的体内复合终端结构及制备方法
CN114497178A (zh) * 2021-12-16 2022-05-13 陕西半导体先导技术中心有限公司 一种功率器件的体内多区连续终端结构及制备方法

Similar Documents

Publication Publication Date Title
CN102856182B (zh) 制造绝缘栅极半导体装置的方法及结构
CN105789290B (zh) 一种沟槽栅igbt器件及其制造方法
CN114975602B (zh) 一种高可靠性的igbt芯片及其制作方法
EP2073271A1 (en) Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
CN105914230A (zh) 一种超低功耗半导体功率器件及制备方法
CN114744023A (zh) 一种U型栅沟槽型SiC MOSFET的制造方法
CN112349771A (zh) 一种碳化硅器件埋层型终端结构及其制备方法
CN104465791A (zh) 一种快恢复二极管的结构和背面的制备方法
CN113410309A (zh) 一种低比导通电阻的分立栅mosfet器件及其制造方法
CN113611598B (zh) 一种分裂闸型沟槽半导体功率器件的制备方法
CN112838126B (zh) 带屏蔽区的非对称碳化硅umosfet器件及制备方法
CN113224135A (zh) 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法
CN112349770B (zh) 一种碳化硅功率器件复合终端结构及其制备方法
CN106711048A (zh) 一种小电容抗辐照vdmos芯片的制造方法
CN214956891U (zh) 一种高雪崩耐量的屏蔽栅mosfet器件
CN115172466A (zh) 一种超结vdmos新结构及其制备方法
CN115810546A (zh) 一种具有高k介质的屏蔽栅沟槽MOSFET的制造方法
WO2024026904A1 (zh) 一种低压超结沟槽mos器件的制备方法及结构
CN115207091A (zh) 一种混合沟槽肖特基的沟槽型超势垒二极管及制备方法
CN107452623A (zh) 一种快恢复二极管的制造方法及快恢复二极管
CN114361242A (zh) 一种可调节阈值电压的平面型碳化硅mosfet及其制备方法
TW201114035A (en) Improved trench termination structure
CN113345954A (zh) 一种全超结mosfet器件结构及其制造方法
CN118412381B (zh) 一种高性能mosfet功率器件外延设计结构、制作方法及应用
CN218788378U (zh) 一种沟槽型SiC MOSFET元胞结构及功能电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210209