[go: up one dir, main page]

CN110970420A - 双向功率开关 - Google Patents

双向功率开关 Download PDF

Info

Publication number
CN110970420A
CN110970420A CN201911300149.0A CN201911300149A CN110970420A CN 110970420 A CN110970420 A CN 110970420A CN 201911300149 A CN201911300149 A CN 201911300149A CN 110970420 A CN110970420 A CN 110970420A
Authority
CN
China
Prior art keywords
power switch
semiconductor
switch
electrode
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911300149.0A
Other languages
English (en)
Inventor
Y·阿格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Tours SAS
Original Assignee
STMicroelectronics Tours SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Tours SAS filed Critical STMicroelectronics Tours SAS
Publication of CN110970420A publication Critical patent/CN110970420A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/676—Combinations of only thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/80—Bidirectional devices, e.g. triacs 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/34—Bipolar devices
    • H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/641—Combinations of only vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/645—Combinations of only lateral BJTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Electronic Switches (AREA)

Abstract

一种双向功率开关包括三个部件。每个部件包括具有交替的传导类型的三个半导体区域的堆叠，并且在三个半导体区域中的第一个半导体区域具有与第一半导体区域的类型相反的类型。第一部件和第二部件的第一半导体区域具有相同的传导类型并且第一部件和第三部件的第一半导体区域具有相反的传导类型。第一部件的第一半导体区域被连接到第二部件和第三部件的控制区域。第二部件和第三部件的第一半导体区域被连接到第一开关端子，第一部件、第二部件和第三部件的第三半导体区域被连接到第二开关端子，并且第一部件的控制区域被连接到第三开关端子。

Description

双向功率开关
本申请是于2015年11月30日提交的申请号为201510857698.3、题为“双向功率开关”的发明专利申请的分案申请。
优先权要求
本申请要求在2015年5月5日递交的专利号为15/54010的法国专利申请的优先权，其整体通过引用的方式以法律允许的最大程度并入于此。
技术领域
本公开内容涉及双向功率开关。
背景技术
已经提供了许多类型的双向功率开关。这样的开关例如在与负载的串联连接中使用，该负载将在提供交流电流(AC)电源电压(例如，主电源电压)的端子之间被供电以控制向负载供应的功率。
在已知的双向功率开关当中，可以提到三端双向可控硅(triac)，其是很常用的并且具有相对廉价的优点。然而三端双向可控硅受限于其控制端子仅使得能够控制其从关断状态到导通阶段的开关，从导通状态到关断阶段的开关在流过三端双向可控硅的电流下降到阈值之下时自然地发生。
已经提供了基于MOS或者双极性晶体管的各种解决方案以形成可控制以被导通和关断的双向功率开关。然而这样的开关是相对昂贵的。另外，这样的开关的控制可能要求相对复杂的电路。
还已经在近期由申请人提供的在Rizk等人的文章“A vertical bidirectionalbipolar power switch(BipAC)for AC mains applications,16th European Conferenceon Power Electronics and Applications(EPE'14-ECCE Europe)，2014”(其通过引用并入)中的可控制以被导通和关断的双向功率开关。将关于图1在后文更详细地描述这样的开关的结构和操作。
存在可控制以被导通和关断的双向功率开关的需要，这一开关克服了现有开关的所有或者部分缺点。
发明内容
为了实现这一目标，实施例提供了一种双向功率开关，包括第一、第二和第三部件，每个部件包括：具有交替的传导类型的第一、第二和第三半导体区域的堆叠，以及具有与第一半导体区域的类型相反的类型的、被布置在第一区域中的半导体控制区域，其中：第一部件和第二部件的第一区域具有相同的传导类型并且第一部件和第三部件的第一区域具有相反的传导类型；第一部件的第一区域被连接到第二部件和第三部件的控制区域；第二部件和第三部件的第一区域被连接到开关的第一导电端子；第一部件、第二部件和第三部件的第三区域被连接到开关的第二导电端子；并且第一部件的控制区域被连接到开关的控制端子。
根据实施例，所述第一部件的第一半导体区域、第二半导体区域和第三半导体区域分别是P型、N型和P型的。
根据实施例，所述第一部件的半导体表面比所述第二部件和所述第三部件的半导体表面小。
根据实施例，所述第一部件、所述第二部件和所述第三部件分别被形成在三个不同的半导体芯片中。
根据实施例，所述三个芯片被组装在同一保护封装中。
根据实施例，所述三个芯片被组装在三个不同的保护封装中。
根据实施例，一方面所述第一部件和所述第二部件，并且在另一方面所述第三部件，被分别形成在被组装在同一保护封装中的两个不同的半导体芯片中。
根据实施例，所述保护封装包括被分别连接到所述开关的所述第一传导端子和所述第二传导端子以及所述控制端子的三个外部连接端子。
根据实施例，所述第一部件和所述第二部件的第二半导体区域具有在从7x1013到4x1014原子/cm3的范围中的掺杂水平以及在从150到250μm的范围中的厚度，并且所述第三部件的第二半导体区域具有在从7x1013到4x1014原子/cm3的范围中的掺杂水平并且具有在从150到250μm的范围中的厚度。
附图说明
将在下面对具体实施例的非限制性描述中结合附图详细论述前述和其他的特征和优点，其中：
图1是示意性地图示双向功率开关的截面图。
图2是双向功率开关的实施例的简化视图；并且
图3是图2的双向功率开关的备选实施例的简化顶视图。
具体实施方式
在不同的附图中已经用相同的附图标记来表示相同的元件，并且各附图也不是按比例的。在下面的描述中，在限定诸如“前”、“后”、“顶部”、“底部”、“左”、“右”等的绝对位置的术语时，或者在限定诸如“水平”、“垂直”等的方向的术语时，其参照附图的定位，应当理解，在实际中所描述的部件可以被不同地定向。除非另外指定，表述“约”、“近似”或“在……的数量级”时，其意思是在20％以内，优选地到10％以内。
在本公开内容中，双向功率开关的意思是对于电流和电压双向的开关，其在关断状态中能够承受相对高的电压，例如大于100V并且在600V或更大数量级的电压。这里更具体地考虑了通过参考到其主要端子或者功率导电端子中的仅一个端子的单个栅极端子可以被控制为关断和导通双向功率开关。
图1是示意性地图示在上文提到的Rizk等人的文章中描述的类型的双向功率开关100的示例的截面图。
开关100是包括交替传导类型的三个半导体区域或层102、104和106的垂直堆叠的单片式部件。在此示例中，下方区域106是P型的，从区域106的上表面延伸到区域102的下表面的中间区域104是N型的，并且上方区域102是P型的。中间区域104相对于上方和下方区域102和106是相对高掺杂的。在所示示例中，中间区域104比上方和下方区域102和106厚。作为示例，开关100从轻掺杂的N型半导体衬底(例如，硅衬底)形成，上方和下方区域102和106通过相应地从衬底的上表面和从下表面的P型掺杂剂元素的注入或扩散来形成。
开关100在上方区域102在上部还包括通过区域102与中间区域104绝缘的控制区域108，该控制区域108具有与区域102相反的传导类型(即，所示示例中的N型)，并且具有比中间区域104高的掺杂水平。控制区域108从区域102的上表面垂直地延伸，并且向下延伸到小于区域102的深度的一定深度。在顶视图中，控制区域108仅占据区域102、104和106的堆叠的表面的一部分。作为示例，控制区域108(在顶视图中)占据小于一半并优选地小于四分之一的区域102、104和106的堆叠的表面。在所示示例中，控制区域108沿着区域102、104和106的堆叠的一边来定位。区域108(在顶视图中)可以由多个区域形成，诸如其基极和发射极区域总体上交错的双极性功率晶体管。开关100包括(在未由层108占据的区域102的部分的层面处)与区域102的上表面接触的第一主电极或功率传导电极a1。开关100还包括与区域106的下表面接触的第二主电极或功率传导电极a2。开关100还包括与控制区域108的上表面接触的控制电极g。
图1的开关100的导通(闭合)通过在其参考端子a1的控制端子g上施加负电流来获得，这导致在区域102和108之间形成的PN结的正向偏置。然后将控制区域108的电子注入到区域102中。这些电子中的一部分到达区域104，从而形成基极电流，该基极电流导致由区域102、104和106形成的垂直NPN双极性晶体管的导通。更具体地，如果在开关的主端子a1和a2之间的电压是正的(Va2–Va1>0，Va2和Va1相应地表示端子a1的电势和端子a2的电势)，则将空穴从区域106注入到区域104中，这些空穴中的一部分在区域104中重新结合，其余由区域102收集。如果在开关的主端子a1和a2之间的电压是负的(Va2–Va1<0)，则将空穴从区域102注入到104中。这些空穴中的一部分在区域104中重新结合，其余由区域106收集。
流过由区域102、104和106形成的PNP晶体管的电流是根据施加到控制端子g的控制电流的。
开关100的导通通过中断施加到端子g的控制电流来获得，例如通过将端子g设置为与端子a1相同的电势或者通过断开电流回路。
如上面提到的Rizk等人的文章中指示的，图1的结构的增益——即在导通状态中在开关的主电极a1与a2之间流过的电流与施加在开关的控制电极g上的控制电流之比——由于基极区域104的厚度小而都是较高的。然而，基极区域104的厚度越小，开关的击穿电压就越低。对于基极区域104的给定厚度，通过增加开关的有源部分(即，PNP堆叠未被控制区域108占据的部分)的表面积来增加增益。然而这导致了开关成本的显著增加。另外，这样的增益增加在构建上由区域104中的电荷载子运送因子限制，针对600V击穿电压该因子已经被估计为约0.85，其对应于针对在高注入模式中的通常载子寿命的5.6的数量级的理论最大电流增益。
作为示例，在关于图1所描述的类型的结构、具有承受600V电压的大小(具体地，层102、104和106的掺杂水平和厚度)并且具有数量级为6mm2的半导体表面积的情况下并且针对40mA的控制电流ig，已经针对在导电端子a1和a2之间的电压va2a1(＝Va2-Va1)在1V的数量级下测得约等于4.5的增益，并且已经针对电压Va2a1在-1V的数量级下测得约等于2.8的增益。
可能理想的是改善开关的增益、击穿电压和半导体表面积之间的权衡。尤其应当注意高增益使得能够限制要被施加到开关的控制端子以将其导通的电流的强度。
图2是双向功率开关200的实施例的简化视图。
图2的开关200包括关于图1描述的类型的三个部件1001、1002和1003。在所示示例中，部件1001和1002与图1的部件100是相同传导类型，即它们的区域102、104和106和108分别是P型、N型、P型和N型的。部件1003是相反传导类型的，即其区域102、104和106和108分别是N型、P型、N型和P型的。部件1001的主电极a1例如通过导电轨或导线连接到部件1002的控制电极g并且连接到部件1003的控制电极g。部件1001的控制电极g连接到开关200的控制端子或电极G。部件1002的主电极a1和部件1003的主电极a1连接到开关200的第一端子或主电极A1。部件1001的主电极a2、部件1002的主电极a2和部件1003的主电极a2连接到开关200的第二端子或主电极A2。
图2的开关200可以通过用图2的端子A1、A2和G来替代图1的端子a1、a2和g来与图1的开关100相同或相似地来被控制。
具体而言，图2的开关200的导通(闭合)可以通过在它的参考其端子A1的控制端子G上施加负电流来获得，这导致在部件1001的102与108之间形成的PN结的正向偏置。
如果在开关的主导电端子A1与A2之间的电压VA2A1是正的，则在部件1002的区域102与108之间形成的PN结被正向偏置，并且经由这一结而在部件1001的端子a1与a2之间传递电压VA2A1(到PN结的电压降之内)。在施加到其端子g的负控制电流的影响下，部件1001开始与已经关于图1描述的同样或相似地进行传导。然后电流在开关200的电极A1与A2之间流动，此电流流过在部件1002的区域102与108之间形成的PN结，并且流过由部件1001的区域102、104和106形成的垂直PNP晶体管。此电流为部件1002形成确保其导通的控制电流。
如果在开关的主导电端子A1与A2之间的电压VA2A1是负的，则在部件1003的区域108与102之间形成的PN结被正向偏置，并且经由这一结而在部件1001的端子a1与a2之间传递电压VA2A1(到PN结的电压降之内)。在施加到其端子g的负控制电流的影响下，部件1001开始与已经关于图1描述的同样或相似地进行传导。然后电流在开关200的电极A2与A1之间流动，此电流流过由部件1001的区域102、104和106形成的垂直PNP晶体管，并且流过在部件1003的区域108与102之间形成的PN结。此电流为部件1003形成确保其导通的控制电流。
因而，在图2的开关200中，在电压VA2A1为正时，电流主要流过部件1002，并且在电压VA2A1为负时，电流主要流过部件1003。部件1001使得能够放大部件1002和1003的控制电流。因而，图2的开关200的增益针对正电压VA2A1基本上等于部件1001的增益乘以部件1002的增益，并且针对负电压VA2A1基本上等于部件1001的增益乘以部件1003的增益。
应当注意到在实践中，部件1001可以具有比部件1002和1003更小的表面积。然而所描述的实施例并不限于这一具体情况。更一般而言，无论部件1001、1002和1003的尺寸如何，在导通状态中在开关200的端子A1与A2之间流动的电流根据半波的方向、通过取决于部件的尺寸的比例而自然地在部件1001与1002之间分布或者在部件1001与1003之间分布
关于图2描述的实施例的优点在于，对于给定击穿电压(特别地，由部件1001、1002和1003的区域104的厚度限定)，使得能够以整体半导体表面积的合理增加为代价，来相对于关于图1描述的类型的开关来显著地增加增益，并且特别地将增益增加到超越由区域104中的运送因子强加的理论限制。
作为示例，利用关于图2描述的类型的结构，大小为承受600V电压并且具有在188mm2的数量级的半导体表面积的情况下，并且对于在40mA的数量级的控制电流IG，已经针对在1V的数量级的导电端子A1与A2之间的电压VA2A1而测得约等于12的增益，并且针对在-1V的数量级的电压VA2A1而测得约等于11的增益。
图2的开关200的部件1001、1002和1003例如是组装在同一保护封装中的三个分立的半导体部件，该保护封装仅包括三个外部接触端子——端子A1、A2和G。然而所描述的实施例并不限于这一具体情况。
图3是示意性地图示图2的开关200的备选实施例的截面图，其中具有相同的传导类型的部件1001和1002被集成在同一半导体芯片中，部件1003是形成在单独的半导体芯片中的分立部件。包括部件1001和1002的芯片和包括部件1003的芯片可以被组装在同一保护封装中，该保护封装中仅包括三个外部接触端子——端子A1、A2和G。
在图3的示例中，P型掺杂的垂直绝缘壁301将部件1001与部件1002分离。绝缘壁301例如连接到部件1001和1002的下方P型区域106。作为示例，绝缘壁301的掺杂水平与部件1001和1002的下方P型区域106的掺杂水平相同。部件1001和1002的上部P型区域102通过N型衬底104的部分而与壁301侧向绝缘。
作为示例，在图2和3的实施例中，部件1001和1002的N型区域104可以具有在从7x1013到4x1014原子/cm3的范围中的掺杂水平，部件1003的P型区域104可以具有在从7x1013到4x1014原子/cm3的范围中的掺杂水平，部件1001和1002的P型区域102可以具有在从1x1016到1x1018原子/cm3的范围中的掺杂水平，部件1003的N型区域102可以具有在从1x1016到1x1018原子/cm3中的掺杂水平,部件1001和1002的P型区域106可以具有在从1x1016到1x1018原子/cm3的范围中的掺杂水平，部件1003的N型区域106可以具有在从1x1016到1x1018原子/cm3中的掺杂水平，部件1001和1002的N型区域108可以具有在从1x1019到1x1020原子/cm3的范围中的掺杂水平，并且部件1003的P型区域108可以具有在从1x1019到1x1020原子/cm3中的掺杂水平。另外，部件1001和1002的N型区域104可以具有在从150到250μm的范围中的厚度，并且部件1003的P型区域104可以具有在从150到250μm的范围中的厚度。
已经描述的具体实施例。各种变换、修改和改进对于本领域技术人员将是显而易见的。特别地，想要的实施例并不限于本说明书中提到的数值的示例。
另外，与上文已经描述的操作相似的操作可以通过使三个部件1001、1002和1003的区域102、104、106和108的传导类型相反来获得。
这样的变换、修改和改进旨在于为本公开内容的一部分，并且旨在于在本发明的精神和范围以内。因此，上面的描述仅作为示例并且不旨在于为限制性的。本发明仅在下面的权利要求及其等同方案中所限定的而被限制。

Claims (28)

1.一种双向功率开关，包括：第一部件、第二部件和第三部件，其中每个部件包括：
第一半导体区域、第二半导体区域和第三半导体区域的堆叠，所述第一半导体区域到所述第三半导体区域具有交替的传导类型；并且
具有与所述第一半导体区域的传导类型相反的传导类型并且被布置在所述第一半导体区域中的半导体控制区域，
其中：
所述第一部件和所述第二部件的第一半导体区域具有相同的传导类型并且所述第一部件和所述第三部件的第一半导体区域具有相反的传导类型；
所述第一部件的第一半导体区域被连接到所述第二部件和所述第三部件的半导体控制区域；
所述第二部件和所述第三部件的第一半导体区域被连接到所述开关的第一导电端子；
所述第一部件、所述第二部件和所述第三部件的第三半导体区域被连接到所述开关的第二导电端子；并且
所述第一部件的半导体控制区域被连接到所述开关的控制端子，
其中所述第一部件的所述第一半导体区域与所述第二部件和所述第三部件的所述半导体控制区域直接电连接；
其中所述第二部件和所述第三部件的所述第一半导体区域与所述开关的所述第一导电端子直接电连接；以及
其中所述第一部件、所述第二部件和所述第三部件的所述第三半导体区域与所述开关的所述第二导电端子直接电连接。
2.根据权利要求1所述的开关，其中所述第一部件的第一半导体区域、第二半导体区域和第三半导体区域分别是P型、N型和P型的。
3.根据权利要求1所述的开关，其中所述第一部件的半导体表面比所述第二部件和所述第三部件中的每个部件的半导体表面小。
4.根据权利要求1所述的开关，其中所述第一部件、所述第二部件和所述第三部件分别被形成在三个不同的半导体芯片中。
5.根据权利要求4所述的开关，其中所述三个不同的半导体芯片被组装在同一保护封装中。
6.根据权利要求5所述的开关，其中所述保护封装包括被分别连接到所述开关的所述第一导电端子和所述第二导电端子以及所述控制端子的三个外部连接端子。
7.根据权利要求4所述的开关，其中所述三个不同的半导体芯片被组装在三个不同的保护封装中。
8.根据权利要求1所述的开关，其中所述第一部件和所述第二部件被形成在第一半导体芯片上，并且其中所述第三部件被形成在第二半导体芯片中，并且其中所述第一半导体芯片和所述第二半导体芯片被组装在同一保护封装中。
9.根据权利要求8所述的开关，其中所述保护封装包括被分别连接到所述开关的所述第一导电端子和所述第二导电端子以及所述控制端子的三个外部连接端子。
10.根据权利要求1所述的开关，其中所述第一部件和所述第二部件的第二半导体区域具有在从7x1013到4x1014原子/cm3的范围中的掺杂水平以及在从150到250μm的范围中的厚度，并且其中所述第三部件的第二半导体区域具有在从7x1013到4x1014原子/cm3的范围中的掺杂水平并且具有在从150到250μm的范围中的厚度。
11.一种功率开关，包括：
三个半导体区域的第一堆叠，所述三个半导体区域具有交替的传导类型并且包括第一半导体控制区域，所述第一半导体控制区域被布置在所述三个半导体区域中的第一个半导体区域中并且具有与所述三个半导体区域中的所述第一个半导体区域的传导类型相反的传导类型，
三个半导体区域的第二堆叠，所述三个半导体区域具有交替的传导类型并且包括第二半导体控制区域，所述第二半导体控制区域被布置在所述三个半导体区域中的第一个半导体区域中并且具有与所述三个半导体区域中的所述第一个半导体区域的传导类型相反的传导类型，
其中：
所述功率开关的栅极端子被连接到所述第一半导体控制区域；
在所述第一堆叠中的所述三个半导体区域中的所述第一个半导体区域被连接到所述第二半导体控制区域；
所述功率开关的第一导电端子被连接到在所述第二堆叠中的所述三个半导体区域中的所述第一个半导体区域；并且
所述功率开关的第二导电端子被连接到在所述第一堆叠和所述第二堆叠两者中的所述三个半导体区域中的第三个半导体区域，
其中所述第一堆叠中的所述三个半导体区域中的第一个半导体区域与所述第二半导体控制区域直接电连接；
其中所述功率开关的所述第一导电端子与所述第二堆叠中的所述三个半导体区域中的第一个半导体区域直接电连接；以及
其中所述功率开关的所述第二导电端子与所述第一堆叠和所述第二堆叠两者中的所述三个半导体区域中的第三个半导体区域直接电连接。
12.根据权利要求11所述的功率开关，其中所述第一堆叠和所述第二堆叠被形成在被组装在同一保护封装中的分开的裸片上。
13.根据权利要求11所述的功率开关，其中所述第一堆叠和所述第二堆叠被形成在被组装在保护封装中的共同的裸片上。
14.根据权利要求11所述的功率开关，其中在所述第一堆叠和所述第二堆叠中的所述交替的传导类型是相同的。
15.根据权利要求11所述的功率开关，其中在所述第一堆叠和所述第二堆叠中的所述交替的传导类型是相反的。
16.根据权利要求11所述的功率开关，还包括：
三个半导体区域的第三堆叠，所述三个半导体区域具有交替的传导类型并且包括第三半导体控制区域，所述第三半导体控制区域被布置在所述三个半导体区域中的第一个半导体区域中并且具有与所述三个半导体区域中的所述第一个半导体区域的传导类型相反的传导类型，
其中：
在所述第一堆叠中的所述三个半导体区域中的所述第一个半导体区域还直接被连接到所述第三半导体控制区域；
所述功率开关的所述第一导电端子还直接被连接到在所述第三堆叠中的所述三个半导体区域中的所述第一个半导体区域；并且
所述功率开关的所述第二导电端子还直接被连接到在所述第三堆叠中的所述三个半导体区域中的第三个半导体区域。
17.根据权利要求16所述的功率开关，其中在所述第一堆叠和所述第二堆叠中的所述交替的传导类型是相同的并且在所述第三堆叠中的所述交替的传导类型与在所述第一堆叠和所述第二堆叠中的所述交替的传导类型是相反的。
18.根据权利要求17所述的功率开关，其中所述第一堆叠和所述第二堆叠被形成在共同的裸片上，所述第三堆叠被形成在另一裸片上，并且所述共同的裸片和所述另一裸片被组装在保护封装中。
19.一种功率开关，包括：
第一垂直双向双极功率开关，具有第一主电极、第二主电极和控制电极；
第二垂直双向双极功率开关，具有第一主电极、第二主电极和控制电极；
第三垂直双向双极功率开关，具有第一主电极、第二主电极和控制电极；
所述第一垂直双向双极开关的所述第一主电极到所述第二垂直双向双极开关和所述第三垂直双向双极开关两者的所述控制电极的第一直接电连接；
所述功率开关的第一端子到所述第二垂直双向双极开关和所述第三垂直双向双极开关的所述第一主电极的第二直接电连接；以及
所述功率开关的第二端子到所述第一垂直双向双极开关、所述第二垂直双向双极开关和所述第三垂直双向双极开关的所述第二主电极的第三直接电连接。
20.根据权利要求19所述的功率开关，其中所述第一垂直双向双极功率开关和所述第二垂直双向双极功率开关是PNP型器件，并且所述第三垂直双向双极功率开关是NPN型器件。
21.根据权利要求19所述的功率开关，其中所述第一垂直双向双极功率开关和所述第二垂直双向双极功率开关被集成在共同的半导体衬底上，并且其中所述第三垂直双向双极功率开关被集成在分开的半导体衬底上。
22.根据权利要求21所述的功率开关，其中所述半导体衬底被组装在同一保护封装中。
23.根据权利要求19所述的功率开关，其中所述第一垂直双向双极功率开关、所述第二垂直双向双极功率开关和所述第三垂直双向双极功率开关各自被集成在分开的半导体衬底上。
24.根据权利要求23所述的功率开关，其中用于所述第一垂直双向双极功率开关、所述第二垂直双向双极功率开关和所述第三垂直双向双极功率开关的所述半导体衬底被组装在同一保护封装中。
25.一种功率开关，包括：
第一PNP垂直双向双极功率开关，具有第一P电极、第二P电极和控制电极；
第二PNP垂直双向双极功率开关，具有第一P电极、第二P电极和控制电极；
NPN垂直双向双极功率开关，具有第一N电极、第二N电极和控制电极；
所述第一PNP垂直双向双极开关的所述第一P电极到所述第二PNP垂直双向双极开关的所述控制电极和所述NPN垂直双向双极功率开关的所述控制电极两者的第一直接电连接；
所述功率开关的第一端子到所述第二PNP垂直双向双极开关的所述第一P电极和所述NPN垂直双向双极开关的所述第一N电极两者的第二直接电连接；以及
所述功率开关的第二端子到所述第一PNP垂直双向双极开关和所述第二PNP垂直双向双极开关的所述第二P电极中的每个第二P电极以及所述NPN垂直双向双极开关的所述第二N电极的第三直接电连接。
26.根据权利要求25所述的功率开关，其中所述第一PNP垂直双向双极功率开关和所述第二PNP垂直双向双极功率开关被集成在第一半导体衬底上，并且其中所述NPN垂直双向双极功率开关被集成在与所述第一半导体衬底分开的第二半导体衬底上。
27.一种功率开关，包括：
第一NPN垂直双向双极功率开关，具有第一N电极、第二N电极和控制电极；
第二NPN垂直双向双极功率开关，具有第一N电极、第二N电极和控制电极；
PNP垂直双向双极功率开关，具有第一P电极、第二P电极和控制电极；
所述第一NPN垂直双向双极开关的所述第一N电极到所述第二NPN垂直双向双极开关的所述控制电极和所述PNP垂直双向双极功率开关的所述控制电极两者的第一直接电连接；
所述功率开关的第一端子到所述第二NPN垂直双向双极开关的所述第一N电极和所述PNP垂直双向双极开关的所述第一P电极两者的第二直接电连接；以及
所述功率开关的第二端子到所述第一NPN垂直双向双极开关和所述第二NPN垂直双向双极开关的所述第二N电极中的每个第二N电极以及所述PNP垂直双向双极开关的所述第二P电极的第三直接电连接。
28.根据权利要求27所述的功率开关，其中所述第一NPN垂直双向双极功率开关和所述第二NPN垂直双向双极功率开关被集成在第一半导体衬底上，并且其中所述PNP垂直双向双极功率开关被集成在与所述第一半导体衬底分开的第二半导体衬底上。
CN201911300149.0A 2015-05-05 2015-11-30 双向功率开关 Pending CN110970420A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1554010A FR3036001A1 (fr) 2015-05-05 2015-05-05 Commutateur bidirectionnel de puissance
FR1554010 2015-05-05
CN201510857698.3A CN106129057B (zh) 2015-05-05 2015-11-30 双向功率开关

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510857698.3A Division CN106129057B (zh) 2015-05-05 2015-11-30 双向功率开关

Publications (1)

Publication Number Publication Date
CN110970420A true CN110970420A (zh) 2020-04-07

Family

ID=54014948

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201510857698.3A Active CN106129057B (zh) 2015-05-05 2015-11-30 双向功率开关
CN201520976041.4U Withdrawn - After Issue CN205428926U (zh) 2015-05-05 2015-11-30 功率开关
CN201911300149.0A Pending CN110970420A (zh) 2015-05-05 2015-11-30 双向功率开关

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201510857698.3A Active CN106129057B (zh) 2015-05-05 2015-11-30 双向功率开关
CN201520976041.4U Withdrawn - After Issue CN205428926U (zh) 2015-05-05 2015-11-30 功率开关

Country Status (4)

Country Link
US (1) US9997623B2 (zh)
EP (1) EP3091572B1 (zh)
CN (3) CN106129057B (zh)
FR (1) FR3036001A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3036001A1 (fr) * 2015-05-05 2016-11-11 St Microelectronics Tours Sas Commutateur bidirectionnel de puissance
CN118213385A (zh) * 2022-12-15 2024-06-18 力特半导体（无锡）有限公司 一种具有高换向能力的triac器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1483223A (zh) * 2000-12-29 2004-03-17 St 脉冲型双稳态双向电子开关
CN103456779A (zh) * 2012-05-30 2013-12-18 意法半导体(图尔)公司 高电压竖直功率部件
WO2014122472A1 (en) * 2013-02-07 2014-08-14 John Wood A bipolar junction transistor structure

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039864A (en) 1975-05-30 1977-08-02 Hitachi, Ltd. Semiconductor bidirectional switch circuit
JPS5836536B2 (ja) * 1975-08-20 1983-08-10 株式会社日立製作所 ハンドウタイスイツチ
US4025820A (en) * 1976-03-11 1977-05-24 Power Management Corporation Contactor device including arc supression means
JPS58134471A (ja) * 1982-02-05 1983-08-10 Mitsubishi Electric Corp 双方向サイリスタ
JPH01286465A (ja) 1988-05-13 1989-11-17 Toshiba Corp 双方向制御整流半導体装置
US4905119A (en) * 1988-06-27 1990-02-27 Teccor Electronics, Inc. Solid state overvoltage protection circuit
DE4433796A1 (de) * 1994-09-22 1996-03-28 Daimler Benz Ag Steuerbares Halbleiterbauelement
FR2745447B1 (fr) 1996-02-27 1998-05-15 Sgs Thomson Microelectronics Commande d'arret/marche d'un moteur bidirectionnel
FR2745669B1 (fr) 1996-02-29 1998-05-22 Sgs Thomson Microelectronics Interrupteur statique monolithique a trois etats
FR2762445B1 (fr) 1997-04-17 1999-07-16 Sgs Thomson Microelectronics Composant de protection d'interface de lignes telephoniques
FR2795254B1 (fr) 1999-06-18 2002-08-16 St Microelectronics Sa Commutateur bidirectionnel haute tension bistable
JP4707203B2 (ja) * 1999-09-09 2011-06-22 ローム株式会社 半導体装置
US6326648B1 (en) * 1999-12-20 2001-12-04 Stmicroelectronics S.A. Power switch with a controlled DI/DT
FR2818805B1 (fr) * 2000-12-21 2003-04-04 St Microelectronics Sa Commutateur statique bidirectionnel sensible
FR2830127B1 (fr) * 2001-09-21 2004-12-24 St Microelectronics Sa Commutateur monolithique bidirectionnel vertical a commande en tension
US7173428B2 (en) * 2001-11-13 2007-02-06 Hurwicz Maxim D Portable circuit interrupter shutoff testing device and method
FR2864343A1 (fr) 2003-12-19 2005-06-24 St Microelectronics Sa Triac fonctionnant dans les quadrants q1 et q4
IT1403928B1 (it) * 2011-02-11 2013-11-08 Arylux S R L Circuito di avviamento per motori, particolarmente per compressori di frigoriferi.
US9304522B2 (en) * 2012-04-19 2016-04-05 Varentec, Inc. Systems and methods for dynamic AC line voltage regulation with energy saving tracking
US9276515B2 (en) * 2013-08-15 2016-03-01 Thomas I. Yeh Motor controller with integrated metering function
FR3036001A1 (fr) * 2015-05-05 2016-11-11 St Microelectronics Tours Sas Commutateur bidirectionnel de puissance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1483223A (zh) * 2000-12-29 2004-03-17 St 脉冲型双稳态双向电子开关
CN103456779A (zh) * 2012-05-30 2013-12-18 意法半导体(图尔)公司 高电压竖直功率部件
WO2014122472A1 (en) * 2013-02-07 2014-08-14 John Wood A bipolar junction transistor structure

Also Published As

Publication number Publication date
CN106129057B (zh) 2020-01-07
US20160329417A1 (en) 2016-11-10
FR3036001A1 (fr) 2016-11-11
CN106129057A (zh) 2016-11-16
US9997623B2 (en) 2018-06-12
CN205428926U (zh) 2016-08-03
EP3091572B1 (fr) 2019-10-30
EP3091572A1 (fr) 2016-11-09

Similar Documents

Publication Publication Date Title
US10818516B2 (en) Semiconductor device having biasing structure for self-isolating buried layer and method therefor
US11610976B2 (en) Semiconductor device including a transistor with one or more barrier regions
JP7379327B2 (ja) 半導体デバイス
US20130146971A1 (en) Semiconductor Device Including First and Second Semiconductor Elements
US9484739B2 (en) Overvoltage protection device and method
US9455253B2 (en) Bidirectional switch
CN104040723B (zh) 具有q1和q4控制的双向开关
US10297684B2 (en) Bidirectional power MOSFET structure with a cathode short structure
JP6316908B2 (ja) Ｆｅｔ−バイポーラトランジスタの組み合わせ
US5587595A (en) Lateral field-effect-controlled semiconductor device on insulating substrate
US8981748B2 (en) Method of forming a semiconductor power switching device, structure therefor, and power converter
CN110970420A (zh) 双向功率开关
US9991173B2 (en) Bidirectional semiconductor device for protection against electrostatic discharges
US20160027907A1 (en) Bidirectional switch
US8803191B2 (en) Systems, devices, and methods with integrable FET-controlled lateral thyristors
US6818927B2 (en) Sensitive high bidirectional static switch
US20120181576A1 (en) Insulated gate bipolar transistor
KR101452091B1 (ko) 전력 반도체 소자 및 그 제조 방법
US11869985B2 (en) Diode including a plurality of trenches
CN106684084B (zh) Fet-双极晶体管组合以及包括该fet双极晶体管组合的开关
V. Phung et al. A review on selected patents about trends regarding silicon monolithic power AC switches
KR20120021661A (ko) 반도체 장치의 사이리스터
JP2011014613A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination