[go: up one dir, main page]

CN110383435B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110383435B
CN110383435B CN201780087841.2A CN201780087841A CN110383435B CN 110383435 B CN110383435 B CN 110383435B CN 201780087841 A CN201780087841 A CN 201780087841A CN 110383435 B CN110383435 B CN 110383435B
Authority
CN
China
Prior art keywords
electrode
switching element
semiconductor device
nitride
driving transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780087841.2A
Other languages
English (en)
Other versions
CN110383435A (zh
Inventor
町田修
田坂泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN110383435A publication Critical patent/CN110383435A/zh
Application granted granted Critical
Publication of CN110383435B publication Critical patent/CN110383435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Abstract

半导体装置具备氮化物系半导体层、开关元件和驱动用晶体管，所述开关元件包括：第1电极的第1部分，其形成在所述氮化物系半导体层上；第2电极，其形成在所述氮化物系半导体层上；及第1控制电极，其形成在所述氮化物系半导体层上，且位于所述第1电极的第1部分与所述第2电极之间，所述驱动用晶体管包括：第1电极的第2部分，其形成在所述氮化物系半导体层上，将相邻的所述第1电极的第1部分彼此连接；第3电极，其形成在所述氮化物系半导体层上，向所述第1控制电极发送信号；及第2控制电极，其形成在所述氮化物系半导体层上，且位于所述第1电极的第2部分与所述第3电极之间。由此，在断开开关元件时，即便施加给开关元件的漏极电压发生变动等，开关元件也能够保持断开状态。

Description

半导体装置
技术领域
本发明涉及包括开关元件和驱动晶体管的半导体装置。
背景技术
以氮化镓(GaN)为代表的III-V族氮化物系化合物半导体、所谓的氮化物半导体受到关注。氮化物半导体是由InxGayAl1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)来表示通式的、由作为III族元素的铝(Al)、镓(Ga)及铟(In)和作为V族元素的氮(N)构成的化合物半导体。氮化物半导体能够形成各种混晶，能够容易形成异质结界面。氮化物半导体的异质结具有如下特征：即便在无掺杂的状态下也由于自发极化或/及压电极化而在结界面产生高浓度的二维电子气层。将该高浓度的二维电子气层用作载流子的场效应晶体管(FET：Field EffectTransistor)作为高频用及大功率用的开关元件而受到关注。
在开关元件中需要驱动用晶体管，可考虑到将驱动晶体管设为独立的封装的情况及将开关元件和驱动晶体管设为同一封装的情况。在后者的情况下，在专利文献1等中公开了如下的例子：由氮化物半导体构成驱动用晶体管，并将开关晶体管和驱动用晶体管形成在同一衬底上。在上述结构中，即便在栅极信号并非高速的情况、栅极驱动电路的输出阻抗高的情况、及担心布线电感的影响的情况等下，半导体装置也能够高速地进行开关(switching)。
在这样的半导体装置中，在半导体装置的电力线流过大电流的情况下，在开关元件的源电极和驱动用晶体管的源电极之间的布线、导线(wire)等的连接变长时，有时开关元件的源电极和驱动用晶体管的源电极之间的寄生阻抗变大，开关元件进行误动作或开关元件进行振荡。
开关元件的源电极还与半导体装置的源极端子连接。在此，通过使驱动用晶体管的源电极和开关元件的源电极的连接部尽量靠近开关元件的源电极侧而并非靠近半导体装置的源极(source)端子侧，能够分割使主电流流过开关元件的电力线和使信号流过开关元件的栅极源极(gate-source)间环路的信号线(signal line)。其结果为，能够抑制开关元件的源极部的电位和驱动用晶体管的源极部的电位的电位变动，来抑制开关元件的误动作或开关元件的振荡。
现有技术文献
专利文献
专利文献1：日本特开2012-222393号公报
发明内容
发明要解决的课题
但是，由氮化物半导体构成的开关元件的阈值低。于是，在这样的开关元件的断开状态下，驱动用晶体管的输出电压和开关元件的阈值电压的差分变小。在连接开关元件和驱动用晶体管的环路中产生的阻抗变大时，由于开关元件的漏极(drain)电压的变动等，无法保持开关元件的断开状态。而且，有时开关元件进行误动作或进行振荡。
因此，本发明是鉴于上述问题点而作出的，目的在于，提供一种能够抑制在连接开关元件和驱动用晶体管的环路中产生的阻抗值的半导体装置。
用于解决课题的手段
为了达到上述目的，本发明的半导体装置具备氮化物系半导体层、开关元件和驱动用晶体管，所述开关元件包括：第1电极的第1部分，其形成在所述氮化物系半导体层上；第2电极，其形成在所述氮化物系半导体层上；及第1控制电极，其形成在所述氮化物系半导体层上，且位于所述第1电极的第1部分与所述第2电极之间，所述驱动用晶体管包括：第1电极的第2部分，其形成在所述氮化物系半导体层上，将相邻的所述第1电极的第1部分彼此连接；第3电极，其形成在所述氮化物系半导体层上，与所述第1控制电极连接，向所述第1控制电极发送信号；及第2控制电极，其形成在所述氮化物系半导体层上，且位于所述第1电极的第2部分与所述第3电极之间，所述半导体装置形成为，与所述第3电极的延伸方向垂直的方向成为所述第1控制电极的延伸方向。
发明效果
如上述，根据本发明的半导体装置，能够抑制在连接开关元件和驱动用晶体管的环路中产生的阻抗值。
因此，在开关元件的断开状态下，能够抑制开关元件进行误动作或进行振荡。
附图说明
图1是示出第1实施方式的半导体装置的概略截面图。
图2是示出第1实施方式的半导体装置的概略电路图。
图3是示出第1实施方式的半导体装置的概略俯视图。
图4是第2实施方式的半导体装置的俯视图。
图5是第3实施方式的半导体装置的俯视图。
图6是第3实施方式的半导体装置的电路图。
图7是第3实施方式的半导体装置的接通(turn on)波形和关断(turn off)波形。
具体实施方式
下面，作为实施方式的一例，参照附图对本发明进行详细说明，但本发明不限于此。另外，在本发明的权利要求书中没有特殊记载的情况下，在本说明书中记载的“连接”还包括在中间介有电阻、电感等负载、二极管·晶体管等其他元件的连接。
首先，参照图1对第1实施方式的半导体装置进行说明。此外，图1的截面图是将图3的俯视图沿着A-A进行切开的截面图。
图1是示出第1实施方式的半导体装置10的概略截面图。图1的半导体装置10具备：衬底14，其由硅或碳化硅构成；缓冲层15，其形成于衬底14上，由氮化物系半导体构成；沟道层16及势垒层17，它们由氮化物系半导体构成；及二维电子气层18，其在与沟道层16及势垒层17的界面附近以平面扩展的方式生成。在图1的半导体装置10中，在势垒层17上设置有氮化镓(GaN)层12，但也可以不形成氮化镓(GaN)层12。
缓冲层15也可以是在衬底14上设有氮化铝镓(AlGaN)或氮化铝(AlN)的结构。另外，缓冲层15也可以是在衬底14上反复形成有由氮化铝(AlN)构成的第1层、及由氮化铝镓(AlGaN)或氮化镓(GaN)构成的第2层的多层结构。另外，缓冲层15也可以是具有如下的浓度梯度的结构：在衬底14上随着从衬底14侧靠近沟道层16，铝的组成比例阶段性地或逐渐地减少。
沟道层16由氮化镓(GaN)构成，势垒层17作为组成与沟道层16不同的氮化物半导体，例如由氮化铝镓(AlxGa1-xN；其中x大于0且小于1)构成。在沟道层16与势垒层17之间夹着由氮化铝(AlN)构成的间隔层(spacer layer)。在该情况下，半导体装置10在间隔层与沟道层16的界面附近的沟道层16侧具有以平面扩展的方式生成的二维电子气层18。
在半导体装置10中形成有开关元件100和驱动用晶体管200。在开关元件100与驱动用晶体管200之间具有由离子注入的区域或槽构成的元件分离结构19。元件分离结构19从势垒层17的上表面比二维电子气层18更深地到达至沟道层16。通过设置元件分离结构19，将开关元件100的区域内的二维电子气层18和驱动用晶体管200的区域内的二维电子气层18分割。此外，在元件分离区域19中，也可以形成以不生成二维电子气层18的方式向势垒层17离子注入的区域，来代替形成槽。另外，也可以不设置元件分离区域19。
开关元件100包括设置在势垒层17上并与二维电子气层18电连接的漏电极(第2电极)22。并且，如图3所示，在从上方观察半导体装置时，开关元件100以包围漏电极(第2电极)22的方式设置有源电极(第1电极的第1部分)21。源电极(第1电极的第1部分)21设置在势垒层17上，与二维电子气层18电连接。并且，在势垒层17上的、漏电极(第2电极)22与源电极21之间设有第1控制电极31。
驱动用晶体管200包括设置在势垒层17上并与二维电子气层18电连接的源电极(第1电极的第2部分)23。
如图3所示，在从上面观察半导体装置10时，源电极23形成为，将相邻的源电极21的长边方向的端部彼此连接。另外，源电极23形成为，将相邻的源电极21的长边方向的左端部彼此连接，并且源电极23的长边方向(延伸的方向)成为与源电极21的长边方向(延伸的方向)交叉的方向、更优选为垂直的方向。因此，如图3所示，在从上面观察半导体装置10时，从作为由虚线包围的开关元件发挥功能的区域的源电极21的部分到作为由虚线包围的驱动用晶体管200发挥功能的区域的源电极23的部分之间的长度或其各自的总和变短。
并且，驱动用晶体管200具有设置在势垒层17上并与二维电子气层18电连接的漏电极(第3电极)24，并具有在势垒层17上的、源电极23与漏电极24之间设置的第2控制电极32。如图3所示，在从上面观察半导体装置10时，源电极23比漏电极24更靠近开关元件侧而配置。而且，漏电极24的长边方向(延伸方向)形成为向与第1控制电极31的长边方向(延伸方向)垂直的方向延伸。
因此，能够抑制在漏电极24与第1控制电极31之间产生的寄生阻抗的面内的偏差，并且实现在漏电极24与第1控制电极31之间产生的寄生阻抗的降低。
此外，如图3所示，在从上面观察半导体装置10时，以包围漏电极22的方式将相邻的第1控制电极31彼此连接。
另外，如图3所示，在从上面观察半导体装置10时，在第1控制电极31、与第2控制电极32及源电极23交叉的部分中，从第2控制电极32及源电极23分离地配置第1控制电极31。
另外，在图3的半导体装置10中，相邻的漏电极22彼此通过未图示的布线而相互连接。另外，在图3的半导体装置10中，未图示的半导体装置10的输出端子(漏极端子)与开关元件100的漏电极22连接，未图示的半导体装置10的输入端子INL与驱动用晶体管200的栅电极32连接，半导体装置10的源极端子S和开关元件100的源电极21在开关元件100的源电极21的尽量靠近的连接点F处进行连接。
图2的电路图示出这样的半导体装置10的电路结构。在图2的电路图中，D表示半导体装置10的输出端子(漏极端子)，INL表示半导体装置10的输入端子，S表示半导体装置10的源极端子。半导体装置10的漏极端子D与开关元件100的漏电极22连接，开关元件100的栅电极(第1控制电极)31与驱动用晶体管200的漏电极24连接。驱动用晶体管200的栅电极(第2控制电极)32与半导体装置10的输入端子INL连接，驱动用晶体管200的源电极23与开关元件100的源电极21连接。在此，寄生电感LSF表示通过在电极21侧设置连接点F而在开关元件100的源电极21与半导体装置10的源极端子S之间产生的寄生电感，寄生电感LSS1表示从开关元件100的栅电极31到驱动用晶体管200的漏电极24之间产生的寄生电感，寄生电感LSS2表示从开关元件100的源电极21到驱动用晶体管200的源电极23之间产生的寄生电感。如图3所示，在半导体装置10中，作为开关元件100由虚线包围的区域的源电极21的源电极部至作为驱动用晶体管200由虚线包围的区域的源电极23的源电极部的长度短，因此能够减小寄生电感LSS2。另外，如图3所示，在半导体装置10中，与第1控制电极31延伸的方向垂直的方向成为驱动用晶体管200的漏电极24的延伸方向，各个第1控制电极31与漏电极24连接，因此能够减小在漏电极24与第1控制电极31之间产生的寄生电感LSS1。
并且，通过使半导体装置10的源极端子S和开关元件100的源电极21的连接靠近开关元件100的源电极21侧而不是驱动用晶体管200的源电极23侧，从而分割使主电流流过开关元件100的电力线和使信号流过开关元件200的栅极源极间环路的信号线(signalline)，能够抑制开关元件100的源电极21的电位和驱动用晶体管200的源电极23的电位的电位变动，来抑制开关元件100的误动作或开关元件的振荡。
在图2的电路中，驱动用晶体管200的漏电极24根据输入到输入端子INL的控制信号而输出高(High)或低(Low)，该输出输入到开关元件100的第1控制电极31，由此开关元件100进行开关动作。在开关元件100的断开状态下驱动用晶体管200的输出电压成为零伏特(0V)。在此，在由氮化物系半导体构成开关元件100时，与其他半导体材料的开关元件相比，开关元件100能够进行高速开关。但是，由氮化物系半导体构成的开关元件100的阈值电压(Vth)低。其结果为，开关元件100的阈值电压和开关元件100的断开状态下的驱动用晶体管200的输出电压的差分变小。在具有由这样的氮化物半导体构成的开关元件的半导体装置中，如以往的半导体装置那样，在将开关元件和驱动用晶体管连接的环路中产生较大的阻抗的情况下，由于向开关元件100施加的漏极电压的变动等，无法保持开关元件的断开状态，有时开关元件进行误动作或进行振荡。
但是，在半导体装置10中，源电极23被配置成将相邻的源电极21彼此连接，因此从源电极23至源电极21的长度变短，能够降低寄生电感LSS2。由此，能够保持开关元件的断开状态，抑制开关元件的误动作、开关元件的振荡。而且，通过将半导体装置10的源极端子S比源电极23更靠近源电极21侧而连接于源电极21，从而能够分割使主电流流过开关元件的电力线和使信号流过开关元件的栅极源极间环路的信号线(signal line)，抑制开关元件的误动作或开关元件的振荡。
另外，源电极23兼作相邻的源电极21的连接布线，从而能够减小半导体装置10的芯片面积。
另外，各个第1控制电极31例如经由过孔、布线而与驱动用晶体管200的漏电极22连接，由此，对于开关元件100，从漏电极22到各个第1控制电极31的阻抗(开关元件100的栅极阻抗)变得更均匀，能够抑制半导体装置10的误动作。
此外，如图3所示，在从上方观察半导体装置10时，驱动用晶体管200设置于开关元件100的左侧。但是，也可以在源电极21的长边方向的右侧的端部中经由源电极23而连接相邻的源电极21，驱动用晶体管200设置于开关元件100的右侧。另外，如图3所示，在从上方观察半导体装置10时，也可以在源电极21的长边方向的两个端部中经由源电极23而连接相邻的源电极21，驱动用晶体管200设置于开关元件100的两侧。
接下来，参照图4对第2实施方式的半导体装置10a进行说明。图4是示出第2实施方式的半导体装置10a的俯视图。图4的半导体装置10a具备与图1所示的第1实施方式的半导体装置10大致相同的结构，但与第1实施方式的半导体装置10相比，不同点在于：在驱动用晶体管200中，在相对于电极24而与开关元件100相反的一侧，以第2控制电极32、源电极231、第2控制电极32、漏电极241为单位，将该单位反复1次或多次，并在该反复的最后配置第2控制电极32、源电极231。在此，在图4的半导体装置10a中单位的反复数为1次。第2控制电极32、源电极231及漏电极241设置在势垒层17上，并与二维电子气层18电连接。
另外，在图4的半导体装置中，相邻的源电极231彼此、相邻的第2控制电极32彼此、相邻的漏电极241彼此、源电极23与源电极231、漏电极241与漏电极24通过未图示的布线而相互连接。在第2实施方式的半导体装置10a中，也能够得到与第1实施方式的半导体装置10相同的效果。
接下来，参照图5对第3实施方式的半导体装置10b进行说明。图5是示出第3实施方式的半导体装置10b的俯视图，图6是示出第3实施方式的半导体装置10b的电路图，图7示出第3实施方式的半导体装置10b的接通波形和关断波形。
第3实施方式的半导体装置10b设置有驱动用晶体管300，这一点与第2实施方式的半导体装置10a不同。如图5所示，在从上方观察半导体装置10b时，驱动用晶体管200设置于开关元件100的左侧，驱动用晶体管300设置于开关元件100的右侧(与驱动用晶体管200相反的一侧)。驱动用晶体管300包括设置在势垒层17上并与二维电子气层18电连接的源电极(第5电极)25和漏电极(第6电极)26。并且，驱动用晶体管300包括在势垒层17上的、源电极(第5电极)25与漏电极26之间设置的第3控制电极33。
如图5所示，在从上方观察半导体装置10b时，驱动用晶体管300的源电极25设置于开关元件100侧，在与开关元件100相反的一侧以第3控制电极33、漏电极26、第3控制电极33、源电极25为单位而反复1次或多次。在图5中，使该单位反复2次。另外，在图5的半导体装置中，相邻的漏电极22彼此、相邻的源电极231彼此、相邻的第2控制电极32彼此、相邻的漏电极241彼此、源电极23与源电极231、漏电极241与漏电极24、相邻的源电极25彼此、相邻的第2控制电极32彼此、相邻的漏电极241彼此通过未图示的布线而相互连接。
在第3实施方式的半导体装置10b中，也能够得到与第1实施方式的半导体装置10相同的效果。
并且，如图5所示，在从上方观察第3实施方式的半导体装置10b时，各个第1控制电极31的左侧的端部与最靠近开关元件侧的驱动用晶体管200的漏电极22连接，各个第1控制电极31的右侧的端部与最靠近开关元件侧的驱动用晶体管300的源电极25连接。源电极25形成为将相邻的第1控制电极31的长边方向(延伸方向)的端部彼此连接。另外，源电极25的长边方向(延伸方向)成为与第1控制电极31的长边方向(延伸方向)垂直的方向。并且，第1控制电极31的长边方向与源电极21的长边方向大致并行，因此源电极25的长边方向(延伸方向)成为与源电极21的长边方向(延伸方向)垂直的方向。因此，源电极25至第1控制电极31的长度也变短，源电极25、第1控制电极31及漏电极24的连接部K比漏电极24侧、源电极25侧更靠近第1控制电极31侧。由此，如图6的半导体装置10b的电路所示，能够使至源电极25为止的寄生电感LSS2及LSS3降低。由此，半导体装置10b能够抑制开关元件100的第1控制电极31的电位和驱动用晶体管300的源电极25的电位的电位变动。并且，能够通过降低寄生电感LSS2，保持开关元件的断开状态，抑制开关元件的误动作、开关元件的振荡。
图7是图5的半导体装置的接通波形和关断波形。在第3实施方式的半导体装置中，也能够得到与第1实施方式的半导体装置相同的效果。
此外，本发明不限于上述实施方式。上述实施方式是例示，只要是具有与本发明的权利要求书所记载的技术思想实质上相同的结构并起到同样的作用效果的方式，任何方式均包含在本发明的技术范围。例如，在势垒层17和漏电极或/及源电极之间设置有由包含大量N型杂质的氮化物半导体构成的接触层的结构也包括在本发明中。
(符号说明)
10、10a、10b…半导体装置
14…衬底
15…缓冲层
16…沟道层
17…势垒层
18…二维电子气层
19…元件分离结构
21…源电极(第1电极的第1部分)
22…漏电极(第2电极)
23…源电极(第1电极的第2部分)
24…漏电极(第3电极)
31…栅电极(第1控制电极)
32…栅电极(第2控制电极)
100…开关元件
200…驱动用晶体管

Claims (4)

1.一种半导体装置，其特征在于，其具备氮化物系半导体层、开关元件和驱动用晶体管，
所述开关元件包括：
第1电极的第1部分，其形成在所述氮化物系半导体层上；
第2电极，其形成在所述氮化物系半导体层上；及
第1控制电极，其形成在所述氮化物系半导体层上，且位于所述第1电极的第1部分与所述第2电极之间，
所述驱动用晶体管包括：
第1电极的第2部分，其形成在所述氮化物系半导体层上，将相邻的所述第1电极的第1部分彼此连接；
第3电极，其形成在所述氮化物系半导体层上，与所述第1控制电极连接，向所述第1控制电极发送信号；及
第2控制电极，其形成在所述氮化物系半导体层上，且位于所述第1电极的第2部分与所述第3电极之间，
所述半导体装置形成为，与所述第3电极的延伸方向垂直的方向成为所述第1控制电极的延伸方向。
2.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置形成为，与所述第1电极的第1部分的长边方向垂直的方向成为所述第1电极的第2部分的长边方向。
3.根据权利要求1或2所述的半导体装置，其特征在于，
在所述氮化物系半导体层上，将第4电极、所述第2控制电极及所述第3电极反复地配置多个，
第4电极与所述第1电极的第2部分电连接，
所述第4电极相对于所述第1电极的第2部分，配置在与开关元件相反的一侧。
4.根据权利要求1或2所述的半导体装置，其特征在于，
所述驱动用晶体管是第1驱动用晶体管，
所述半导体装置具有第2驱动用晶体管，所述第2驱动用晶体管与所述第1驱动用晶体管之间夹着所述开关元件，
所述第2驱动用晶体管具有：第5电极，其形成在所述氮化物系半导体层上；第6电极，其形成在所述氮化物系半导体层上；及第3控制电极，其形成在所述氮化物系半导体层上，且位于所述第5电极与所述第6电极之间，
所述第6电极与所述第1控制电极连接。
CN201780087841.2A 2017-09-15 2017-09-15 半导体装置 Active CN110383435B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/033611 WO2019053905A1 (ja) 2017-09-15 2017-09-15 半導体装置

Publications (2)

Publication Number Publication Date
CN110383435A CN110383435A (zh) 2019-10-25
CN110383435B true CN110383435B (zh) 2023-05-05

Family

ID=65722475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780087841.2A Active CN110383435B (zh) 2017-09-15 2017-09-15 半导体装置

Country Status (4)

Country Link
US (1) US11011512B2 (zh)
JP (1) JP6770261B2 (zh)
CN (1) CN110383435B (zh)
WO (1) WO2019053905A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7368054B2 (ja) 2019-05-16 2023-10-24 ローム株式会社 半導体装置
JP7434750B2 (ja) * 2019-08-20 2024-02-21 サンケン電気株式会社 半導体装置
US11038048B2 (en) * 2019-10-01 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride-on-silicon devices
JP7476062B2 (ja) 2020-09-15 2024-04-30 株式会社東芝 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5618571B2 (ja) * 2010-03-02 2014-11-05 パナソニック株式会社 電界効果トランジスタ
JP5056883B2 (ja) * 2010-03-26 2012-10-24 サンケン電気株式会社 半導体装置
JP5285103B2 (ja) 2011-03-10 2013-09-11 株式会社東芝 窒化物半導体装置
JP5728258B2 (ja) 2011-03-10 2015-06-03 株式会社東芝 半導体装置
JP5556726B2 (ja) 2011-04-04 2014-07-23 サンケン電気株式会社 スイッチング回路
WO2013161138A1 (ja) 2012-04-26 2013-10-31 パナソニック株式会社 半導体装置および電力変換装置
US9799643B2 (en) * 2013-05-23 2017-10-24 Infineon Technologies Austria Ag Gate voltage control for III-nitride transistors
JP6331471B2 (ja) 2014-02-28 2018-05-30 パナソニック株式会社 窒化物半導体装置
US10177061B2 (en) * 2015-02-12 2019-01-08 Infineon Technologies Austria Ag Semiconductor device
JP6400546B2 (ja) * 2015-09-11 2018-10-03 株式会社東芝 半導体装置、駆動制御装置、および駆動制御方法

Also Published As

Publication number Publication date
WO2019053905A1 (ja) 2019-03-21
JP6770261B2 (ja) 2020-10-14
US20200111779A1 (en) 2020-04-09
CN110383435A (zh) 2019-10-25
JPWO2019053905A1 (ja) 2019-12-12
US11011512B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
US20210057564A1 (en) Semiconductor device
US9991335B2 (en) Semiconductor device having a polarization super junction field effect transistor, electric equipment, bidirectional field effect transistor, and mounted structure body having the same
JP5548909B2 (ja) 窒化物系半導体装置
JP4645313B2 (ja) 半導体装置
US9041067B2 (en) Integrated half-bridge circuit with low side and high side composite switches
CN103000682B (zh) 氮化物半导体器件
JP5828435B1 (ja) 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
CN102308387A (zh) Ⅲ族氮化物器件和电路
CN104704616B (zh) 场效应晶体管
CN110383435B (zh) 半导体装置
JP6083548B2 (ja) 窒化物半導体装置
JP2009218528A (ja) ＧａＮ系電界効果トランジスタ
CN102412292A (zh) 半导体装置
CN112534570B (zh) 具有增强模式和耗尽模式晶体管二者的单片微波集成电路
WO2016098390A1 (ja) 電界効果トランジスタ
CN107004605A (zh) 场效应晶体管
US20220392887A1 (en) Semiconductor device
JP5742159B2 (ja) 半導体装置
JP6331471B2 (ja) 窒化物半導体装置
US20240304630A1 (en) Semiconductor device
CN103314438A (zh) 氮化物系半导体装置
TW202447963A (zh) 對四象限三族氮化物開關的配置
KR101873219B1 (ko) 질화갈륨계 전력 스위칭 장치
JP7434750B2 (ja) 半導体装置
JP6575268B2 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant