CN109411530A - 一种电力电子半导体芯片终端结构及其制造方法 - Google Patents
一种电力电子半导体芯片终端结构及其制造方法 Download PDFInfo
- Publication number
- CN109411530A CN109411530A CN201811452377.5A CN201811452377A CN109411530A CN 109411530 A CN109411530 A CN 109411530A CN 201811452377 A CN201811452377 A CN 201811452377A CN 109411530 A CN109411530 A CN 109411530A
- Authority
- CN
- China
- Prior art keywords
- field
- terminal structure
- semiconductor chip
- power electronic
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及电力电子技术领域，具体为一种电力电子半导体芯片终端结构及其制造方法。其结构包括N‑漂移区、重掺杂的P+场限环、浮空沟槽、金属导电层、多晶场板与场氧化层以及阻挡保护层。所述N‑漂移区的表面下方设有环宽周期性递减，环间距周期性递增的重掺杂的P+场限环。本发明将重掺杂的P+场限环中的重掺杂区域通过沟槽挖去并和场板结合起来，形成类似于横向变掺杂技术与场板技术相结合的终端结构以便降低注入工艺实现的难度，并且相对于传统终端可以利用较短的终端长度获得相同的耐压。无需改变现有工艺顺序，与现有工艺完全相兼容。
Description
技术领域
本发明涉及一种电力电子半导体芯片终端结构及其制造方法。
背景技术
电力电子器件的设计制造中，通常将终端结构放置在器件边缘，使得器件在承受高电压的时平滑器件内部电场，从而让器件承受更高的电压。但终端结构对器件的导通压降和关断时间并没有贡献，因此终端需要在满足器件设计要求耐压的同时，面积越小越好。传统的电力电子器件的终端通常为场限环+场板结构，其中场板能够保护芯片的终端不被外界污染，场限环平滑器件内部电场，但该终端确定在与面积较大。
另外，相对于传统的场限环+场板的终端结构，利用结终端扩展(JTE)理论，可以在平面P+主结边缘通过离子注入形成轻掺杂的P型区域，而调整P型区域的摻杂剂量(一般为轻掺杂)，可以精确控制P型区域内的电荷，从而使终端表面的电场分布较为均匀，实现理论上的平面结的耐压，并且这样的终端结构面积最小。实际操纵上还有一个比较巧妙地来提高JTE终端结构性能的方法是采用横向变摻杂技术(VLD)，即精确的设计掩膜版上注入窗口的宽度与间隔来在一次注入中通过杂质的横向扩散来实现横向的一个变化的杂质分布来使得表面电场分布更为均匀，同时相对于JTE终端结构，终端面积也没有增大。但这两种结构相对于传统结构的弊端在于轻掺杂的P型区域对于剂量注入的大小要求非常苛刻，加大了工艺实现上的难度，同时抗污染能力比较差。
总结各种终端结构设计上的问题，可以归纳为：
JTE终端结构面积较小，但对注入剂量大小要求比较精确，工艺实现难度较高，而传统终端面积过大，虽然工艺实现简单。所以亟需将各种终端设计上的优点结合起来来设计出一种工艺实现简单，同时面积较小的终端。
发明内容
为解决上述技术问题，本发明提供了一种电力电子半导体芯片终端结构及其制造方法。
本发明通过以下技术方案得以实现。
本发明提供的一种新的沟槽式的半导体器件终端，其特征包括：N-漂移区、浮空沟槽、终端主结、重掺杂的P+场限环、金属导电层、多晶场板与场氧化层以及阻挡保护层。所述N-漂移区的表面上方设有环宽递减，环间距递增的重掺杂的P+场限环；所述重掺杂的P+场限环表面则有浮空沟槽；所述金属导电层则位于终端主结的上方；所述多晶场板位于场氧化层的上方，并与金属导电层相连；所述保护阻挡层位于金属导电层、多晶场板、浮空沟槽的表面。其特点在于使用沟槽技术，将重掺杂P+场限环的上方的高浓度区域挖掉，留下低浓度区域在浮空沟槽的下方，增加器件的耐压，并在此基础上采用场板技术保护终端不受外界污染。
其工艺顺序为：
A.在N-漂移区衬底110的表面上，用热氧化、LPCVD或PECVD的方法生长场氧化层140；
B.通过光刻、干法刻蚀对场氧化层140进行刻蚀，形成注入窗口区；
C.在窗口区中注入小剂量的B等P型杂质，进行退火、推阱处理，形成重掺杂的P+场限环120与终端主结170，其结深在1-15μm范围之间；
D.在终端结构表面通过光刻、干法刻蚀出浮空沟槽130，再用LPCVD或PECVD的方法，沉积硅的氮化物或者氧化物；
E.在终端结构表面通过LPCVD或PECVD的方法，沉积多晶，再通过干法刻蚀形成窗口与多晶场板；
F.在终端结构表面通过LPCVD或PECVD的方法，沉积阻挡层，再通过干法刻蚀形成窗口区；
G.在终端结构表面通过蒸发或者溅射制作金属层，并通过光刻、湿法刻蚀仅留下窗口区的金属导电层150，金属导电层150将与终端主结170相连接。
H.在终端结构表面通过LPCVD或PECVD的方法，沉积钝化层。
本发明的有益效果在于：与传统的场限环加场板终端结构相比，在耐压增加6％的情况下，终端面积缩小近9％，同时其表面电场分布更加均匀，并且沟槽工艺较VLD技术中的轻掺杂工艺难度要低，进一步降低了器件的制作难度和成本。
附图说明
图1是传统场限环加场板终端结构示意图；
图2是本发明的半导体器件终端结构示意图；
图3是两种终端结构的耐压曲线对比；
图4是两种终端结构的5.5um处电场分布对比；
图5是本发明步骤A工艺结构示意图；
图6是本发明步骤B工艺结构示意图；
图7是本发明步骤C工艺结构示意图；
图8是本发明步骤D工艺结构示意图；
图9是本发明步骤E工艺结构示意图；
图10是本发明步骤F工艺结构示意图；
图11是本发明步骤G工艺结构示意图；
图中：110-N-漂移区衬底，120-P+场限环，130-浮空沟槽，140-场氧化层，150-金属导电层，160-多晶场板，170-阻挡保护层。
具体实施方式
下面进一步描述本发明的技术方案，但要求保护的范围并不局限于所述。
实施例1
图1是传统场限环加场板的终端结构示意图。图2为本发明提出的终端单元周期性结构示意图，图5则为本发明提出的终端单元结构示意图，其结构包括：N-漂移区衬底(110)、终端主结170、重掺杂的P+场限环(120)、浮空沟槽(130)、金属导电层(150)、多晶场板(160)与场氧化层(140)以及阻挡保护层(180)。其特征在于：所述N-漂移区的表面下方设有环宽周期性递减，环间距周期性递增的重掺杂的P+场限环；所述浮空沟槽位于重掺杂的P+场限环的表面；所述金属导电层则位于终端主结的上方；所述多晶场板位于场氧化层的上方，并与金属导电层相连；所述保护阻挡层位于金属导电层与多晶场板的表面。其特点在于使用沟槽技术，将重掺杂P+场限环的上方的高浓度区域挖掉，留下低浓度区域在浮空沟槽的下方，增加器件的耐压，并在此基础上采用场板技术保护终端不受外界污染。
图3是传统终端和本发明终端的模拟仿真耐压曲线(设计耐压为650V)的对比图，可以清楚的看到本终端相对于传统终端的耐压增加了6％。
图4是传统终端和本发明终端结构在承受耐压时内部5.5um处电场分布，可以观察到本发明终端的内部电场分布较集中，电场积分面积大，耐压相对高，并且相对与传统终端的面积来讲，可以下降至少9％(215μm相对于195μm)
图5至图11则是本发明终端的工艺实现示意图，相应的对应工艺A、B、C、D、E、F、G。本发明终端结构的工艺实现方式为：
一种电力电子半导体芯片终端结构的制造方法的制造方法，具体的制造工序为：
A.在N-漂移区衬底110的表面上，用热氧化、LPCVD或PECVD的方法生长场氧化层140；
B.通过光刻、干法刻蚀对场氧化层140进行刻蚀，形成注入窗口区；
C.在窗口区中注入小剂量的B等P型杂质，进行退火、推阱处理，形成重掺杂的P+场限环120与终端主结170，其结深在1-15μm范围之间；
D.在终端结构表面通过光刻、干法刻蚀出浮空沟槽130，再用LPCVD或PECVD的方法，沉积硅的氮化物或者氧化物；
E.在终端结构表面通过LPCVD或PECVD的方法，沉积多晶，再通过干法刻蚀形成多晶场板；
F.在终端结构表面通过LPCVD或PECVD的方法，沉积阻挡层，再通过干法刻蚀形成窗口区；
G.在终端结构表面通过蒸发或者溅射制作金属层，并通过光刻、湿法刻蚀仅留下窗口区的金属导电层150，金属导电层150将与终端主结170相连接。
H.在终端结构表面通过LPCVD或PECVD的方法，沉积钝化层。
所述重掺杂的P+场限环120掺杂浓度高于第一导电类型衬底110的掺杂浓度；所述阻挡保护层170为通过LPCVD或PECVD淀积的TEOS二氧化硅、磷硅玻璃PSG、硼磷硅玻璃BPSG或氮化硅SiNx或Polymide，以及它们的任意组合。
Claims (10)
1.一种电力电子半导体芯片终端结构，其特征在于：包括多个横向并排排列的端单元结构，所述电力电子半导体芯片的终端单元结构包括N-漂移区衬底(110)，N-漂移区衬底上表面设有浮空重掺杂的P+场限环组(120)、在P+场限环组(120)表面设有浮空沟槽(130)，P+场限环组(120)的终端主结(170)上方连接有金属导电层(150)，P+场限环组(120)另一端的截止环处左侧设有绝缘的场氧化层(140)，场氧化层(140)的上方两侧为多晶场板(160)，多晶场板(160)左侧与金属导电层(150)相连接，右侧与终端截止环N+连接，浮空沟槽(130)表面还覆盖有绝缘的阻挡保护层(180)。
2.如权利要求1所述的一种电力电子半导体芯片终端结构，其特征在于：所述P+场限环组(120)包括若干不同大小的P+场限环，P+场限环的摻杂剂量均大于1e12cm-3，结深为1-15μm，最小环宽为1μm-30μm，所述P+场限环组(120)中的P+场限环结构沿N-漂移区衬底(110)横向周期排列。
3.如权利要求1所述的一种电力电子半导体芯片终端结构，其特征在于：所述P+场限环组(120)中的P+场限环结构的数量为1-40个。
4.如权利要求2所述的一种电力电子半导体芯片终端结构，其特征在于：所述若干P+场限环的周期排列方式为间距递增，宽度递减的排列方式。
5.如权利要求1所述的一种电力电子半导体芯片终端结构，其特征在于：所述浮空沟槽(130)的深度为1-7μm，沟槽内填充有硅的氧化物或硅的氮化物。
6.如权利要求1所述的一种电力电子半导体芯片终端结构，其特征在于：所述的金属导电层(150)覆盖终端主结(170)的上表面，材料为导电金属材料。
7.如权利要求1所述的一种电力电子半导体芯片终端结构，其特征在于：所述场氧化层(140)位于N-漂移区(110)表面，其厚度为1um-2um，材料为二氧化硅。
8.如权利要求1所述的一种电力电子半导体芯片终端结构，其特征在于：所述多晶场板(160)位于场氧化层(140)的上方两侧，多晶场板(160)和场氧化层(140)分别与金属导电层(150)相连接。
9.如权利要求1所述的一种电力电子半导体芯片终端结构，其特征在于：所述阻挡保护层(180)覆盖多晶场板(160)上方，厚度为0.1-20μm，材料为硅的氧化物和氮化物。
10.一种电力电子半导体芯片终端的制造方法，其工艺顺序为：
A.在N-漂移区衬底110的表面上，用热氧化或LPCVD或PECVD的方法生长场氧化层140；
B.通过光刻、干法刻蚀对场氧化层140进行刻蚀，形成注入窗口区；
C.在注入窗口区中注入小剂量的B等P型杂质，进行退火、推阱处理形成重掺杂的P+场限环120，其结深在1-15μm范围之间；
D.在N+漂移区衬底110表面通过光刻、干法刻蚀出浮空沟槽130，再用LPCVD或PECVD的方法沉积硅的氮化物或者氧化物；
E.在终端结构表面通过LPCVD或PECVD的方法沉积多晶场板，再通过干法刻蚀形成分别在场氧化层140两侧的结构；
F.在终端结构表面通过LPCVD或PECVD的方法沉积阻挡层，再通过干法刻蚀形成金属导电层接触窗口；
G.在终端结构表面通过蒸发或者溅射的方法制作金属层，并通过光刻、湿法刻蚀仅留下窗口区的金属导电层150，金属导电层150与终端主结170相连接；
H.在终端结构表面通过LPCVD或PECVD的方法沉积钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811452377.5A CN109411530A (zh) | 2018-11-30 | 2018-11-30 | 一种电力电子半导体芯片终端结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811452377.5A CN109411530A (zh) | 2018-11-30 | 2018-11-30 | 一种电力电子半导体芯片终端结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109411530A true CN109411530A (zh) | 2019-03-01 |
Family
ID=65456588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811452377.5A Pending CN109411530A (zh) | 2018-11-30 | 2018-11-30 | 一种电力电子半导体芯片终端结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109411530A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111554677A (zh) * | 2020-05-06 | 2020-08-18 | 四川立泰电子有限公司 | 电磁干扰低的功率器件终端结构 |
| CN113284940A (zh) * | 2021-05-13 | 2021-08-20 | 乐山无线电股份有限公司 | 一种电力电子用半导体器件及其制作方法 |
| CN117711939A (zh) * | 2024-02-05 | 2024-03-15 | 深圳腾睿微电子科技有限公司 | 沟槽型终端igbt器件及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011086648A (ja) * | 2009-10-13 | 2011-04-28 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| JP2011204935A (ja) * | 2010-03-26 | 2011-10-13 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| CN103746002A (zh) * | 2013-12-17 | 2014-04-23 | 西安理工大学 | 一种台阶形沟槽-场限环复合终端结构 |
| CN104051547A (zh) * | 2014-06-18 | 2014-09-17 | 润奥电子(扬州)制造有限公司 | 一种高压快速软恢复二极管及其制备方法 |
| US20160126306A1 (en) * | 2014-02-13 | 2016-05-05 | Microsemi Corporation | Sic transient voltage suppressor |
| CN106252390A (zh) * | 2016-09-19 | 2016-12-21 | 西安理工大学 | 一种沟槽‑场限环复合终端结构及其制备方法 |
| DE102017106020A1 (de) * | 2017-03-21 | 2018-09-27 | Infineon Technologies Ag | Verfahren zum Bearbeiten eines Halbleiterwerkstücks und Halbleitervorrichtung |
| CN209087849U (zh) * | 2018-11-30 | 2019-07-09 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种电力电子半导体芯片终端结构 |
-
2018
- 2018-11-30 CN CN201811452377.5A patent/CN109411530A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011086648A (ja) * | 2009-10-13 | 2011-04-28 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| CN102044559A (zh) * | 2009-10-13 | 2011-05-04 | 三菱电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| JP2011204935A (ja) * | 2010-03-26 | 2011-10-13 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| CN103746002A (zh) * | 2013-12-17 | 2014-04-23 | 西安理工大学 | 一种台阶形沟槽-场限环复合终端结构 |
| US20160126306A1 (en) * | 2014-02-13 | 2016-05-05 | Microsemi Corporation | Sic transient voltage suppressor |
| CN104051547A (zh) * | 2014-06-18 | 2014-09-17 | 润奥电子(扬州)制造有限公司 | 一种高压快速软恢复二极管及其制备方法 |
| CN106252390A (zh) * | 2016-09-19 | 2016-12-21 | 西安理工大学 | 一种沟槽‑场限环复合终端结构及其制备方法 |
| DE102017106020A1 (de) * | 2017-03-21 | 2018-09-27 | Infineon Technologies Ag | Verfahren zum Bearbeiten eines Halbleiterwerkstücks und Halbleitervorrichtung |
| CN209087849U (zh) * | 2018-11-30 | 2019-07-09 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种电力电子半导体芯片终端结构 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111554677A (zh) * | 2020-05-06 | 2020-08-18 | 四川立泰电子有限公司 | 电磁干扰低的功率器件终端结构 |
| CN111554677B (zh) * | 2020-05-06 | 2024-02-27 | 四川立泰电子有限公司 | 电磁干扰低的功率器件终端结构 |
| CN113284940A (zh) * | 2021-05-13 | 2021-08-20 | 乐山无线电股份有限公司 | 一种电力电子用半导体器件及其制作方法 |
| CN113284940B (zh) * | 2021-05-13 | 2023-03-14 | 乐山无线电股份有限公司 | 一种电力电子用半导体器件及其制作方法 |
| CN117711939A (zh) * | 2024-02-05 | 2024-03-15 | 深圳腾睿微电子科技有限公司 | 沟槽型终端igbt器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3338058B2 (ja) | ＳｉＣ製電界効果トランジスタの製造方法 | |
| CN101632151A (zh) | 可实现三维电荷耦合的高电压半导体功率组件结构 | |
| CN109411530A (zh) | 一种电力电子半导体芯片终端结构及其制造方法 | |
| CN107482050A (zh) | 一种功率器件的终端结构及其制造方法 | |
| US20130099311A1 (en) | Integrated gate runner and field implant termination for trench devices | |
| CN113284940B (zh) | 一种电力电子用半导体器件及其制作方法 | |
| CN106206425A (zh) | 一种电荷调制终端及其制备方法和含该终端的SiC高压器件 | |
| TW201248851A (en) | New and improved edge termination configurations for high voltage semiconductor power devices | |
| CN101764150B (zh) | 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 | |
| CN105870194A (zh) | 一种沟槽型CoolMOS及其制作方法 | |
| CN108807506A (zh) | 带沟槽栅结构的深槽超结mosfet器件及其加工工艺 | |
| WO2024098637A1 (zh) | 碳化硅平面mosfet器件及其制造方法 | |
| CN108831927A (zh) | 超结金属氧化物半导体场效应晶体管及其制造方法 | |
| CN115579399A (zh) | 一种碳化硅mosfet元胞版图结构 | |
| CN112186027A (zh) | 一种带有栅极沟槽结构的碳化硅mosfet | |
| CN107799419A (zh) | 超级结功率器件及其制备方法 | |
| CN107425054A (zh) | 一种功率半导体器件的终端结构 | |
| CN108376710A (zh) | 具有浮岛结构的宽禁带半导体vdmosfet器件及其制造方法 | |
| CN209087849U (zh) | 一种电力电子半导体芯片终端结构 | |
| CN103236439A (zh) | 一种新型结构的vdmos器件及其制造方法 | |
| CN106935645B (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| CN208655573U (zh) | 碳化硅器件 | |
| CN105390396B (zh) | 基于igbt的分步淀积半绝缘多晶硅方法及igbt终端结构 | |
| CN208938973U (zh) | 带侧墙栅结构的深槽超结mosfet器件 | |
| CN107507859A (zh) | 一种碳化硅器件终端及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |