[go: up one dir, main page]

CN108873526B - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN108873526B
CN108873526B CN201810795868.3A CN201810795868A CN108873526B CN 108873526 B CN108873526 B CN 108873526B CN 201810795868 A CN201810795868 A CN 201810795868A CN 108873526 B CN108873526 B CN 108873526B
Authority
CN
China
Prior art keywords
data line
metal
electrode
conductive region
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810795868.3A
Other languages
English (en)
Other versions
CN108873526A (zh
Inventor
操彬彬
栗芳芳
李恒滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810795868.3A priority Critical patent/CN108873526B/zh
Publication of CN108873526A publication Critical patent/CN108873526A/zh
Application granted granted Critical
Publication of CN108873526B publication Critical patent/CN108873526B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板及其制造方法、显示装置。阵列基板包括数据线，所述数据线是由导电区域和绝缘区域组成的复合结构，所述导电区域和绝缘区域沿所述数据线的宽度方向分布。所述导电区域的材料包括金属，所述绝缘区域的材料包括金属化合物，所述金属化合物通过对所述金属进行等离子处理获得。本发明通过在数据线的宽度方向上将数据线设计成由绝缘区域和导电区域组成的复合结构，能够同时减小数据线与公共电极之间、数据线与像素电极之间的耦合电容，在保证数据线关键尺寸和良品率的前提下，大幅度提升了产品品质和性能。

Description

阵列基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制造方法、显示装置。
背景技术
液晶显示(LiquidCrystal Display，LCD)面板作为一种平板显示装置，因具有重量轻、体积小、功耗低、显示分辨率高、无辐射以及制作成本相对较低等特点，越来越多地被应用于高性能显示领域中。LCD的主体结构包括对盒的阵列基板和彩膜基板，以及填充在两基板之间的液晶，阵列基板包括由多条栅线和多条数据线垂直交叉限定的多个像素单元，每个像素单元设置有薄膜晶体管(Thin Film Transistor，TFT)和像素电极。工作时，栅线上施加的控制信号使数据线上的数据信号传送到像素电极，同时向公共电极提供电压，使公共电极和像素电极形成电场，液晶分子在外加电场作用下排列方向发生变化，从而控制光透射率，实现不同灰度级的显示。
发明内容
本发明实施例所要解决的技术问题是，提供一种阵列基板及其制造方法、显示装置，以有效减小耦合电容。
为了解决上述技术问题，本发明实施例提供了一种阵列基板，包括数据线，所述数据线是由导电区域和绝缘区域组成的复合结构，所述导电区域和绝缘区域沿所述数据线的宽度方向分布。
可选地，所述绝缘区域位于所述导电区域的两侧。
可选地，所述导电区域的材料包括金属，所述绝缘区域的材料包括金属化合物。
可选地，所述金属化合物通过对所述金属进行等离子处理获得。
可选地，所述金属化合物包括金属氧化物或金属氮化物。
可选地，还包括薄膜晶体管，所述薄膜晶体管的源电极和漏电极包括导电区域和绝缘区域。
可选地，所述绝缘区域的宽度为导电区域宽度的5％～30％。
本发明实施例还提供了一种显示装置，包括相对设置的第一基板和第二基板，所述第一基板采用前述的阵列基板。
为了解决上述技术问题，本发明实施例还提供了一种阵列基板的制备方法，包括：
形成数据线，所述数据线是由导电区域和绝缘区域组成的复合结构，所述导电区域和绝缘区域沿所述数据线的宽度方向分布。
可选地，所述绝缘区域位于所述导电区域的两侧。
可选地，形成数据线包括：
沉积金属薄膜，在所述金属薄膜上涂覆光刻胶，通过掩膜、曝光、显影和刻蚀工艺形成数据线图案；
通过等离子处理使所述数据线形成导电区域和位于导电区域两侧的绝缘区域；
剥离剩余的光刻胶。
可选地，所述等离子处理包括如下之一：氧等离子体处理，氮等离子体处理，六氟化硫和氧等离子体处理。
可选地，形成数据线时，还同时形成薄膜晶体管的源电极和漏电极，所述源电极和漏电极包括导电区域和绝缘区域。
可选地，所述绝缘区域的宽度为导电区域宽度的5％～30％。
本发明实施例所提供的阵列基板及其制备方法、显示装置，通过在数据线的宽度方向上将数据线设计成由绝缘区域和导电区域组成的复合结构，能够同时减小数据线与公共电极之间、数据线与像素电极之间的耦合电容，在保证数据线关键尺寸和良品率的前提下，大幅度提升了产品品质和性能。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
图1为本发明实施例阵列基板的结构示意图；
图2为本发明第一实施例形成栅电极图案后的示意图；
图3为本发明第一实施例形成有源层图案后的示意图；
图4为本发明第一实施例形成第一透明电极图案后的示意图；
图5为本发明第一实施例刻蚀形成数据线等图案后的示意图；
图6为本发明第一实施例等离子处理后的示意图；
图7为本发明第一实施例形成钝化层和第二透明电极图案后的示意图；
图8为本发明第二实施例形成有源层和欧姆接触层图案后的示意图；
图9为本发明第二实施例形成第一透明电极图案后的示意图；
图10为本发明第二实施例刻蚀形成数据线等图案后的示意图；
图11为本发明第二实施例等离子处理后的示意图；
图12为本发明第二实施例刻蚀欧姆接触层后的示意图；
图13为本发明第二实施例形成钝化层和第二透明电极图案后的示意图。
附图标记说明:
10—基底； 11—栅电极； 12—栅绝缘层；
13—有源层； 14—第一透明电极； 15—数据线；
16—源电极； 17—漏电极； 18—钝化层；
19—第二透明电极； 20—欧姆接触层； 15a—导电区域；
15b—绝缘区域。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
相关技术中，TFT-LCD阵列基板中，由于电极较多，且电荷容易聚集在电极上，因此会在电极之间产生耦合电容。例如，数据线与公共电极之间会形成耦合电容Cdc，数据线与像素电极之间也会形成耦合电容Cpd，薄膜晶体管的栅电极与源电极和漏电极之间会形成耦合电容Cgs和Cgd。研究表明，这些耦合电容不仅增加了数据线和栅线的负载，造成显示面板功耗增加，而且对显示会产生不利的影响，导致显示发绿和串扰等不良。
为了减小耦合电容，相关技术中提出了多种解决方案，如数据线上增加屏蔽结构、数据线上方增加绝缘层以及减少数据线宽度等。但经本申请发明人研究发现，数据线上增加屏蔽结构的解决方案只能减小数据线与像素电极之间的耦合电容Cpd，数据线上增加绝缘层的解决方案只能减小数据线与公共电极之间的耦合电容Cdc，且两者都增加了构图工艺次数。而目前阵列基板的设计和制备工艺上的余量(margin)已经很小，数据线的关键尺寸CD最小只能做到3μm，在这种工艺极限情况下，减小数据线宽度的解决方案将无法确保良品率。
图1为本发明实施例阵列基板的结构示意图。如图1所示，本发明实施例阵列基板包括数据线15，数据线15包括绝缘区域15a和导电区域15b，即数据线15是一种由绝缘区域15a和导电区域15b组成的复合结构，绝缘区域15a和导电区域15b沿数据线15的宽度方向分布。
其中，导电区域15b的材料包括金属，如铝Al、钼Mo、铜Cu、银Ag等，绝缘区域15a的材料包括金属化合物，金属化合物为相应金属的氧化物(金属氧化物)或氮化物(金属氮化物)，如氧化铝Al2O3、氧化铜CuO、氧化钼MoOx、氮化铜Cu3N、氮化钼MoN等。金属化合物是通过对相应金属进行等离子处理获得的。
其中，绝缘区域15a位于导电区域15b的两侧。
进一步地，在垂直于数据线的方向(数据线的宽度方向)，绝缘区域15a的宽度为导电区域15b宽度的5％～30％。
具体地，本发明实施例阵列基板包括：
基底10；
设置在基底10上的栅绝缘层12；
设置在栅绝缘层12上的数据线15和第一透明电极14，其中，数据线15包括导电区域15b以及位于导电区域15b两侧的绝缘区域15a；
覆盖数据线15和第一透明电极14的钝化层18；
设置在钝化层18上的第二透明电极19。
进一步地，本发明实施例阵列基板还包括薄膜晶体管，薄膜晶体管的源电极和漏电极包括导电区域和绝缘区域，即源电极是一种由绝缘区域和导电区域组成的复合结构，漏电极也是一种由绝缘区域和导电区域组成的复合结构，绝缘区域位于导电区域的外侧。
本发明实施例提供的阵列基板，在数据线的宽度方向，数据线由导电区域和位于导电区域两侧的绝缘区域组成，有效减小了耦合电容。一方面，由于只有数据线中的导电区域才会与第二透明电极形成耦合电容，相当于减小了电容极板的面积，因而减小了数据线与第二透明电极之间形成的耦合电容。另一方面，由于数据线的两侧为绝缘区域，减小了数据线两侧聚集的电荷，因而减小了数据线与第一透明电极之间的耦合电容。与在数据线上增加屏蔽结构或在数据线上增加绝缘层的解决方案相比，本发明实施例能够同时减小数据线与公共电极之间的耦合电容Cdc、数据线与像素电极之间的耦合电容Cpd。与减小数据线宽度的解决方案相比，本发明实施例能够在保证数据线的关键尺寸CD和良品率的前提下，大幅度提升了产品品质和性能。
下面通过具体实施例详细说明本发明实施例的技术方案。
第一实施例
图2～图6为本发明第一实施例制备阵列基板的示意图，该阵列基板是一种高开口率高级超维场转换(High Aperture Advanced Super Dimensional Switching，HADS)HADS模式的阵列基板。HADS模式是基于高级超维场转换(Advanced Super Dimension Switch，ADS)模式发展而来的具有高开口率和宽视角的显示模式，其视角可达到178度。ADS模式和HADS模式阵列基板的工作原理是狭缝电极层与板状电极层之间产生的多维电场，驱动液晶偏转。下面结合图2～图6对HADS模式阵列基板的制备过程进行说明。其中，图中左侧为阵列基板的薄膜晶体管区域，右侧为阵列基板的数据线区域。本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。
第一次构图工艺中，在基底上通过构图工艺形成栅结构层图案。其中，栅结构层包括栅电极和栅线(未示出)。形成栅结构层图案包括：在基底10上沉积栅金属薄膜，在栅金属薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光显影，对栅金属薄膜进行刻蚀并剥离剩余的光刻胶，形成栅电极11和栅线(未示出)图案，如图2所示。其中，栅金属薄膜可以采用铜、铝、钼等金属。
第二次构图工艺中，在形成有栅结构层的基底上通过构图工艺形成有源层图案。形成有源层图案包括：在形成有栅结构层的基底上依次沉积栅绝缘层和有源层薄膜，在有源层薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光显影，对有源层薄膜进行刻蚀并剥离剩余的光刻胶，形成栅绝缘层12和有源层13图案，如图3所示。其中，栅绝缘层可以采用氧化硅或氮化硅，也可以采用氧化硅和氮化硅的复合层，或者氧化硅、氮氧化硅和氮化硅的复合层。有源层薄膜采用非晶硅(a-Si)，形成非晶硅薄膜晶体管。
第三次构图工艺中，在形成有前述图案的基底上通过构图工艺形成第一透明电极图案。形成第一透明电极图案包括：在形成有前述图案的基底上沉积透明导电薄膜，在透明导电薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光显影，对透明导电薄膜进行刻蚀并剥离剩余的光刻胶，形成第一透明电极14图案，如图4所示。其中，透明导电薄膜采用透明且导电的材料，如氧化铟锡ITO或氧化铟锌IZO。
第四次构图工艺中，在形成有前述图案的基底上通过构图工艺形成数据结构层图案。其中，数据结构层图案包括数据线、源电极和漏电极。形成数据结构层图案包括：在形成有前述图案的基底上沉积源漏金属薄膜，在源漏金属薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光显影，对源漏金属薄膜进行刻蚀，形成数据线15、源电极16和漏电极17图案，如图5所示。其中，源漏金属薄膜可以采用铝Al、钼Mo、铜Cu、银Ag等材料。
随后，进行等离子处理，使数据线15图案的两侧形成金属化合物，源电极16和漏电极17图案的外侧形成金属化合物，剥离光刻胶，如图6所示。等离子处理可以采用O2、SF6/O2或N2等处理方式，由于数据线15、源电极16和漏电极17的上表面覆盖有光刻胶，因此等离子处理仅针对数据线15、源电极16和漏电极17暴露的侧面进行，在数据线15的两侧形成作为绝缘区域的金属化合物，在源电极16和漏电极17的外侧形成作为绝缘区域的金属化合物，金属化合物之间为作为导电区域的金属。在形成数据线15、源电极16和漏电极17图案后，由于源电极16与数据线15连接，所以源电极16有3个侧面暴露，而漏电极17是四个侧面均暴露，前述的源电极16和漏电极17的外侧是指源电极16的3个侧面，漏电极17的四个侧面。为了保证数据线的关键尺寸CD和良品率，数据线15单侧金属化合物的宽度为数据线宽度的3％～27％，即单侧金属化合物(绝缘区域)的宽度为导电区域宽度的5％～30％。例如，当数据线15宽度为3μm时，单侧金属化合物的宽度约为0.09～0.81μm。同样，源电极16单侧金属化合物的宽度为源电极宽度的3％～27％，漏电极17单侧金属化合物的宽度为漏电极宽度的3％～27％。实际实施时，为了减少数据线对充电率的影响，可以考虑适当增加所沉积的源漏金属薄膜的厚度，使本实施例导电区域的横截面积相当于传统数据线的横截面积，以抵消数据线两侧非金属对充电的影响。
后续工艺与相关技术HADS阵列基板制备工艺相同，形成钝化层18和第二透明电极19图案，如图7所示。
本实施例所形成HADS模式阵列基板包括：
基底10；
设置在基底10上的栅电极11；
覆盖栅电极11的栅绝缘层12；
设置在栅绝缘层上的有源层13、第一透明电极14、数据线15、源电极16和漏电极17，其中，数据线15、源电极16和漏电极17均包括导电区域和绝缘区域，源电极16的导电区域的一端设置在有源层13上，漏电极17的导电区域的一端也设置在有源层13上，在源电极16与漏电极17之间形成沟道区域，源电极16的导电区域的另一端与数据线15的导电区域连接，漏电极17的导电区域的另一端与第一透明电极14连接；
覆盖第一透明电极14、数据线15、源电极16和漏电极17的钝化层18；
设置在钝化层18上的第二透明电极19。
本实施例中，第一透明电极14可以是像素电极，第二透明电极图案19可以是公共电极。
本实施例提供的阵列基板，通过将数据线、源电极和漏电极设计成由导电区域和绝缘区域组成的复合结构，不仅减小了数据线与公共电极之间形成的耦合电容Cdc，而且减小了数据线与像素电极之间也会形成耦合电容Cpd，还进一步减小了栅电极与源电极之间的耦合电容Cgs、栅电极与漏电极之间的耦合电容Cgd。具体地，由于只有数据线中的导电区域才会与公共电极形成耦合电容，相当于减小了数据线形成耦合电容的有效面积或减小了电容极板的面积，因而减小了数据线与公共电极之间的耦合电容Cdc。由于数据线的两侧为绝缘区域，减小了数据线两侧聚集的电荷，因而减小了数据线与像素电极之间的耦合电容Cpd。由于源电极和漏电极中只有导电区域才会与栅电极形成耦合电容，相当于减小了源电极和栅电极形成耦合电容的有效面积，因而减小了源电极与栅电极之间的耦合电容Cgs、漏电极与栅电极之间的耦合电容Cgd。本实施例可以在保证数据线、源电极和漏电极的关键尺寸的前提下，有效减小了耦合电容，提升产品品质和性能，且不需增加构图工艺次数。
第二实施例
图8～图13为本发明第二实施例制备阵列基板的示意图，阵列基板也是HADS模式。其中，图中左侧为阵列基板的薄膜晶体管区域，右侧为阵列基板的数据线区域。
本实施例第一次构图工艺与前述第一实施例的第一次构图工艺相同，如图2所示。
第二次构图工艺中，在形成有前述图案的基底上通过构图工艺形成有源层和欧姆接触层图案。形成有源层和欧姆接触层图案包括：在形成有栅结构层的基底上依次沉积栅绝缘层、有源层薄膜和欧姆接触层薄膜，在欧姆接触层薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光显影，对欧姆接触层薄膜进行刻蚀并剥离剩余的光刻胶，形成栅绝缘层12、有源层13和欧姆接触层20图案，欧姆接触层20设置在有源层13上，两者图案相同，如图8所示。
第三次构图工艺中，在形成有前述图案的基底上通过构图工艺形成第一透明电极图案，过程与前述第一实施例的第三次构图工艺相同，如图9所示。
第四次构图工艺中，在形成有前述图案的基底上通过构图工艺形成数据结构层图案。其中，数据结构层图案包括数据线、源电极和漏电极。形成数据结构层图案包括：在形成有前述图案的基底上沉积源漏金属薄膜，在源漏金属薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光显影，对源漏金属薄膜进行刻蚀，形成数据线15、源电极16和漏电极17图案，如图10所示。
随后，对数据线15、源电极16和漏电极17图案暴露的外侧进行等离子处理，使数据线15、源电极16和漏电极17形成导电区域和绝缘区域，如图11所示。等离子处理方式、导电区域和绝缘区域结构参数等与前述第一实施例相同，这里不再赘述。
随后，对源电极16和漏电极17之间的欧姆接触层20进行刻蚀，暴露出有源层13表面，在源电极16和漏电极17之间形成沟道区域，剥离光刻胶，如图12所示。本实施例中，等离子处理和欧姆接触层刻蚀采用同一套干刻设备，因此本实施例方案不会增加额外的工序。
后续工艺与相关技术HADS阵列基板制备工艺相同，形成钝化层18和第二透明电极19图案，如图13所示。
本实施例所形成阵列基板包括：
基底10；
设置在基底10上的栅电极11；
覆盖栅电极11的栅绝缘层12；
设置在栅绝缘层上的有源层13、欧姆接触层20、第一透明电极14、数据线15、源电极16和漏电极17，其中，欧姆接触层20设置在有源层13上，数据线15包括导电区域以及位于导电区域两侧的绝缘区域，源电极16和漏电极17均包括导电区域以及位于导电区域外侧的绝缘区域，源电极16的导电区域的一端设置在欧姆接触层20上，漏电极17的导电区域的一端也设置在欧姆接触层20上，源电极16与漏电极17之间的欧姆接触层20被刻蚀掉，暴露出有源层13表面，在源电极16与漏电极17之间形成沟道区域，源电极16的导电区域的另一端与数据线15的导电区域连接，漏电极17的导电区域的另一端与第一透明电极14连接；
覆盖第一透明电极14、数据线15、源电极16和漏电极17的钝化层18；
设置在钝化层18上的第二透明电极19。
本实施例中，第一透明电极14可以是像素电极，第二透明电极图案19可以是公共电极。本实施例中各膜层的材料及结构参数与前述第一实施例相同，这里不再赘述。
与前述第一实施例相同，本实施例阵列基板可以在保证数据线、源电极和漏电极的关键尺寸的前提下，有效减小了耦合电容。同时，通过设置欧姆接触层，进一步保证了源电极和漏电极与有源层的连接，提高了薄膜晶体管的工作可靠性。此外，由于等离子处理和欧姆接触层刻蚀采用同一套干刻设备，既不会增加构图工艺次数，也不会增加额外的工艺和设备。
虽然前面以HADS模式阵列基板介绍了本发明实施例的技术方案，但本发明技术方案可以适用于其它模式的阵列基板，如扭曲向列(Twisted Nematic，TN)模式和高级超维场开关(Advanced Super Dimension Switch，ADS)模式，这里不再赘述。虽然前面实施例的有源层采用a-Si结构，但实际实施时，有源层也可以采用多晶硅，形成低温多晶硅(LTPS)薄膜晶体管，还可以是铟镓锌氧化物IGZO、铟锡锌氧化物ITZO或其它具有半导体性质的金属氧化物，形成氧化物(Oxide)薄膜晶体管，本发明不做具体限定。虽然前述实施例以“数据线中绝缘区域位于导电区域的两侧”为例进行了说明，但实际实施时，也可以将绝缘区域设置在导电区域的一侧，在形成数据结构层图案的构图工艺中采用半色调或灰色调掩膜版即可实现，同样可以实现有效较小耦合电容的技术效果。
第三实施例
基于前述实施例的发明构思，本发明实施例还提供了一种阵列基板的制备方法，阵列基板的制备方法包括：
形成数据线，所述数据线是由导电区域和绝缘区域组成的复合结构，所述导电区域和绝缘区域沿所述数据线的宽度方向分布。
其中，所述绝缘区域位于所述导电区域的两侧。
形成数据线包括：
沉积金属薄膜，在所述金属薄膜上涂覆光刻胶，通过掩膜、曝光、显影和刻蚀工艺形成数据线图案；
通过等离子处理使所述数据线形成导电区域和位于导电区域两侧的绝缘区域；
剥离剩余的光刻胶。
其中，所述等离子处理可以是氧等离子体处理，也可以是氮等离子体处理，还可以是六氟化硫和氧等离子体处理。
其中，形成数据线时，还同时形成薄膜晶体管的源电极和漏电极，所述源电极和漏电极包括导电区域和绝缘区域。
其中，所述绝缘区域的宽度为导电区域宽度的5％～30％。
在一个实施例中，制备方法具体包括：
S11、在基底上形成栅线、栅电极、栅绝缘层和有源层；
S12、在所述栅绝缘层上形成第一透明电极；
S13、在形成有前述图案的基底上沉积源漏金属薄膜，在源漏金属薄膜上涂覆一层光刻胶，光刻胶曝光显影后对所述源漏金属薄膜进行刻蚀，形成数据线、源电极和漏电极图案；
S14、进行等离子处理，使数据线、源电极和漏电极图案暴露的外侧形成金属化合物；
S15、剥离光刻胶；
S16、形成钝化层和第二透明电极。
其中，步骤S11包括：
S111、在基底上形成栅线和栅电极；
S112、在形成有栅线和栅电极的基底上依次沉积栅绝缘层和有源层薄膜，通过构图工艺在栅绝缘层上形成有源层。
其中，步骤S14包括：
采用O2、SF6/O2或N2等处理方式，在数据线的两侧形成作为绝缘区域的金属化合物，在源电极和漏电极的外侧形成金属化合物，金属化合物之间为作为导电区域的金属，单侧绝缘区域的宽度为导电区域宽度的5％～30％。
在另一个实施例中，制备方法具体包括：
S21、在基底上形成栅线、栅电极、栅绝缘层、有源层和欧姆接触层；
S22、在所述栅绝缘层上形成第一透明电极；
S23、在形成有前述图案的基底上沉积源漏金属薄膜，在源漏金属薄膜上涂覆一层光刻胶，光刻胶曝光显影后对所述源漏金属薄膜进行刻蚀，形成数据线、源电极和漏电极图案；
S24、进行等离子处理，使数据线图案的两侧形成金属化合物，使源电极和漏电极的外侧形成金属化合物；
S25、对源电极和漏电极之间的欧姆接触层进行刻蚀，暴露出有源层表面；
S26、剥离光刻胶；
S27、形成钝化层和第二透明电极。
其中，步骤S21包括：
S211、在基底上形成栅线和栅电极；
S212、在形成有栅线和栅电极的基底上依次沉积栅绝缘层、有源层薄膜和欧姆接触层薄膜，通过构图工艺在栅绝缘层上形成有源层和欧姆接触层，欧姆接触层设置在有源层上，且两者图案相同。
其中，步骤S24包括：
采用O2、SF6/O2或N2等处理方式，在数据线、源电极和漏电极暴露的外侧形成作为绝缘区域的金属化合物，金属化合物之间为作为导电区域的金属，单侧绝缘区域的宽度为导电区域宽度的5％～30％。
第四实施例
本发明实施例还提供了一种显示装置，包括相对设置的第一基板和第二基板，其中第一基板采用前述第一实施例或第二实施例的阵列基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种阵列基板，包括数据线，其特征在于，所述数据线是由导电区域和位于所述导电区域两侧的金属化合物组成的复合结构，所述导电区域和金属化合物沿所述数据线的宽度方向分布，所述导电区域的材料包括金属，所述金属化合物是通过对所述金属进行等离子处理形成的，通过减小数据线形成耦合电容的有效面积以减小数据线与公共电极之间的耦合电容，同时通过减小数据线两侧聚集的电荷以减小数据线与像素电极之间的耦合电容。
2.根据权利要求1所述的阵列基板，其特征在于，所述金属化合物包括金属氧化物或金属氮化物。
3.根据权利要求1所述的阵列基板，其特征在于，还包括薄膜晶体管，所述薄膜晶体管的源电极和漏电极包括导电区域和金属化合物。
4.根据权利要求1～3任一所述的阵列基板，其特征在于，所述金属化合物的宽度为导电区域宽度的5％～30％。
5.一种显示装置，其特征在于，包括相对设置的第一基板和第二基板，所述第一基板采用如权利要求1～4任一所述的阵列基板。
6.一种阵列基板的制备方法，其特征在于，包括：
形成数据线，所述数据线是由导电区域和位于所述导电区域两侧的金属化合物组成的复合结构，所述导电区域和金属化合物沿所述数据线的宽度方向分布，所述导电区域的材料包括金属，所述金属化合物是通过对所述金属进行等离子处理形成的，通过减小数据线形成耦合电容的有效面积以减小数据线与公共电极之间的耦合电容，同时通过减小数据线两侧聚集的电荷以减小数据线与像素电极之间的耦合电容。
7.根据权利要求6所述的制备方法，其特征在于，形成数据线包括：
沉积金属薄膜，在所述金属薄膜上涂覆光刻胶，通过掩膜、曝光、显影和刻蚀工艺形成数据线图案；
通过等离子处理使所述数据线形成导电区域和位于导电区域两侧的金属化合物；
剥离剩余的光刻胶。
8.根据权利要求7所述的制备方法，其特征在于，所述等离子处理包括如下之一：氧等离子体处理，氮等离子体处理，六氟化硫和氧等离子体处理。
9.根据权利要求6所述的制备方法，其特征在于，形成数据线时，还同时形成薄膜晶体管的源电极和漏电极，所述源电极和漏电极包括导电区域和金属化合物。
10.根据权利要求6～9任一所述的制备方法，其特征在于，所述金属化合物的宽度为导电区域宽度的5％～30％。
CN201810795868.3A 2018-07-19 2018-07-19 阵列基板及其制造方法、显示装置 Expired - Fee Related CN108873526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810795868.3A CN108873526B (zh) 2018-07-19 2018-07-19 阵列基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810795868.3A CN108873526B (zh) 2018-07-19 2018-07-19 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN108873526A CN108873526A (zh) 2018-11-23
CN108873526B true CN108873526B (zh) 2021-10-26

Family

ID=64303608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810795868.3A Expired - Fee Related CN108873526B (zh) 2018-07-19 2018-07-19 阵列基板及其制造方法、显示装置

Country Status (1)

Country Link
CN (1) CN108873526B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110415607A (zh) * 2019-07-24 2019-11-05 深圳市华星光电技术有限公司 显示面板及其制作方法
CN111128025B (zh) * 2019-12-30 2021-11-26 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN111090204A (zh) * 2020-03-22 2020-05-01 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN112327536B (zh) * 2020-11-03 2023-10-17 Tcl华星光电技术有限公司 显示面板、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101726948A (zh) * 2007-12-04 2010-06-09 乐金显示有限公司 液晶显示设备的制造方法
CN104733541A (zh) * 2015-03-19 2015-06-24 合肥鑫晟光电科技有限公司 导电结构及其制作方法、阵列基板、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831235B1 (ko) * 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
JP4522145B2 (ja) * 2004-05-25 2010-08-11 シャープ株式会社 表示装置用基板、その製造方法及び表示装置
KR101163791B1 (ko) * 2006-05-16 2012-07-10 삼성전자주식회사 유기 전자소자의 전극형성 방법, 이에 의해 형성된 전극을포함하는 유기박막 트랜지스터 및 이를 포함하는 표시소자
KR101319301B1 (ko) * 2006-12-15 2013-10-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI397757B (zh) * 2009-12-22 2013-06-01 Au Optronics Corp 聚合物穩定配向液晶顯示面板及液晶顯示面板
CN202142534U (zh) * 2011-08-10 2012-02-08 北京京东方光电科技有限公司 阵列基板、液晶面板及显示设备
CN102842299B (zh) * 2012-09-13 2015-04-08 京东方科技集团股份有限公司 一种液晶显示装置的驱动方法、驱动装置及液晶显示装置
CN103852941A (zh) * 2012-12-07 2014-06-11 瀚宇彩晶股份有限公司 主动元件阵列基板与显示面板
KR20170080459A (ko) * 2015-12-30 2017-07-10 엘지디스플레이 주식회사 유기발광다이오드표시장치
CN105446041A (zh) * 2016-01-11 2016-03-30 深圳市华星光电技术有限公司 液晶显示面板及其制作方法
CN105425494B (zh) * 2016-01-18 2018-11-06 深圳市华星光电技术有限公司 Tft阵列基板及显示器
CN105824161B (zh) * 2016-05-25 2023-07-14 福州京东方光电科技有限公司 一种液晶显示面板及液晶显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101726948A (zh) * 2007-12-04 2010-06-09 乐金显示有限公司 液晶显示设备的制造方法
CN104733541A (zh) * 2015-03-19 2015-06-24 合肥鑫晟光电科技有限公司 导电结构及其制作方法、阵列基板、显示装置

Also Published As

Publication number Publication date
CN108873526A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US9484363B2 (en) Liquid crystal display and method of manufacturing the same
CN1312524C (zh) 显示器件的薄膜晶体管基板及其制造方法
US7916229B2 (en) Liquid crystal display device and method for fabricating the same
CN105633016A (zh) Tft基板的制作方法及制得的tft基板
CN108873526B (zh) 阵列基板及其制造方法、显示装置
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
US20150214253A1 (en) Array substrate, manufacturing method thereof and display device
KR20140010361A (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
KR20020074702A (ko) 액정표시장치 및 그 제조방법
CN103367248A (zh) 阵列基板、制备方法以及显示装置
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
CN109524419A (zh) Tft阵列基板的制作方法
WO2015027632A1 (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN103730475A (zh) 一种阵列基板及其制造方法、显示装置
CN110867457B (zh) 一种高电容结构的阵列基板及制作方法
US10833107B2 (en) Thin film transistor, manufacturing method therefor, array substrate and display device
US20230317740A1 (en) Array substrate and manufacturing method for the same, display panel
CN112382638B (zh) 阵列基板及其制备方法、显示装置
US11177296B2 (en) Array substrate, display device, thin film transistor, and method for manufacturing array substrate
CN102723365B (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示装置
CN203503657U (zh) 阵列基板以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20211026

CF01 Termination of patent right due to non-payment of annual fee