CN104168706B - 承载基板及其制作方法 - Google Patents

Abstract

本发明公开一种承载基板及其制作方法，该承载基板包括一介电层、一第一线路层、一绝缘层、多个导电块及一第一导电结构。介电层具有一第一表面、一第二表面及多个盲孔。第一线路层内埋于第一表面，且盲孔从第二表面延伸至第一线路层。绝缘层配置于第一表面上且具有一第三表面、一第四表面及多个第一开孔。第一开孔暴露出第一线路层，且每一第一开孔的孔径由第三表面朝向第四表面逐渐变大。导电块填入第一开孔且连接第一线路层。第一导电结构包括多个填入盲孔的导电孔及配置于第二表面的一部分上的一第二线路层。

Description

承载基板及其制作方法

技术领域

本发明涉及一种基板及其制作方法，且特别是涉及一种适于承载元件的承载基板及其制作方法。

背景技术

近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。在这些电子产品内通常会配置一承载基板，此承载基板除了具有导电线路以外，也可承载元件例如是电容、电感、电阻、IC芯片或封装体，以作为电子产品的数据处理单元。

然而，现有承载基板上的连接垫与走线(trace)是在同一水平面上，且防焊层的开孔会同时暴露出预连接区域中的连接垫与走线。因此，上述的设置除了易造成走线产生氧化现象而影响电性效能外，使用者也无法轻易地分辨连接垫与走线，而导致无法准确地将元件直接连接至连接垫上。故，如何有效率地让使用者将元件直接连接至连接垫以及避免走线裸露于防焊层之外，已成为现今业界积极努力发展的目标之一。

发明内容

本发明的目的在于提供一种承载基板及其制作方法，可让使用者轻易地分辨元件连接处以及可避免走线裸露而产生氧化现象。

为达上述目的，本发明的承载基板包括一介电层、一第一线路层、一绝缘层、多个导电块以及一第一导电结构。介电层具有彼此相对的一第一表面与一第二表面以及多个盲孔。第一线路层内埋于介电层的第一表面，且具有彼此相对的一上表面与一下表面。上表面外露于介电层的第一表面。盲孔从第二表面延伸至第一线路层且暴露出第一线路层的部分下表面。绝缘层具有彼此相对的一第三表面与一第四表面，并通过第四表面配置于介电层的第一表面上且覆盖第一线路层的上表面的一部分。绝缘层具有多个从第三表面延伸至第四表面的第一开孔。第一开孔暴露出第一线路层的上表面的另一部分，且每一第一开孔的孔径由第三表面朝向第四表面逐渐变大，且第一开孔位于第四表面的孔径大于所暴露的第一线路层的宽度。导电块分别配置于绝缘层的第一开孔内且与第一开孔所暴露出的第一线路层的上表面的另一部分相连接。第一导电结构配置于介电层的第二表面上，且包括多个填入盲孔的导电孔及配置于第二表面的一部分上的一第二线路层。

在本发明的一实施例中，上述的承载基板还包括一防焊层，配置于介电层的第二表面的另一部分上且覆盖第一导电结构的一部分，防焊层具有多个暴露出第一导电结构的另一部分的第二开孔。

在本发明的一实施例中，上述的承载基板还包括一增层结构以及一防焊层。增层结构配置于第二线路层与介电层的第二表面上。增层结构包括至少一增层介电层及一配置于增层介电层上的第二导电结构，其中第二导电结构至少包括配置于增层介电层中的多个第二导电孔以及一配置于增层介电层的一部分上的增层线路层，部分第二导电孔连接第二线路层。防焊层配置于增层结构的最外面的增层介电层的另一部分上且覆盖最外面的第二导电结构的一部分。防焊层具有多个暴露出第二导电结构的另一部分的第二开孔。

在本发明的一实施例中，上述的承载基板还包括多个导电凸块，对应绝缘层的第一开孔设置，且分别连接导电块。

在本发明的一实施例中，上述的承载基板还包括多个导电塔，分别配置于导电块上，其中每一导电塔具有彼此相对的一端面以及一底面，且每一导电塔的直径至端面往底面逐渐增加。

本发明的承载基板的制作方法，其包括以下步骤。压合一第一铜箔结构与一第二铜箔结构于一核心介电层的相对一第一表面与一第二表面上。提供分别具有彼此相对的一第三表面及一第四表面的二绝缘层，并以第三表面分别压合于第一铜箔结构与第二铜箔结构上，其中每一绝缘层具有多个从第三表面延伸至第四表面的第一开孔，且每一第一开孔的孔径由第三表面朝向第四表面逐渐变大。分别形成一第一线路层于绝缘层的第四表面的一部分上，且于第一开孔填入多个导电块。分别压合一介电层于绝缘层的第四表面的另一部分上及第一线路层上，其中介电层具有多个延伸至部分第一线路层的盲孔。分别形成一第一导电结构于介电层上，第一导电结构包括多个填入盲孔的导电孔及一配置于介电层的一部分上的第二线路层。移除第一铜箔结构、第二铜箔结构以及核心介电层，以暴露出绝缘层的第三表面与导电块。

在本发明的一实施例中，上述的第一铜箔结构包括一第一薄铜箔层、一第一离型层以及一第一厚铜箔层。第一离型层位于第一薄铜箔层与第一厚铜箔层之间。第二铜箔结构包括一第二薄铜箔层、一第二离型层以及一第二厚铜箔层。第二离型层位于第二薄铜箔层与第二厚铜箔层之间。第一厚铜箔层与第二厚铜箔层位于核心介电层的第一表面与第二表面上。

在本发明的一实施例中，上述移除第一铜箔结构、第二铜箔结构以及核心介电层，以暴露出绝缘层的第三表面与导电块的步骤包括：剥离第一离型层以及第二离型层，以使第一薄铜箔层及第二薄铜箔层与核心介电层、第一厚铜箔层及第二厚铜箔层分离；以及蚀刻第一薄铜箔层与第二薄铜箔层，以暴露出绝缘层的第三表面与导电块。

在本发明的一实施例中，上述于移除第一铜箔结构、第二铜箔结构以及核心介电层之后，还包括分别形成多个导电凸块于导电块上，其中导电凸块分别连接导电块。

在本发明的一实施例中，上述于移除第一铜箔结构、第二铜箔结构以及核心介电层之后，还包括分别形成多个导电塔于导电块上。每一导电塔具有彼此相对的一端面以及一底面，且每一导电塔的直径至端面往底面逐渐增加。

在本发明的一实施例中，上述承载基板的制作方法还包括于移除第一铜箔结构、第二铜箔结构以及核心介电层之前，分别形成一防焊层于介电层的另一部分上且覆盖第一导电结构的一部分，其中防焊层具有多个暴露出第一导电结构的另一部分的第二开孔。

在本发明的一实施例中，上述于形成防焊层之前，分别形成一增层结构于第二线路层与介电层上。增层结构包括至少一增层介电层及一形成于增层介电层上的第二导电结构，其中第二导电结构至少包括形成于增层介电层中的多个第二导电孔以及一形成于增层介电层的一部分上的增层线路层，部分第二导电孔连接第二线路层。

基于上述，本发明的绝缘层的第一开孔暴露出第一线路层的一部分，且导电块配置于被第一开孔所暴露出的第一线路层上。因此，导电块可作为用来垫高部分第一线路层的结构，同时导电块也可视为元件接合垫。如此一来，后续应用本发明的承载基板来承载元件(如电容、电感、电阻、IC芯片或封装体)时，元件可准确地连接至导电块上，以提高承载基板与元件之间的接合可靠度。此外，绝缘层覆盖第一线路层的另一部分，可保护第一线路层以避免产生氧化现象，以维持第一线路层的电性效能。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A为本发明的一实施例的一种承载基板的剖面示意图；

图1B为图1A的线路层的俯视示意图；

图2A为本发明的另一实施例的一种承载基板的剖面示意图；

图2B为图2A的线路层的俯视示意图；

图3A至图3F为本发明的一实施例的一种承载基板的制作方法的剖面示意图；

图3F’为本发明的一实施例的一种承载基板的剖面示意图；

图4为本发明的一实施例的一种承载基板的剖面示意图；

图4’为本发明的另一实施例的一种承载基板的剖面示意图；

图4”为本发明的又一实施例的一种承载基板的剖面示意图。

符号说明

10：核心介电层

12、14：表面：

20a：第一铜箔结构

22a：第一厚铜箔层

24a：第一薄铜箔层

26a：第一离型层

20b：第二铜箔结构

22b：第二厚铜箔层

24b：第二薄铜箔层

26b：第二离型层

100a、100b、100c、100d、100e、100f、100g：承载基板

110：介电层

112、114：表面

116：盲孔

120a、120b、120c：第一线路层

121a、123a：表面

122a、122b：走线

124a：连接垫

130：绝缘层

132、134：表面

136：第一开孔

140a、140b、140c：导电块

142a、142b、142c：表面

150：第一导电结构

150’：增层结构

150a：导电孔

150b：第二线路层

152：增层介电层

154：第二导电结构

154a：第二导电孔

154b：增层线路层

160：防焊层

162：第二开孔

170：焊球

180：导电凸块

190：导电塔

192：端面

194：底面

195：焊料块

M：图案化干膜

具体实施方式

图1A绘示为本发明的一实施例的一种承载基板的剖面示意图。图1B绘示为图1A的线路层的俯视示意图。请先参考图1A，在本实施例中，承载基板100a包括一介电层110、一第一线路层120a、一绝缘层130、多个导电块(conductive block)140a及一第一导电结构150。详细来说，介电层110具有两彼此相对的表面112、114以及多个盲孔116(图1A中示意绘示两个)。第一线路层120a内埋于介电层110的表面112，且具有两彼此相对的表面121a、123a，其中表面121a外露于介电层110的表面112。盲孔116从表面114延伸至第一线路层120a且暴露出第一线路层120a的部分表面123a。绝缘层130具有两彼此相对的表面132、134并通过表面134配置于介电层110的表面112上且覆盖第一线路层120a的表面121a的一部分。绝缘层130具有多个从表面132延伸至表面134的第一开孔136。第一开孔136暴露出第一线路层120a的表面121a的另一部分，且每一第一开孔136的孔径由表面132朝向表面134逐渐变大，且第一开孔136位于表面134的孔径大于所暴露的第一线路层120a的宽度。导电块140a分别配置于绝缘层130的第一开孔136内且与第一开孔136所暴露出的第一线路层120a的表面121a的另一部分相连接。第一导电结构150配置于介电层110的表面114上。导电结构150包括填入盲孔116的导电孔150a及配置于表面114的一部分上的第二线路层150b。此外，本实施例的承载基板100a还可包括一防焊层160，其中防焊层160配置于介电层110的表面114的另一部分上且覆盖第一导电结构150的第二线路层150b的一部分，其中防焊层160具有多个暴露出第二线路层150b的另一部分的第二开孔162。

更具体来说，请同时参考图1A与图1B，本实施例的第一线路层120a包括多条走线122a以及多个连接垫124a，其中第一开孔136暴露出连接垫124a的一部分。换言之，走线122a被绝缘层130所覆盖，可以避免裸露于外而产生氧化的现象，故可维持走线122a的电性效能。如图1A所示，在本实施例中第一线路层120a的表面121a实质上外露于介电层110的表面112，而导电块140a填入第一开孔136并与连接垫124a直接结构性及电连接，其中第一线路层120a与导电块140a可为一体成型的结构。如此一来，导电块140a可视为是连接垫124a的垫高结构。因此，后续应用本实施例的承载基板100a来承载元件(如电容、电感、电阻、IC芯片或封装体)(未绘示)时，元件可准确地连接至导电块140a上，以提高承载基板100a与元件之间的接合可靠度。此外，本实施例的导电块140a的一表面142a实质上低于或齐平(未绘示)绝缘层130的表面132，且导电块140a的剖面形状例如是梯形，但并不以此为限。

在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图2A绘示为本发明的另一实施例的一种承载基板的剖面示意图。图2B绘示为图2A的线路层俯视示意图。请先同时参考图2A与图2B，本实施例的承载基板100b与图1A的承载基板100a相似，其不同之处在于：本实施例的第一线路层120b仅由多条走线122b所组成，且第一开孔136所暴露出部分走线122b可作为连接垫之用。此外，本实施例的导电块140b的表面142b实质上齐平或低于(未绘示)于绝缘层130的表面132。

以下将以一实施例来说明的承载基板100c的制作方法，并配合图3A至图3F对承载基板100c的制作方法进行详细的说明。

图3A至图3F绘示为本发明的一实施例的一种承载基板的制作方法的剖面示意图。请先参考图3A，依照本实施例的承载基板100a的制作方法，首先，压合一第一铜箔结构20a与一第二铜箔结构20b于一核心介电层10的两相对表面12、14上。详细来说，本实施例的第一铜箔结构20a包括一第一厚铜箔层22a、一第一薄铜箔层24a以及一第一离型层26a。第一离型层26a位于第一薄铜箔层24a与第一厚铜箔层22a之间。第二铜箔结构20b包括一第二厚铜箔层22b、一第二薄铜箔层24b以及一第二离型层26b。第二离型层26b位于第二薄铜箔层24b与第二厚铜箔层22b之间。第一厚铜箔层22a与第二厚铜箔层22b分别位于核心介电层10的表面12、14上。

接着，请参考图3B，提供分别具有两彼此相对的表面132、134的二绝缘层130，并以第三表面132分别压合于第一铜箔结构20a与第二铜箔结构20b上，其中绝缘层130具有多个从表面134延伸至表面132的第一开孔136。特别是，第一开孔136的孔径由表面132朝向表面134逐渐变大。此处，绝缘层130的材质例如是ABF(Ajinomoto Build-up Film)树脂，而绝缘层130是通过热压合的方式叠置于第一铜箔结构20a与第二铜箔结构20b上。此外，第一开孔136例如是通过激光钻孔所形成。

接着，请参考图3C，分别形成一第一线路层120c于绝缘层130的表面134的一部分上，且于第一开孔136填入多个导电块140c。详细来说，本实施例形成第一线路层120c与导电块140c的步骤包括全面于绝缘层130的表面134及第一开孔136的表面形成一晶种层(未绘示)及形成一图案化干膜M于绝缘层130的表面134上，其中图案化干膜M暴露出部分绝缘层130的表面134。接着，进行一电镀制作工艺，以形成于图案化干膜M所暴露出的绝缘层130的表面134上的第一线路层120c及填入第一开孔136的导电块140c。之后，移除图案化干膜M。简言之，线路层120c与导电块140c是一体成型。

需说明的是，在本实施例中，线路层120c也可仅由多条走线所组成，或者是，由多条走线以及多个连接垫所组成，其中第一开孔136会暴露出部分走线来作为连接垫之用，或者是，直接暴露出连接垫的一部分。换言之，未作为连接垫的走线会被绝缘层130所覆盖，可以避免裸露于外而产生氧化的现象，故可维持走线的电性效能。此外，被第一开孔136所暴露出的走线或连接垫会直接结构性与电连接于导电块140c。

接着，请参考图3D，分别压合一介电层110于绝缘层130的表面134的另一部分上及第一线路层120c上，其中介电层110具有多个延伸至部分第一线路层120c的盲孔116。接着，请再参考图3D，分别形成一第一导电结构150于介电层110上，其中第一导电结构150包括多个填入盲孔116的导电孔150a及配置于介电层110的一部分上的多个第二线路层150b。

接着，请参考图3E，分别形成一防焊层160于介电层110的另一部分上且覆盖第一导电结构150的一部分，其中防焊层160具有多个暴露出第一导电结构150的另一部分的第二开孔162。

最后，请同时参考图3E与图3F，移除第一铜箔结构20a、第二铜箔结构20b以及核心介电层10，以暴露出绝缘层130的表面132与导电块140c。详细来说，先通过剥离第一离型层26a以及第二离型层26b，以使第一薄铜箔层24a及第二薄铜箔层24b与核心介电层10、第一厚铜箔层22a及第二厚铜箔层22b分离。之后，进行一蚀刻制作工艺以蚀刻第一薄铜箔层24a与第二薄铜箔层24b，以暴露出绝缘层130的表面132与导电块140c。需说明的是，由于蚀刻制作工艺条件的调整，因此导电块140c的表面142c可低于或齐平(未绘示)于绝缘层130的表面132。至此，已完成承载基板100c的制作。

值得一提的是，本发明并不限定介电层110与导电线路层(如第二线路层150b与第一线路层120c)的层数。虽然，此处图3F所提及的介电层110具体化仅具有一层，而导电线路层具体化具有两层(即第一线路层120c与第二线路层150b)。但，于其他未绘示的实施例中，也可于图3D的步骤之后，即形成第二线路层150b于介电层110上之后，重复一次或多次图3C至图3D的步骤来形成一增层结构，仍属于本发明可采用的技术方案，不脱离本发明所欲保护的范围。

举例来说，请参考图3F’，本实施例的承载基板100d可还包括一增层结构150’。详细来说，增层结构150’配置于第二线路层150b与介电层110的第二表面114上。增层结构150’包括至少一增层介电层152及一配置于增层介电层152上的第二导电结构154，其中第二导电结构154至少包括配置于增层介电层152中的多个第二导电孔154a以及一配置于增层介电层152的一部分上的增层线路层154b，部分第二导电孔154a连接第二线路层150b。防焊层160配置于增层结构150’的最外面的增层介电层152的另一部分上且覆盖最外面的第二导电结构154的一部分，其中防焊层160具有多个暴露出第二导电结构154的另一部分的第二开孔162。

简言之，本实施例的承载基板100d具有两层介电层(介电层110与增层介电层152)以及三层导电线路层(第一线路层120c、第二线路层150b与增层线路层154b)。此处，填充于绝缘层130的第一开孔136的导电块140c适于电连接例如是具有较小电性线宽/线距的一芯片(未绘示)，其中芯片上已设置有连接用的导电凸块(未绘示)。防焊层160的第二开孔162所暴露出的第二导电结构154的增层线路层154b可视为是连接垫，其适于用来电连接例如是具有较大电性间距的一印刷电路板。如此一来，本实施例的承载基板100d适于承载不同电性间距的元件。

在其他实施例中，请参考图4，在图3F的步骤之后，即移除第一铜箔结构20a、第二铜箔结构20b以及核心介电层10之后，还可选择性地包括分别形成多个焊球170于导电块140c上，其中焊球170分别连接导电块140c，而完成承载基板100e的制作。

或者是，请参考图4’，在图3F的步骤之后，即移除第一铜箔结构20a、第二铜箔结构20b以及核心介电层10之后，也可选择性地包括分别形成多个导电凸块(conductive bump)180于导电块140c上，其中导电凸块180分别连接导电块140c且覆盖部分绝缘层130，而完成承载基板100f的制作。

或者是，请参考图4”，在图3F的步骤之后，即移除第一铜箔结构20a、第二铜箔结构20b以及核心介电层10之后，也可选择性地包括分别形成多个导电塔190于导电块140c上，其中每一导电塔190具有两彼此相对的端面(tip face)192及底面(base face)194，且每一导电塔190的直径从端面192往底面194逐渐增加。之后，在分别形成多个焊料块195以覆盖导电塔190，而完成承载基板100g的制作。

综上所述，本发明的绝缘层的第一开孔暴露出第一线路层的一部分，且导电块配置于被第一开孔所暴露出的第一线路层上。因此，导电块可作为用来垫高部分第一线路层的结构，同时导电块也可视为元件接合垫。如此一来，后续应用本发明的承载基板来承载元件(如电容、电感、电阻、IC芯片或封装体)时，元件可准确地连接至导电块上，以提高承载基板与元件之间的接合可靠度。此外，绝缘层覆盖第一线路层的另一部分，可保护第一线路层以避免产生氧化现象，以维持第一线路层的电性效能。

虽然已结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (10)

1.一种承载基板，包括：

介电层，具有彼此相对的第一表面与第二表面以及多个盲孔；

第一线路层，内埋于该介电层的该第一表面，且具有彼此相对的上表面与下表面，该上表面外露于该介电层的该第一表面，其中该盲孔从该第二表面延伸至该第一线路层且暴露出该第一线路层的部分该下表面；

绝缘层，具有彼此相对的第三表面与第四表面，并通过该第四表面配置于该介电层的该第一表面上且覆盖该第一线路层的该上表面的一部分，该绝缘层具有多个从该第三表面延伸至该第四表面的第一开孔，其中该些第一开孔暴露出该第一线路层的该上表面的另一部分，且各该第一开孔的孔径由该第三表面朝向该第四表面逐渐变大，且该第一开孔位于该第四表面的孔径大于所暴露的该第一线路层的宽度；

多个导电块，分别配置于该绝缘层的该些第一开孔内且与该些第一开孔所暴露出的该第一线路层的该上表面的该另一部分相连接；以及

第一导电结构，配置于该介电层的该第二表面上，且包括多个填入该盲孔的导电孔及一配置于该第二表面的一部分上的第二线路层。

2.如权利要求1所述的承载基板，还包括：

增层结构，配置于该第二线路层与该介电层的该第二表面上，该增层结构包括至少一增层介电层及一配置于该增层介电层上的第二导电结构，其中该第二导电结构至少包括配置于该增层介电层中的多个第二导电孔以及一配置于该增层介电层的一部分上的增层线路层，部分该些第二导电孔连接该第二线路层。

3.如权利要求1所述的承载基板，还包括多个导电凸块，对应该绝缘层的该些第一开孔设置，且分别连接该些导电块。

4.如权利要求1所述的承载基板，还包括：

多个导电塔，分别配置于该些导电块上，其中各该导电塔具有彼此相对的一端面以及一底面，且各该导电塔的直径从该端面往该底面逐渐增加。

5.一种承载基板的制作方法，包括：

压合一第一铜箔结构与一第二铜箔结构于一核心介电层的相对一第一表面与一第二表面上；

提供分别具有彼此相对的一第三表面及一第四表面的二绝缘层，并以该些第三表面分别压合于该第一铜箔结构与该第二铜箔结构上，其中各该绝缘层具有多个从该第三表面延伸至该第四表面的第一开孔，且各该第一开孔的孔径由该第三表面朝向该第四表面逐渐变大；

分别形成一第一线路层于该些绝缘层的该些第四表面的一部分上，且于该些第一开孔填入多个导电块；

分别压合一介电层于该些绝缘层的该些第四表面的另一部分上及该些第一线路层上，其中该些介电层具有多个延伸至部分该些第一线路层的盲孔；

分别形成一第一导电结构于该些介电层上，该些第一导电结构包括多个填入该些盲孔的导电孔及一配置于该些介电层的一部分上的第二线路层；以及

移除该第一铜箔结构、该第二铜箔结构以及该核心介电层，以暴露出该些绝缘层的该些第三表面与该些导电块。

6.如权利要求5所述的承载基板的制作方法，其中该第一铜箔结构包括第一薄铜箔层、第一离型层以及第一厚铜箔层，该第一离型层位于该第一薄铜箔层与该第一厚铜箔层之间，该第二铜箔结构包括第二薄铜箔层、第二离型层以及第二厚铜箔层，该第二离型层位于该第二薄铜箔层与该第二厚铜箔层之间，该第一厚铜箔层与该第二厚铜箔层位于该核心介电层的该第一表面与该第二表面上。

7.如权利要求6所述的承载基板的制作方法，其中移除该第一铜箔结构、该第二铜箔结构以及该核心介电层，以暴露出该些绝缘层的该些第三表面与该些导电块的步骤包括：

剥离该第一离型层以及该第二离型层，以使该第一薄铜箔层及该第二薄铜箔层与该核心介电层、该第一厚铜箔层及该第二厚铜箔层分离；以及

蚀刻该第一薄铜箔层与该第二薄铜箔层，以暴露出该些绝缘层的该些第三表面与该些导电块。

8.如权利要求5所述的承载基板的制作方法，还包括：

在移除该第一铜箔结构、该第二铜箔结构以及该核心介电层之后，分别形成多个导电凸块于该些导电块上，其中该些导电凸块分别连接该些导电块。

9.如权利要求5所述的承载基板的制作方法，还包括：

在移除该第一铜箔结构、该第二铜箔结构以及该核心介电层之后，分别形成多个导电塔于该些导电块上，其中各该导电塔具有彼此相对的一端面以及一底面，且各该导电塔的直径从该端面往该底面逐渐增加。

10.如权利要求5所述的承载基板的制作方法，还包括：

在移除该第一铜箔结构、该第二铜箔结构以及该核心介电层之前，分别形成一增层结构于该些第二线路层与该些介电层上，该增层结构包括至少一增层介电层及一形成于该增层介电层上的第二导电结构，其中该第二导电结构至少包括形成于该增层介电层中的多个第二导电孔以及一形成于该增层介电层的一部分上的增层线路层，部分该些第二导电孔连接该些第二线路层。