[go: up one dir, main page]

CN103384911B - 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置 - Google Patents

薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置 Download PDF

Info

Publication number
CN103384911B
CN103384911B CN201280009472.2A CN201280009472A CN103384911B CN 103384911 B CN103384911 B CN 103384911B CN 201280009472 A CN201280009472 A CN 201280009472A CN 103384911 B CN103384911 B CN 103384911B
Authority
CN
China
Prior art keywords
opening
film transistor
thin film
transistor element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280009472.2A
Other languages
English (en)
Other versions
CN103384911A (zh
Inventor
奥本有子
宫本明人
受田高明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103384911A publication Critical patent/CN103384911A/zh
Application granted granted Critical
Publication of CN103384911B publication Critical patent/CN103384911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

在通过隔壁的围绕而构成的第1开口部和第2开口部内，分别形成有薄膜晶体管元件。在隔壁，在以隔开间隔的状态与第1开口部相邻的一侧、且与第2开口部相邻的一侧的不同侧，设置有第3开口部，在此，在俯视第1开口部的底部的情况下，所述第1开口部内的亲液层的表面积的中心位置，与底部的面积的中心位置相比向与第3开口部相邻的一侧的不同侧远离，另外，在俯视第1开口部的底部和第2开口部的底部的情况下，对于第1开口部和第2开口部的一方，其底部的亲液层的表面积的中心位置与所述一方的开口部底部的面积的中心位置相比向与另一方的开口部相邻的一侧的不同侧远离。

Description

薄膜晶体管器件及其制造方法、 有机EL显示元件和有机EL显示装置
技术领域
本发明涉及薄膜晶体管器件及其制造方法、有机EL显示元件和有机EL显示装置。
背景技术
在液晶显示面板、有机EL显示面板中，为了以子像素为单位进行发光控制，采用了按每个子像素形成有薄膜晶体管(TFT(Thin FilmTransistor))元件的薄膜晶体管器件(装置)。并且，特别是使用了有机半导体材料来作为半导体层的薄膜晶体管器件的开发得到不断进展。
如图15(a)所示，现有技术涉及的有机TFT器件例如在基板9011上依次层叠形成有栅电极9012a、9012b、绝缘层9013、源电极9014a、9014b、漏电极(省略图示)以及有机半导体层9017a、9017b。有机半导体层9017a、9017b通过在绝缘层9013上涂敷有机半导体墨并使其干燥而形成，形成为将源电极9014a、9014b与漏电极之间填埋并且将它们之上覆盖。
另外，如图15(a)所示，在绝缘层9013上为了对相邻的薄膜晶体管元件的有机半导体层9017a、9017b之间进行区划而设置隔壁9016。在隔壁9016开设有多个开口部9016a～9016c，在开口部9016a的底部露出与漏电极连接的连接布线9015，没有形成有机半导体层。连接布线9015是用于对在该有机TFT器件的上方形成的发光元件的电极进行连接的电极。而且，在隔壁9016的开口部9016b、9016c形成有相互区划开的有机半导体层9017a、9017b。
液晶显示面板、有机EL显示面板中使用的TFT器件，通过向栅电极9012a、9012b输入信号进行发光元件部的发光控制。
现有技术文献
专利文献1：日本特开2009-76791号公报
发明内容
发明要解决的问题
然而，现有技术涉及的TFT器件存在如下问题：有机半导体层被形成到了不想形成有机半导体层的部分(在图15(a)中为开口部9016a内部)，发生与其他元件(例如发光元件部)之间的电连接不良。具体而言，如图15(b)所示，在向开设于隔壁9016的开口部9016a、9016b涂敷(滴下)有机半导体墨90170a、90170b时，有时有机半导体墨90170a、90170b会溢出而进入开口部9016a(图15(b)中的箭头F91)。在该情况下，为实现电连接而设置的连接布线9015上会被有机半导体层所覆盖。
尤其在液晶显示面板、有机EL显示面板中，从对精细化的希望到还有将各子像素小型化的希望，随着各子像素的小型化，开口部之间的距离变短，从开口部溢出的墨容易进入到其他的开口部，因此认为容易产生如上所述的问题。
另外，如图15(b)所示，由于向各开口部9016b、9016c内部的有机半导体墨90170a、90170b的涂敷形成为从隔壁9016的顶面鼓起，因此有时候还存在有机半导体墨90170a与有机半导体墨90170b混合的可能性(图15(b)中的箭头F92)。在该情况下，有机半导体层9017a、9017b的层厚会成为不希望的厚度，另外，在要形成成分互不相同的半导体层的情况下，由于墨的混合，会导致晶体管性能的降低。
尤其在液晶显示面板、有机EL显示面板中，从对精细化的希望到还有将各子像素小型化的希望，随着各子像素的小型化，开口部9016b与开口部9016c之间的距离变短，墨90170a和墨90170b容易混合，可认为容易产生如上所述的问题。
此外，上述的问题在使用涂敷法形成无机半导体层的情况下也同样存在。
本发明是为了解决上述问题而完成的发明，其目的在于，通过在形成半导体层时抑制向不希望的区域形成半导体层并且抑制相邻的开口部间的墨的混合，提供具有高质量的薄膜晶体管器件及其制造方法、有机EL显示元件和有机EL显示装置。
用于解决问题的手段
于是，本发明的一个技术方案涉及的薄膜晶体管器件具有如下特征。
本发明的一个技术方案涉及的薄膜晶体管器件，具备以相互隔开间隔的状态相邻配置的第1薄膜晶体管元件和第2薄膜晶体管元件，各薄膜晶体管元件具备：栅电极；源电极和漏电极，其层叠形成在栅电极的上方，在与层叠方向交叉的方向上相互隔开间隔而排列设置；绝缘层，其插置在栅电极与源电极及漏电极之间；半导体层，其形成在源电极与漏电极之间的间隙以及源电极和漏电极上，与源电极和漏电极紧密接触；和亲液层，其在绝缘层上与源电极和漏电极分别地形成，具有比绝缘层的亲液性高的亲液性，
在本发明的一个技术方案涉及的薄膜晶体管器件中，在第1薄膜晶体管元件中的半导体层与第2薄膜晶体管元件中的半导体层之间，形成有对彼此之间进行区划的隔壁，隔壁分别围绕第1薄膜晶体管元件中的源电极、漏电极以及亲液层各自的至少一部分和第2薄膜晶体管元件中的源电极、漏电极以及亲液层各自的至少一部分，且表面具有疏液性。将通过围绕第1薄膜晶体管元件中的源电极、漏电极以及亲液层各自的至少一部分而构成的开口部作为第1开口部，将通过围绕第2薄膜晶体管元件中的源电极、漏电极以及亲液层各自的至少一部分而构成的开口部作为第2开口部时，在隔壁，在以隔开间隔的状态与第1开口部相邻的一侧、且与第2开口部相邻的一侧的不同侧，设置有第3开口部。
设置于隔壁的第3开口部在其内部不形成半导体层，不是作为沟道部发挥功能的部分。
在本发明的一个技术方案涉及的薄膜晶体管器件中，特征在于，在俯视第1开口部的底部的情况下，所述第1开口部内的亲液层的表面积的中心位置，与第1开口部底部的面积的中心位置相比，向与第3开口部相邻的一侧的不同侧远离，在俯视第1开口部的底部和第2开口部的底部的情况下，对于第1开口部和第2开口部的一方，其底部的亲液层的表面积的中心位置，与所述一方的开口部底部的面积的中心位置相比，向与另一方的开口部相邻的一侧的不同侧远离。
发明的效果
在本发明的一个技术方案涉及的薄膜晶体管器件中，在第1开口部的底部设有亲液层，该第1开口部底部的亲液层的表面积的中心位置，与第1开口部底部的中心位置相比，向与第3开口部相邻的一侧的不同侧远离。因此，在制造薄膜晶体管器件时将用于形成半导体层的半导体墨涂敷到第1开口部的内部时，具有与上述第3开口部相邻的一侧的不同侧的墨的表面高度比与第3开口部相邻的一侧的墨的表面高度高的表面轮廓。反过来说，在将墨涂敷(滴下)到第1开口部的内部的情况下，能够使与第3开口部相邻的一侧的半导体墨的表面高度比配设有亲液层的一侧的半导体墨的表面高度低。
由此，本发明的一个技术方案涉及的薄膜晶体管器件在其制造时，能够抑制半导体墨向第3开口部溢出，能够防止向不作为沟道发挥功能的部位形成半导体层。另外，对于在第1开口部的内部形成的半导体层的层厚，也能够通过抑制半导体墨的溢出而得到高精度的控制。
另外，在本发明的一个技术方案涉及的薄膜晶体管器件中，在俯视第1开口部的底部和第2开口部的底部的情况下，对于第1开口部和第2开口部的一方，设置在其底部的亲液层的表面积的中心位置，与所述一方的开口部底部的面积的中心位置相比，向与另一方的开口部相邻的一侧的不同侧远离。因此，在制造薄膜晶体管器件时将用于形成半导体层的半导体墨涂敷(滴下)到第1开口部和第2开口部的各内部时，具有涂敷到上述一方的开口部的半导体墨的表面高度在与另一方的开口部相邻的一侧的相反侧相对较高的表面轮廓。
由此，本发明的一个技术方案涉及的薄膜晶体管器件在其制造时，能够抑制涂敷到第1开口部和第2开口部的各内部的半导体墨彼此发生不希望的混合的情形。由此，从半导体层的构成材料的观点及其层厚的观点出发，能够高精度地形成第1薄膜晶体管元件和第2薄膜晶体管元件。
因此，本发明的一个技术方案涉及的薄膜晶体管器件，通过在形成半导体层时抑制向不希望的区域形成半导体层并且抑制相邻的开口部间的半导体墨的混合，能够实现高质量。
附图说明
图1是表示本发明实施方式1涉及的有机EL显示装置1的概略结构的示意框图。
图2是表示有机EL显示面板10的结构的一部分的示意剖面图。
图3是表示TFT基板101的一部分结构的示意俯视图。
图4(a)是表示有机EL显示面板10的制造方法的概略的工序流程图，(b)是表示TFT基板101的形成方法的概略的工序流程图。
图5是表示TFT基板101的制造过程中的一部分工序的示意工序图。
图6是表示TFT基板101的制造过程中的一部分工序的示意工序图。
图7(a)是表示TFT基板101的制造过程中的一部分工序的示意俯视图，(b)是A-A’截面的结构的示意剖面图，(c)是B-B’截面的结构的示意剖面图。
图8是表示TFT基板101的制造过程中的一部分工序的示意工序图。
图9(a)是表示本发明实施方式2涉及的有机EL显示面板的结构中的、TFT基板的一部分结构的示意俯视图，(b)是表示本发明实施方式3涉及的有机EL显示面板的结构中的、TFT基板的一部分结构的示意俯视图，(c)是表示本发明实施方式4涉及的有机EL显示面板的结构中的、TFT基板的一部分结构的示意俯视图。
图10(a)是表示本发明实施方式5涉及的有机EL显示面板的结构中的、TFT基板的一部分结构的示意俯视图，(b)是表示本发明实施方式6涉及的有机EL显示面板的结构中的、TFT基板的一部分结构的示意俯视图，(c)是表示本发明实施方式7涉及的有机EL显示面板的结构中的、TFT基板的一部分结构的示意俯视图。
图11(a)是表示本发明实施方式8涉及的有机EL显示面板的结构中的、TFT基板的一部分结构的示意俯视图，(b)是表示本发明实施方式9涉及的有机EL显示面板的结构中的、TFT基板的一部分结构的示意俯视图，(c)是表示本发明实施方式10涉及的有机EL显示面板的结构中的、TFT基板的一部分结构的示意俯视图。
图12(a)是表示本发明实施方式11涉及的有机EL显示面板的结构中的、TFT基板的一部分结构的示意俯视图，(b)是表示本发明实施方式12涉及的有机EL显示面板的结构中的、TFT基板的一部分结构的示意俯视图。
图13是表示本发明实施方式13涉及的有机EL显示面板的结构中的、TFT基板的一部分结构的示意俯视图。
图14(a)是表示由变形例1涉及的TFT基板的隔壁规定的开口部的开口形状的示意俯视图，(b)是表示由变形例2涉及的TFT基板的隔壁规定的开口部的开口形状的示意俯视图，(c)是表示由变形例3涉及的TFT基板的隔壁规定的开口部的开口形状的示意俯视图。
图15(a)是表示现有技术涉及的有机EL显示装置的结构中的、TFT基板的结构的一部分的剖面图，(b)是表示现有技术涉及的TFT基板的制造过程中的、半导体墨的涂敷涉及的工序的剖面图。
标号的说明
1：有机EL显示装置
10：有机EL显示面板
20：驱动控制电路单元
21～24：驱动电路
25：控制电路
101：TFT基板
102：平坦化膜
102a：接触孔
103：阳极
104：透明导电膜
105：空穴注入层
106：堤
107：空穴输送层
108：有机发光层
109：电子输送层
110：阴极
111：封止层
112：粘接层
113：CF基板
501：掩模
1011、1131：基板
1012a、1012b：栅电极
1013：绝缘层
1014a、1014b、2014a、2014b、2114a、2114b、2214a、2214b、3014a、3014b、3114a、3114b、3214a、3214b、4014a、4014b、4114a、4114b、4214a、4214b、5014a、5014b、5014c、5114a、5114b、5114c、5114d、6014a、6014b、6014c、6014d、6014e：源电极
1014c、1014d、2014c、2014d、2114c、2114d、2214c、2214d、3014c、3014d、3114c、3114d、3214c、3214d、4014c、4014d、4114c、4114d、4214c、4214d、5014d、5014e、5014f、5114e、5114f、5114g、5114h、6014f、6014g、6014h、6014i、6014j：漏电极
1015、2015a、2015d、2115a、5115d、2215a、2215d、3015、3115、3215、4015、4115、4215、5015a、5015e、5115a、5115f、6015a、6015g：连接布线
1016、2016、2116、2216、3016、3116、3216、4016、4116、4216、5016、5116、6016：隔壁
1016a、1016b、1016c、2016a、2016b、2016c、2016d、2116a、2116b、2116c、2116d、2216a、2216b、2216c、2216d、3016a、3016b、3016c、3116a、3116b、3116c、3216a、3216b、3216c、4016a、4016b、4016c、4116a、4116b、4116c、4216a、4216b、4216c、5016a、5016b、5016c、5016d、5016e、5116a、5116b、5116c、5116d、5116e、5116f、6016a、6016b、6016c、6016d、6016e、6016f、6016g：开口部
1017a、1017b：有机半导体层
1018：钝化膜
1019a、1019b、2019a、2019b、2019c、2019d、2119a、2119b、2119c、2119d、2219a、2219b、2219c、2219d、3019a、3019b、3019c、3019d、3119a、3119b、3119c、3119d、3219a、3219b、3219c、3219d、4019a、4019b、4019c、4019d、4119a、4119b、4119c、4119d、4219a、4219b、4219c、4219d、5019a、5019b、5019c、5119a、5119b、5119c、5119d、6019a、6019b、6019c、6019d、6019e、6019f：亲液层
1132：滤色器
1133：黑底
10160：感光性抗蚀剂材料膜
10170a、10170b：有机半导体墨
具体实施方式
[本发明的技术方案的概要]
本发明的一个技术方案涉及的薄膜晶体管器件，具备以相互隔开间隔的状态相邻配置的第1薄膜晶体管元件和第2薄膜晶体管元件，各薄膜晶体管元件具备：栅电极；源电极和漏电极，其层叠形成在栅电极的上方，在与层叠方向交叉的方向上相互隔开间隔而排列设置；绝缘层，其插置在栅电极与源电极及漏电极之间；半导体层，其形成在源电极与漏电极之间的间隙以及源电极和漏电极上，与源电极和漏电极紧密接触；和亲液层，其在绝缘层上与源电极和漏电极分别地形成，具有比绝缘层的亲液性高的亲液性，
在本发明的一个技术方案涉及的薄膜晶体管器件中，在第1薄膜晶体管元件中的半导体层与第2薄膜晶体管元件中的半导体层之间，形成有对彼此之间进行区划的隔壁，隔壁分别围绕第1薄膜晶体管元件中的源电极、漏电极以及亲液层各自的至少一部分和第2薄膜晶体管元件中的源电极、漏电极以及亲液层各自的至少一部分，且表面具有疏液性。将通过围绕第1薄膜晶体管元件中的源电极、漏电极以及亲液层各自的至少一部分而构成的开口部作为第1开口部，将通过围绕第2薄膜晶体管元件中的源电极、漏电极以及亲液层各自的至少一部分而构成的开口部作为第2开口部时，在隔壁，在以隔开间隔的状态与第1开口部相邻的一侧、且与第2开口部相邻的一侧的不同侧，设置有第3开口部。
设置于隔壁的第3开口部在其内部不形成半导体层，不是作为沟道部发挥功能的部分。
在本发明的一个技术方案涉及的薄膜晶体管器件中，特征在于，在俯视第1开口部的底部的情况下，所述第1开口部内的亲液层的表面积的中心位置，与第1开口部底部的面积的中心位置相比，向与第3开口部相邻的一侧的不同侧远离，在俯视第1开口部的底部和第2开口部的底部的情况下，对于第1开口部和第2开口部的一方，其底部的亲液层的表面积的中心位置，与所述一方的开口部底部的面积的中心位置相比，向与另一方的开口部相邻的一侧的不同侧远离。
换言之，润湿性比绝缘层高的亲液层在第1开口部的底部向与第3开口部相邻的一侧的不同侧偏移配置，另外，第1开口部底部和第2开口部底部的一方的亲液层，与所述一方的开口部底部的中心位置相比向与另一方的开口部相邻的一侧的不同侧偏移配置。
在本发明的一个技术方案涉及的薄膜晶体管器件中，在第1开口部的底部设有亲液层，该第1开口部底部的亲液层的表面积的中心位置，与第1开口部底部的中心位置相比，向与第3开口部相邻的一侧的不同侧远离。因此，在制造薄膜晶体管器件时将用于形成半导体层的半导体墨涂敷到第1开口部的内部时，具有与上述第3开口部相邻的一侧的不同侧的墨的表面高度比与第3开口部相邻的一侧的墨的表面高度高的表面轮廓。反过来说，在将墨涂敷(滴下)到第1开口部的内部的情况下，能够使与第3开口部相邻的一侧的半导体墨的表面高度比配设有亲液层的一侧的半导体墨的表面高度低。
由此，本发明的一个技术方案涉及的薄膜晶体管器件在其制造时，能够抑制半导体墨向第3开口部溢出，能够防止向不作为沟道发挥功能的部位形成半导体层。另外，对于在第1开口部的内部形成的半导体层的层厚，也能够通过抑制半导体墨的溢出而得到高精度的控制。
另外，在本发明的一个技术方案涉及的薄膜晶体管器件中，在俯视第1开口部的底部和第2开口部的底部的情况下，对于第1开口部和第2开口部的一方，设置在其底部的亲液层的表面积的中心位置，与所述一方的开口部底部的面积的中心位置相比，向与另一方的开口部相邻的一侧的不同侧远离。因此，在制造薄膜晶体管器件时将用于形成半导体层的半导体墨涂敷(滴下)到第1开口部和第2开口部的各内部时，具有涂敷到上述一方的开口部的半导体墨的表面高度在与另一方的开口部相邻的一侧的相反侧相对较高的表面轮廓。
由此，本发明的一个技术方案涉及的薄膜晶体管器件在其制造时，能够抑制涂敷到第1开口部和第2开口部的各内部的半导体墨彼此发生不希望的混合的情形。由此，从半导体层的构成材料的观点及其层厚的观点出发，能够高精度地形成第1薄膜晶体管元件和第2薄膜晶体管元件。
因此，本发明的一个技术方案涉及的薄膜晶体管器件，通过在形成半导体层时抑制向不希望的区域形成半导体层并且抑制相邻的开口部间的半导体墨的混合，能够实现高质量。
在本发明的一个技术方案涉及的薄膜晶体管器件中，特征在于，在第1开口部的底部，在与第3开口部相邻的一侧，存在绝缘层与半导体层直接接触而源电极、漏电极以及亲液层都不介于其间的部位。由此，能够更切实地实现向第1开口部的内部涂敷(滴下)半导体墨时的、与上述第3开口部相邻的一侧的不同侧的墨的表面高度高的半导体墨的表面轮廓。因此，能够切实地抑制半导体墨溢出到第3开口部的内部，并且具有高质量。
在本发明的一个技术方案涉及的薄膜晶体管器件中，特征在于，在第1开口部的底部，绝缘层与半导体层直接接触而源电极、漏电极以及亲液层都不介于其间的部位，也存在于与上述第3开口部相邻的一侧的不同侧，在俯视第1开口部的底部的情况下，以第1开口部底部的中心位置为基准，与第3开口部相邻的一侧的绝缘层与半导体层直接接触的部位的面积大于与上述第3开口部相邻的一侧的不同侧的绝缘层与半导体层直接接触的部位的面积。通过采用这种结构，涂敷到第1开口部的内部的墨的表面轮廓更成为如上所述的轮廓。由此，能够切实地抑制半导体墨溢出到第3开口部的内部。
在本发明的一个技术方案涉及的薄膜晶体管器件中，特征在于，在俯视第1开口部的底部和第2开口部的底部的情况下，对于第1开口部和第2开口部中的与上述一方不同的开口部(另一方的开口部)，设置于其底部的亲液层的表面积的中心位置，与所述另一方的开口部底部的面积的中心位置相比，也向与上述一方的开口部相邻的一侧的不同侧远离。若采用这种结构，在其制造时向第1开口部和第2开口部双方涂敷半导体墨时，能够更切实地抑制彼此之间的半导体墨的混合。
在本发明的一个技术方案涉及的薄膜晶体管器件中，特征在于，第3开口部、第1开口部以及第2开口部在俯视时按该顺序直列配置，设置于第1开口部内的亲液层的表面积的中心位置，与第1开口部底部的面积的中心位置相比，向与开口部的排列(直列配置)方向交叉的方向的一方侧远离，设置于第2开口部内的亲液层的表面积的中心位置，与第2开口部底部的面积的中心位置相比，向与开口部的排列方向交叉的方向的一方侧远离。如此，通过配置第1开口部内的亲液层和第2开口部内的亲液层，在制造时向第1开口部的内部和第2开口部的内部双方涂敷半导体墨时，能够同时抑制向第3开口部溢出半导体墨和涂敷到第1开口部内的半导体墨与涂敷到第2开口部内的半导体墨混合。
在本发明的一个技术方案涉及的薄膜晶体管器件中，特征在于，设置于第1开口部内的亲液层的表面积的中心位置远离于第1开口部底部的面积的中心位置的方向、与设置于第2开口部内的亲液层的表面积的中心位置远离于第2开口部底部的面积的中心位置的方向为反向。若采用这种结构，能够更切实地抑制涂敷到第1开口部的半导体墨与涂敷到第2开口部的半导体墨发生不希望的混合。
在本发明的一个技术方案涉及的薄膜晶体管器件中，特征在于，在第1薄膜晶体管元件和第2薄膜晶体管元件各自中，亲液层以与源电极和漏电极相同的材料构成，以与源电极和漏电极都分离的状态形成。通过采用这种结构，能够在与源电极和漏电极相同的工序中形成亲液层，不会导致制造工序的增加。由此，从制造成本降低的观点出发能够获得效果。
此外，通过以与源电极和漏电极都分离的状态而形成亲液层，即使在使用与源电极和漏电极相同的材料形成亲液层的情况下，也能够防止对晶体管性能产生不良影响。
在本发明的一个技术方案涉及的薄膜晶体管器件中，特征在于，在俯视第1开口部的底部的情况下，源电极和漏电极各自的表面积的中心位置与第1开口部底部的中心位置一致，另外，在俯视第2开口部的底部的情况下，源电极和漏电极各自的表面积的中心位置与第2开口部底部的中心位置一致。如此，在本发明的一个技术方案涉及的薄膜晶体管器件中，通过在第1开口部的底部将源电极和漏电极双方都配置成各面积中心与第1开口部底部的面积中心一致，并在第2开口部的底部将源电极和漏电极双方都配置成各面积中心与第2开口部底部的面积中心一致，能够维持高晶体管性能。而且，通过如上所述偏移配置亲液层，能够切实地抑制向第3开口部溢出半导体墨并抑制相互之间的半导体墨彼此的混合。
在本发明的一个技术方案涉及的薄膜晶体管器件中，特征在于，在俯视第1开口部的底部的情况下，源电极、漏电极和亲液层的表面积之和的中心位置从第1开口部底部的面积的中心位置向与第3开口部相邻的一侧的不同侧远离，在俯视第2开口部的底部的情况下，源电极、漏电极和亲液层的表面积之和的中心位置从第2开口部底部的面积的中心位置向与所述第1开口部相邻的一侧的不同侧远离。在采用这种结构的情况下，在其制造过程中分别向第1开口部和第2开口部涂敷半导体墨时，通过亲液层、源电极以及漏电极与绝缘层的相对的疏液性的关系，第1开口部内的半导体墨成为偏向与第3开口部相邻的一侧的不同侧的表面轮廓，第1开口部内的半导体墨和第2开口部内的半导体墨成为偏向互不相同的一侧的表面轮廓。由此，滴到第1开口部的半导体墨向第3开口部内的溢出得到抑制，能够抑制第1开口部内的半导体墨与第2开口部内的半导体墨的混合。
此外，在上述说明中，对于“源电极、漏电极和亲液层的表面积之和的中心位置”，在将源电极的面积设为AS，将从任意一点到源电极的面积中心的距离设为xS，将漏电极的面积设为AD，将从所述任意一点到漏电极的面积中心的距离设为xD，将亲液层的表面积设为AH，将从任意一点到亲液层的面积中心的距离设为xH时，“源电极、漏电极和亲液层的表面积之和的中心位置”z表示为如下式。
式1：z＝(AS×xS+AD×xD+AH×xH)/(AS+AD+AH)
在本发明的一个技术方案涉及的薄膜晶体管器件中，特征在于，在第1开口部的底部，亲液层在与第3开口部相邻的一侧与隔壁的面向第1开口部的侧面部分离，且在与第3开口部相邻的一侧的不同侧与隔壁的面向第1开口部的侧面部接触。
如上所述，通过配置第1开口部内的亲液层，也能够获得上述效果。
在本发明的一个技术方案涉及的薄膜晶体管器件中，特征在于，隔壁的表面的疏液性比第1薄膜晶体管元件和第2薄膜晶体管元件各自的绝缘层的与半导体层接触的接触面的疏液性高，且第1薄膜晶体管元件和第2薄膜晶体管元件各自的绝缘层的与半导体层接触的接触面的疏液性比第1薄膜晶体管元件和第2薄膜晶体管元件各自的源电极、漏电极以及亲液层的各表面的疏液性高。若满足这种关系，在其制造时的半导体墨涂敷时，分别涂敷到第1开口部内和第2开口部内的墨的表面轮廓成为上述的关系，能够切实地获得上述效果。
在本发明的一个技术方案涉及的薄膜晶体管器件中，特征在于，在第3开口部的底部形成有与第1薄膜晶体管元件中的源电极和漏电极的一方、或第2薄膜晶体管元件中的源电极和漏电极的一方电连接的布线。如此，在将第3开口部作为用于从薄膜晶体管元件向外部输出信号的接触区域的情况下，必须抑制在连接布线上形成半导体层，而通过采用上述结构，能够切实地抑制墨涂敷时的墨溢出，能够确保作为接触区域的功能。
本发明的一个技术方案涉及的有机EL显示元件，特征在于，具备：上述本发明的任一技术方案涉及的薄膜晶体管器件；平坦化膜，其设置在薄膜晶体管器件的上方，形成有接触孔；下部电极，其形成在平坦化膜上以及平坦化膜的面向接触孔的侧面上，与漏电极或源电极电连接；上部电极，其形成在下部电极的上方；以及有机发光层，其插置在下部电极与上部电极之间。接触孔与第3开口部连通。
如此，在本发明的一个技术方案涉及的有机EL显示元件中，因为具备上述本发明的任一技术方案涉及的薄膜晶体管器件，所以能够实现高质量且确保制造时的高材料利用率。
本发明的一个技术方案涉及的有机EL显示装置，特征在于，具备上述本发明的一个技术方案涉及的有机EL显示元件。由此，对于本发明的一个技术方案涉及的有机EL显示装置，也能够实现高质量且确保制造时的高材料利用率。
本发明的一个技术方案涉及的薄膜晶体管器件的制造方法，包括如下工序。
(i)第1工序；在基板上形成以相互隔开间隔的状态相邻的第1栅电极和第2栅电极。
(ii)第2工序；形成绝缘层以将第1栅电极和第2栅电极的上方覆盖。
(iii)第3工序；在绝缘层上，与第1栅电极对应而以在与绝缘层的层厚方向交叉的方向上相互隔开间隔的状态排列设置第1源电极和第1漏电极、且以与所述第1源电极和第1漏电极都分离的状态形成亲液性比绝缘层的亲液性高的第1亲液层，并且，与第2栅电极对应而以在与绝缘层的层厚方向交叉的方向上相互隔开间隔的状态排列设置第2源电极和第2漏电极、且以与所述第2源电极和第2漏电极都分离的状态形成亲液性比绝缘层的亲液性高的第2亲液层。
(iv)第4工序；在绝缘层上，以将第1源电极和第2源电极之上以及第1漏电极和第2漏电极之上及其周边区域覆盖的状态，层叠感光性抗蚀剂材料。
(v)第5工序；通过对层叠的感光性抗蚀剂材料进行掩模曝光而进行图案化来形成隔壁，所述隔壁分别围绕第1源电极、第1漏电极以及第1亲液层各自的至少一部分和第2源电极、第2漏电极以及第1亲液层各自的至少一部分，且表面具有疏液性。
(vi)第6工序；对第1开口部的内部和第2开口部的内部分别涂敷半导体材料并使其干燥，形成第1半导体层和第2半导体层，所述第1开口部是通过围绕第1源电极、第1漏电极以及第1亲液层各自的至少一部分而构成的开口部，所述第2开口部是通过围绕第2源电极、第2漏电极以及第2亲液层各自的至少一部分而构成的开口部，所述第1半导体层与第1源电极和第1漏电极紧密接触，所述第2半导体层与第2源电极和第2漏电极紧密接触。
而且，在本发明的一个技术方案涉及的薄膜晶体管器件的制造方法中，特征在于，在第5工序中形成隔壁以使得：在以隔开间隔的状态与第1开口部相邻的一侧、且与第2开口部相邻的一侧的不同侧，还设置有第3开口部，在俯视第1开口部的底部的情况下，设置于所述第1开口部内的第1亲液层的表面积的中心位置，与第1开口部底部的面积的中心位置相比，向与第3开口部相邻的一侧的不同侧远离，在俯视第1开口部的底部和第2开口部的底部的情况下，对于第1开口部和第2开口部的一方，设置在其底部的亲液层的表面积的中心位置，与所述一方的开口部底部的面积的中心位置相比，向与另一方的开口部相邻的一侧的不同侧远离。
在本发明的一个技术方案涉及的薄膜晶体管器件的制造方法中，在第5工序中，通过将设置于第1开口部底部的第1亲液层如上所述进行配置，在将用于形成半导体层的半导体墨涂敷到第1开口部的内部时，具有与上述第3开口部相邻的一侧的不同侧的半导体墨的表面高度比与第3开口部相邻的一侧的半导体墨的表面高度高的表面轮廓。反过来说，在将半导体墨涂敷(滴下)到第1开口部的内部的情况下，能够使与第3开口部相邻的一侧的半导体墨的表面高度比偏向配置有第1亲液层的一侧的半导体墨的表面高度低。
由此，若使用本发明的一个技术方案涉及的薄膜晶体管器件的制造方法，能够抑制半导体墨向第3开口部溢出，能够防止向不作为沟道发挥功能的部位形成半导体层。另外，对于在第1开口部的内部形成的第1半导体层的层厚，也能够通过抑制半导体墨的溢出而得到高精度的控制。
另外，在本发明的一个技术方案涉及的薄膜晶体管器件的制造方法中，采用了如下结构：在第5工序中，对于第1开口部和第2开口部的一方，设置在其底部的亲液层的表面积的中心位置，与所述一方的开口部底部的面积的中心位置相比，向与另一方的开口部相邻的一侧的不同侧远离。因此，在制造薄膜晶体管器件时将用于形成半导体层的半导体墨涂敷(滴下)到第1开口部和第2开口部的各内部时，具有涂敷到上述一方的开口部的半导体墨的表面高度在与另一方的开口部相邻的一侧的相反侧相对较高的表面轮廓。
由此，本发明的一个技术方案涉及的薄膜晶体管器件在其制造时，能够抑制涂敷到第1开口部和第2开口部的各内部的半导体墨彼此发生不希望的混合的情形。由此，从半导体层的构成材料的观点及其层厚的观点出发，能够高精度地形成第1薄膜晶体管元件和第2薄膜晶体管元件。
因此，在本发明的一个技术方案涉及的薄膜晶体管器件的制造方法中，通过在形成半导体层时抑制向不希望的区域形成半导体层并且抑制相邻的开口部间的半导体墨的混合，能够制造具有高质量的薄膜晶体管器件。
在本发明的一个技术方案涉及的薄膜晶体管器件的制造方法中，特征在于，在第5工序中形成隔壁以使得：在第1开口部的底部，在与第3开口部相邻的一侧，存在绝缘层与第1半导体层直接接触而源电极、漏电极以及亲液层都不介于其间的部位。由此，能够得到上述的墨的表面轮廓，能够切实地抑制向第3开口部的内部溢出墨。
在本发明的一个技术方案涉及的薄膜晶体管器件的制造方法中，特征在于，在第5工序中形成隔壁以使得：在第1开口部的底部，绝缘层与第1半导体层直接接触而源电极、漏电极以及亲液层都不介于其间的部位，也存在于与第3开口部相邻的一侧的不同侧，在俯视第1开口部的情况下，以第1开口部底部的中心位置为基准，与第3开口部相邻的一侧的绝缘层与第1半导体层直接接触的部位的面积大于与上述第3开口部相邻的一侧的不同侧的绝缘层与第1半导体层直接接触的部位的面积。由此，涂敷到第1开口部的内部的墨的表面轮廓更成为如上所述的轮廓。由此，能够切实地抑制半导体墨溢出到第3开口部的内部。
在本发明的一个技术方案涉及的薄膜晶体管器件的制造方法中，特征在于，在第3工序中，通过经过在绝缘层上成膜金属膜的子工序和对金属膜进行蚀刻的子工序，形成第1源电极、第1漏电极以及第1亲液层和第2源电极、第2漏电极以及第2亲液层。若采用这种方法，能够在第1源电极和第2源电极、第1漏电极和第2漏电极的形成涉及的工序中一起形成第1亲液层和第2亲液层，能够抑制制造工序的增加。由此，能够抑制制造成本上升同时获得上述效果。
在本发明的一个技术方案涉及的薄膜晶体管器件的制造方法中，特征在于，在第2工序～第6工序中，使隔壁的表面的疏液性比绝缘层的与第1半导体层和第2半导体层接触的各接触面的疏液性高，并且，使绝缘层的与第1半导体层和第2半导体层接触的接触面的疏液性比第1源电极和第2源电极、第1漏电极和第2漏电极以及第1亲液层和第2亲液层的各表面的疏液性高。若满足这种关系，则在第6工序中的半导体墨涂敷时，分别涂敷到第1开口部内和第2开口部内的墨的表面轮廓成为上述轮廓，能够切实地获得上述效果。
在上述说明中，“上方”这一用语不是指绝对的空间识别中的上方向(垂直上方)，而是基于层叠方向上的层叠顺序由相对的位置关系规定的。另外，“上方”这一用语不只适用于彼此之间隔开间隔的情况，也适用于相互紧贴的情况。
以下，使用几个具体例子说明本发明涉及的技术方案的特征、作用以及效果。此外，本发明除了其本质性的特征构成要素外，并不受以下实施方式的任何限定。
[实施方式1]
1.有机EL显示装置1的整体结构
以下，使用图1说明本发明实施方式1涉及的有机EL显示装置1的结构。
如图1所示，有机EL显示装置1构成为具有有机EL显示面板10和与其连接的驱动控制电路单元20。
有机EL显示面板10是利用了有机材料的电致发光现象的面板，构成为多个有机EL元件例如呈矩阵状排列。驱动控制电路单元20包括控制电路25和4个驱动电路21～24。
在本实施方式涉及的有机EL显示装置1中，驱动控制电路单元20相对于有机EL显示面板10的配置不限于此。
2.有机EL显示面板10的结构
使用图2的示意剖面图和图3的示意俯视图说明有机EL显示面板10的结构。
如图2所示，有机EL显示面板10具备TFT(薄膜晶体管)基板101。TFT基板101在基板1011上以相互隔开间隔的状态层叠有栅电极1012a、1012b，并层叠形成有绝缘层1013以将栅电极1012a、1012b之上覆盖。在绝缘层1013上，与栅电极1012a对应而设有源电极1014a和漏电极1014c，同样，与栅电极1012b对应而设有源电极1014b和漏电极1014d。如图3所示，源电极1014a和漏电极1014c、源电极1014b和漏电极1014d分别以在X轴方向上排列的状态配置。
另外，如图2和图3所示，在绝缘层1013上，相对于源电极1014a在X轴方向左侧隔开间隔而形成有连接布线1015。连接布线1015从源电极1014a或漏电极1014c、或者源电极1014b或漏电极1014d的任一方延伸形成，或者与其中的任一方电连接。
进而，如图3所示，在绝缘层1013上，以相对于源电极1014a和漏电极1014c在Y轴方向上侧与它们都分离的状态形成有亲液层1019a。同样，以相对于源电极1014b和漏电极1014d在Y轴方向下侧与它们分离的状态形成有亲液层1019b。在本实施方式中，亲液层1019a、1019b由与源电极1014a、1014b以及漏电极1014c、1014d相同的材料构成。
如图2和图3所示，在绝缘层1013上形成有隔壁1016以分别各自围绕连接布线1015、源电极1014a及漏电极1014c和亲液层1019a、源电极1014b及漏电极1014d和亲液层1019b。换言之，如图3所示，开设于隔壁1016的三个开口部1016a、1016b、1016c中的、在底部露出连接布线1015的X轴方向左侧的开口部1016a，不是作为沟道部发挥功能的部分，作为与阳极的接触部发挥功能。另一方面，在底部露出源电极1014a、漏电极1014c和亲液层1019a的开口部1016b以及在底部露出源电极1014b、漏电极1014d和亲液层1019b的开口部1016c分别是作为沟道部发挥功能的部分。
在开口部1016b的底部，源电极1014a在X轴方向左侧的部分与隔壁1016的面向开口部1016b的侧面部接触，漏电极1014c在X轴方向右侧的部分与隔壁1016的面向开口部1016b的侧面部接触。在源电极1014a和漏电极1014c各自中，剩余的3个边与侧面部分离。并且，亲液层1019a在X轴方向两侧和Y轴方向上侧的3个边与隔壁1016的面向开口部1016b的侧面部接触。
在开口部1016c的底部，源电极1014b在X轴方向左侧的部分与隔壁1016的面向开口部1016c的侧面部接触，漏电极1014d在X轴方向右侧的部分与隔壁1016的面向开口部1016c的侧面部接触。在源电极1014b和漏电极1014d各自中，剩余的3个边与侧面部分离。并且，亲液层1019b在X轴方向两侧和Y轴方向下侧的3个边与隔壁1016的面向开口部1016c的侧面部接触。
此外，如图3所示，在开口部1016b的底部，在Y轴方向下侧露出绝缘层1013的一部分(露出部1013a)，同样，在开口部1016c的底部，在Y轴方向上侧露出绝缘层1013的一部分(露出部1013b)。
返回到图2，在由隔壁1016围绕的各区域中的、与源电极1014a和漏电极1014c之上相当的区域以及与源电极1014b和漏电极1014d之上相当的区域，分别层叠形成有有机半导体层1017a、1017b。有机半导体层1017a形成为填充于源电极1014a与漏电极1014c之间的间隙、源电极1014a之上以及漏电极1014c之上，并与电极1014a、1014c紧密接触。关于有机半导体层1017b也同样形成为与电极1014b、1014d紧密接触。并且，有机半导体层1017a、1017b由隔壁1016相互区划开。
图3所示的绝缘层1013的各露出部1013a、1013b与有机半导体层1017a、1017b直接接触，源电极1014a、1014b和漏电极1014c、1014d都不介于其间(参照图2)。
如图2所示，层叠形成有钝化膜1018以将有机半导体层1017a、1017b和绝缘层1013之上覆盖。但是，与连接布线1015之上相当的部位有开口。
本实施方式涉及的有机EL显示面板10的TFT基板101具有如上所述的结构。
接着，如图2所示，TFT基板101上由平坦化膜102覆盖。但是，连接布线1015上开设有接触孔102a。接触孔102a与TFT基板101中的开口部1016a连通。
在平坦化膜102的主面上，依次层叠形成有阳极103、透明导电膜104以及空穴注入层105。这些阳极103、透明导电膜104以及空穴注入层105也沿着平坦化膜102的面向接触孔102a的侧面而形成，阳极103与连接布线1015接触并电连接。
在空穴注入层105上形成有堤106以包围相当于发光部(子像素)的部位。在通过堤106包围而形成的开口部，依次层叠形成有空穴输送层107、有机发光层108以及电子输送层109。
进一步，依次层叠形成有阴极110和封止层111以将电子输送层109之上和堤106的露出面覆盖，与封止层111对向而配置有CF(滤色器)基板113，在封止层111和CF基板113之间填充粘接层112而使之相互接合。CF基板113构成为在基板1131的Z轴方向下侧主面形成有滤色器1132和黑底1133。
3.有机EL显示面板10的构成材料
在有机EL显示面板10中，例如可以使用如下所述的材料形成各部位。
(i)基板1011
基板1011例如可以使用玻璃基板、石英基板、硅基板、硫化钼、铜、锌、铝、不锈钢、镁、铁、镍、金、银等的金属基板、镓砷基等的半导体基板、塑料基板等。
作为塑料基板，可以使用热塑性树脂、热固化性树脂中的任意树脂。例如可以举出聚乙烯、聚丙烯、乙烯-丙烯共聚物、乙烯-醋酸乙烯酯共聚物(EVA)等聚烯烃、环状聚烯烃、改性聚烯烃、聚氯乙烯、聚偏氯乙烯、聚苯乙烯、聚酰胺、聚酰亚胺(PI)、聚酰胺酰亚胺、聚碳酸酯、聚(4-甲基戊烯-1)、离聚物、丙烯酸系树脂、聚甲基丙烯酸甲酯、丙烯酸-苯乙烯共聚物(AS树脂)、丁二烯-苯乙烯共聚物、多元醇共聚物(EVOH)、聚对苯二甲酸乙二醇酯(PET)、聚对苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸环己烷二甲醇酯(PCT)等聚酯、聚醚、聚醚酮、聚醚砜(PES)、聚醚酰亚胺、聚缩醛、聚苯醚、变形聚苯醚、聚芳酯、芳香族聚酯(液晶聚合物)、聚四氟乙烯、聚偏二氟乙烯、其他氟系树脂、苯乙烯系、聚烯烃系、聚氯乙烯系、聚氨酯系、氟橡胶系、氯化聚乙烯系等各种热塑性弹性体、环氧树脂、酚树脂、尿素树脂、三聚氰胺树脂、不饱和聚酯、硅树脂、聚氨酯等、或以它们为主的共聚物、混合体、聚合物合金等，其中可以使用一种或层叠两种以上的层叠体。
(ii)栅电极1012a、1012b
栅电极1012a、1012b例如只要是具有导电性的材料，则不特别限定。
作为具体的材料，例如可以举出铬、铝、钽、钼、铌、铜、银、金、白金、铂、钯、铟、镍、钕等金属或它们的合金、或者氧化锌、氧化锡、氧化铟、氧化镓等导电性金属氧化物或铟锡复合氧化物(以下简称为“ITO”)、铟锌复合氧化物(以下简称为“IZO”)、铝锌复合氧化物(AZO)、镓锌复合氧化物(GZO)等导电性金属复合氧化物、或聚苯胺、聚吡咯、聚噻吩、聚乙炔等导电性高分子或在它们中添加了盐酸、硫酸、磺酸等酸、六氟化磷、五氟化砷、氯化铁等路易斯酸、碘等卤素原子、钠、钾等金属原子等掺杂剂的物质、或者分散有炭黑和/或金属颗粒的导电性复合材料等。另外，也可以使用包含如金属微粒子和石墨的导电性微粒的聚合物混合物。这些材料可以使用一种或组合使用两种以上。
(iii)绝缘层1013
绝缘层1013是作为栅极绝缘层发挥功能的部分，例如只要是具有绝缘性的材料，则不特别限定，可以使用公知的有机材料、无机材料中的任何材料。
作为有机材料，例如可以使用丙烯酸系树脂、酚醛系树脂、氟系树脂、环氧系树脂、聚酰亚胺系树脂、酚醛清漆系树脂等形成。
另外，作为无机材料，例如可列举出氧化硅、氧化铝、氧化钽、氧化锆、氧化铈、氧化锌、氧化钴等金属氧化物；氮化硅、氮化铝、氮化锆、氮化铈、氮化锌、氮化钴、氮化钛、氮化钽等金属氮化物；钛酸锶钡、锆钛酸铅等金属复合氧化物。这些材料可以使用一种或组合使用两种以上。
进一步，也包含用表面处理剂(ODTS OTS HMDSβPTS)等处理了其表面的材料。
(iv)源电极1014a、1014b和漏电极1014c、1014d
源电极1014a、1014b、漏电极1014c、1014d可以使用用于形成栅电极1012a、1012b的上述材料来形成。
(v)有机半导体层1017a、1017b
有机半导体层1017a、1017b例如具有半导体特性，只要可溶于溶剂，则不特别限定。例如可以列举出聚(3-烷基噻吩)、聚(3-己基噻吩)(P3HT)、聚(3-辛基噻吩)、聚(2,5-亚噻吩基乙烯撑)(PTV)或四噻吩(4T)、六噻吩(6T)和八噻吩等α-寡聚噻吩(α-oligothiophene)类或2,5-二(5’-联苯基-2’-噻吩基)-噻吩(BPT3)、2,5-[2，2’-(5,5’-二苯基)二噻吩基]-噻吩等噻吩衍生物、聚(对亚苯基亚乙烯基)(PPV)等亚苯基亚乙烯基衍生物、聚(9,9-二辛基芴)(PFO)等芴衍生物、三烯丙基胺系聚合物、蒽、并四苯、并五苯和并六苯等并苯化合物、1,3,5-三[(3-苯基-6-三-氟甲基)喹喔啉-2-基]苯(TPQ1)和1,3,5-三[{3-(4-叔丁基苯基)-6-三氟甲基}喹喔啉-2-基]苯(TPQ2)等苯衍生物、如酞菁、酞菁铜(CuPc)和酞菁铁的酞菁衍生物、如三(8-羟基喹啉)铝(Alq3)和三(2-苯基吡啶)合铱(Ir(ppy)3)的有机金属化合物、如C60、噁二唑系高分子、三唑系高分子、咔唑系高分子和芴系高分子的高分子系化合物以及聚(9,9-二辛基芴-共-双-N，N’-(4-甲氧基苯基)-双-N，N’-苯基-1,4-苯二胺)(PFMO)、聚(9,9-二辛基芴-共-苯并噻二唑)(BT)、芴-三烯丙基胺共聚物和聚(9,9-二辛基芴-共-二噻吩)(F8T2)等和芴的共聚物等。这些材料可以使用一种或组合使用两种以上。
另外，也可以使用可溶于溶剂的无机材料。
(vi)钝化膜1018
钝化膜1018例如可以使用聚乙烯醇(PVA)等水溶性树脂、氟系树脂等来形成。
(vii)平坦化膜102
平坦化膜102例如使用聚酰亚胺、聚酰胺、丙烯酸系树脂材料等有机化合物来形成。
(viii)阳极103
阳极103由包含银(Ag)或铝(Al)的金属材料构成。在顶部发射型的本实施方式涉及的有机EL显示面板10的情况下，优选其表面部具有高反射性。
(ix)透明导电膜104
透明导电膜104例如使用ITO(Indium Tin Oxide：氧化铟锡)或者IZO(Indium Zinc Oxide：氧化铟锌)等来形成。
(x)空穴注入层105
空穴注入层105例如是由银(Ag)、钼(Mo)、铬(Cr)、钒(V)、钨(W)、镍(Ni)、铱(Ir)等的氧化物或者PEDOT(聚噻吩(polythiophene)和聚苯乙烯磺酸酯的混合物)等导电性聚合物材料形成的层。在图2所示的本实施方式涉及的有机EL显示面板10中，假设构成由金属氧化物形成的空穴注入层105，在该情况下，与使用PEDOT等导电性聚合物材料的情况相比，具有使空穴稳定或者辅助生成空穴地对有机发光层108注入空穴的功能，具有较大的功函数。
在此，在由过渡金属的氧化物构成空穴注入层105的情况下，通过取多个氧化数，能够取得多个能级，其结果，空穴注入变得容易，能够降低驱动电压。特别是，从具有稳定注入空穴且辅助生成空穴的功能的观点出发，优选使用氧化钨(WOx)。
(xi)堤106
堤106使用树脂等有机材料来形成并具有绝缘性。作为用于形成堤106的有机材料的例子，可以列举出丙烯酸系树脂、聚酰亚胺系树脂、酚醛清漆型酚醛树脂等。堤106优选具有有机溶剂耐性。进而，在制造工序中，堤106有时会被实施蚀刻处理、烘焙处理等，因此优选通过对于这些处理不会过度地变形、变质等的耐性高的材料来形成堤106。另外，为了使表面具有疏水性，也可以对表面进行氟处理。
这是因为：在使用亲液性的材料形成堤106的情况下，堤106的表面与发光层108的表面的亲液性/疏液性的差异变小，会难以使为了形成有机发光层108而包含有机物质的墨选择性地保持在堤106规定的开口部内。
进一步，关于堤106的构造，不仅可以是如图2所示的单层构造，也可以采用两层以上的多层构造。在该情况下，既可以按每层组合上述材料，也可以按每层使用无机材料和有机材料。
(xii)空穴输送层107
空穴输送层107使用不具备亲水基的高分子化合物来形成。例如，可以使用作为聚芴(polyfluorene)或其衍生物、或者聚丙烯胺(polyallylamine)或其衍生物等高分子化合物的不具备亲水基的材料等。
(xiii)有机发光层108
如上所述，发光层108具有通过注入空穴和电子并使之复合来产生激发态而进行发光的功能。对于用于形成有机发光层108的材料，需要使用能够使用湿式印刷法进行制膜的发光性的有机材料。
具体而言，优选例如由专利公开公报(日本特开平5-163488号公报)所记载的类喔星(oxinoid)化合物、苝化合物、香豆素化合物、氮杂香豆素化合物、噁唑化合物、噁二唑化合物、紫环酮(perinone)化合物、吡咯并吡咯化合物、萘化合物、蒽化合物、芴化合物、荧蒽化合物、并四苯化合物、芘化合物、晕苯化合物、喹诺酮化合物及氮杂喹诺酮化合物、吡唑啉衍生物及吡唑啉酮衍生物、若丹明化合物、(chrysene)化合物、菲化合物、环戊二烯化合物、化合物、二苯基苯醌化合物、苯乙烯基化合物、丁二烯化合物、双氰亚甲基吡喃化合物、双氰亚甲基噻喃化合物、荧光素化合物、吡喃鎓化合物、噻喃鎓化合物、硒吡喃鎓化合物、碲吡喃鎓化合物、芳香族坎利酮化合物、低聚亚苯基化合物、噻吨化合物、花青苷化合物、吖啶化合物、8-羟基喹啉化合物的金属配合物、2,2’-联吡啶化合物的金属配合物、席夫碱与III族金属的配合物、8-羟基喹啉(喔星)金属配合物、稀土类配合物等荧光物质形成。
(xiv)电子输送层109
电子输送层109具有将从阴极110注入的电子向发光层108输送的功能，例如使用噁二唑衍生物(OXD)、三唑衍生物(TAZ)、菲咯啉衍生物(BCP、Bphen)等来形成。
(xv)阴极110
阴极110例如可以使用ITO(Indium Tin Oxide：氧化铟锡)或者IZO(Indium Zinc Oxide：氧化铟锌)等来形成。如本实施方式，在顶部发射型的本实施方式涉及的有机EL显示面板10的情况下，需要由光透射性的材料形成。关于光透射性，优选透射率为80％以上。
作为用于形成阴极110的材料，除了上述之外，例如，还可以使用包含碱金属、碱土类金属或者它们的卤化物的层的构造、或者将包含银的层按照该顺序层叠于上述任一层而得到的构造。在上述说明中，包含银的层既可以由银单独形成，也可以由银合金形成。另外，为了实现光取出效率的提高，也可以从该包含银的层上设置透明度高的折射率调整层。
(xvi)封止层111
封止层111具有抑制发光层108等有机层暴露于水分、空气的功能，例如可以使用SiN(氮化硅)、SiON(氮氧化硅)等材料来形成。另外，也可以在使用SiN(氮化硅)、SiON(氮氧化硅)等材料形成的层上设置由丙烯酸树脂、硅树脂等树脂材料形成的封止树脂层。
在作为顶部发射型的本实施方式涉及的有机EL显示面板10的情况下，封止层111需要由光透射性的材料来形成。
4.TFT基板101中的源电极1014a、1014b、漏电极1014c、1014d以及亲液层1019a、1019b的配置
使用图3说明TFT基板101中的源电极1014a、1014b以及漏电极1014c、1014d以及亲液层1019a、1019b的配置。
如图3所示，在由隔壁1016规定的开口部1016b、1016c各自的底部，源电极1014a、1014b以及漏电极1014c、1014d配设成各Y轴方向上的中心位置与各开口部1016b、1016c的Y轴方向上的中心L1一致。
在开口部1016b内，亲液层1019a以在Y轴方向上侧与源电极1014a和漏电极1014c分离的状态偏移配置。换言之，开口部1016b内的亲液层1019a的表面积的中心位置向与开口部1016a相邻的X轴方向左侧的不同侧远离。
同样，在开口部1016c内，亲液层1019b以在Y轴方向下侧与源电极1014b和漏电极1014d分离的状态偏移配置。换言之，开口部1016c内的亲液层1019b的表面积的中心位置向与开口部1016b相邻的X轴方向左侧的不同侧远离。
在本实施方式中，通过在开口部1016b的各底部配设亲液层1019a，在开口部1016b内，源电极1014a、漏电极1014c和亲液层1019a的表面积之和的中心位置成为相对于开口部1016b底部的面积中心向与相邻于开口部1016a的一侧不同的Y轴方向上侧远离的状态。同样，通过在开口部1016c的各底部配设亲液层1019b，在开口部1016c内，源电极1014b、漏电极1014d和亲液层1019b的表面积之和的中心位置成为相对于开口部1016c底部的面积中心向与相邻于开口部1016b的一侧不同的Y轴方向下侧远离的状态。
此外，在上述说明中，对于“源电极1014a、漏电极1014c和亲液层1019a的表面积之和的中心位置”以及“源电极1014b、漏电极1014d和亲液层1019b的表面积之和的中心位置”，可以分别根据上述式1的规定来求出。
另外，如图3所示，在有机半导体层1017a、1017b形成前，在开口部1016b的底部，绝缘层1013的露出面积(露出部1013a的面积)的中心位置偏向Y轴方向下侧，同样，在开口部1016c的底部，绝缘层1013的露出面积(露出部1013b的面积)的中心位置偏向Y轴方向上侧。
5.有机EL显示装置1的制造方法
(i)有机EL显示面板10的制造方法的概要
使用图2和图4说明有机EL显示装置1的制造方法、尤其是有机EL显示面板10的制造方法。
如图2和图4(a)所示，首先，准备成为TFT基板101的基底的基板1011(步骤S1)。然后，在该基板1011形成TFT(薄膜晶体管)器件，形成TFT基板101(步骤S2)。
接着，如图2和图4(a)所示，在TFT基板101上形成由绝缘材料形成的平坦化膜102(步骤S3)。如图2所示，在平坦化膜102中，在与TFT基板101的连接布线1015上方相当的部位开设有接触孔102a，使其他部分的Z轴方向上表面大致平坦化。
接着，在平坦化膜102上形成阳极103(步骤S4)。在此，如图2所示，按发光单位(子像素)区划形成阳极103，阳极103的一部分沿着接触孔102a的侧壁与TFT基板101的连接布线1015连接。
阳极103例如可以在通过溅射法或真空蒸镀法等形成金属膜后以子像素为单位进行蚀刻来形成。
接着，形成透明导电膜104以覆盖阳极103的上表面(步骤S5)。如图2所示，透明导电膜104不仅覆盖阳极103的上表面，也覆盖侧端面，另外，在接触孔102a内也覆盖阳极103的上表面。透明导电膜104，与上述同样，通过在使用溅射法或真空蒸镀法等成膜后利用蚀刻以子像素为单位进行区划而形成。
接着，在透明导电膜104上形成空穴注入层105(步骤S6)。如图2所示，空穴注入层105形成为覆盖透明导电膜104上的整个面，但也可以以按每个子像素进行了区划的状态而形成。
在由金属氧化物(例如氧化钨)形成空穴注入层105的情况下，对于金属氧化膜的形成，例如可以采用如下成膜条件：将由氩气和氧气构成的气体用作溅射装置的溅射室内的气体，该气体的总压大于2.7Pa且为7.0Pa以下，氧气分压与总压之比为50％以上且70％以下，并且靶每单位面积的投入(接入)电力密度为1W/cm2以上且2.8W/cm2以下。
接着，形成规定各子像素的堤106(步骤S7)。如图2所示，堤106层叠形成在空穴注入层105上。
对于堤106的形成，首先在空穴注入层105上层叠形成堤106的材料层。该材料层例如使用包含丙烯酸系树脂、聚酰亚胺系树脂、酚醛清漆型酚醛树脂等感光性树脂成分和氟成分的材料并通过旋涂法等来形成。在本实施方式中，作为感光性树脂材料的一个例子，可以使用日本瑞翁(zeon)株式会社制的负型感光性材料(产品编号：ZPN1168)。接着，使材料层图案形成(图案化)，形成与各子像素对应的开口部。对于开口部的形成，可以通过在材料层的表面配置掩模进行曝光，然后进行显影来形成该开口部。
接着，在空穴注入层105上的由堤106规定的各凹部内，依次层叠形成空穴输送层107、有机发光层108以及电子输送层109(步骤S8～S10)。
空穴输送层107通过在用印刷法成膜由作为该空穴输送层107的构成材料的有机化合物形成的膜之后进行烧成(烧结)来形成。有机发光层108也同样通过在用印刷法成膜之后进行烧成来形成。
接着，在电子输送层109上依次层叠阴极110和封止层111(步骤S11、S12)。如图2所示，阴极110和封止层111形成为也覆盖堤106的顶面，形成在整个面。
接着，在封止层111上涂敷粘接树脂材料，接合预先准备的CF(滤色器)面板(步骤S13)。如图2所示，由粘接层112接合的CF面板113在基板1031的Z轴方向下表面形成有滤色器1132和黑底1133。
如以上所述，完成作为有机EL显示元件的有机EL显示面板10。
虽然省略了图示，但在对有机EL显示面板10附设驱动控制单元20而形成了有机EL显示装置1之后(参照图1)，通过实施老化(aging)处理来完成有机EL显示装置1。对于老化处理，例如通过进行通电直到相对于处理前的空穴注入性而空穴的迁移率成为1/10以下，由此来实现该老化处理，具体而言，执行预先规定时间的通电处理，使得辉度(brightness)成为实际使用时的辉度以上且其三倍以下的辉度。
(ii)TFT基板101的形成方法
接着，使用图4(b)、图3以及图5～图8说明TFT基板101的形成方法。
如图5(a)所示，在基板1011的主面上形成栅电极1012a、1012b(图4(b)的步骤S21)。对于栅电极1012a、1012b的形成，可以为与上述阳极103的形成方法同样的方法。
接着，如图5(b)所示，层叠形成绝缘层1013以将栅电极1012a、1012b以及基板1011之上覆盖(图4(b)的步骤S22)。然后，如图5(c)所示，在绝缘层1013的主面上形成源电极1014a、1014b和漏电极1014c、1014d以及连接布线1015(图4(b)的步骤S23)。然后，以图3所示的配置关系，亲液层1019a、1019b也在相同工序中形成。
此外，此时，在与之后的工序中形成的隔壁1016的关系下，规定源电极1014a、1014b、漏电极1014c、1014d以及亲液层1019a、1019b相对于绝缘层1013的各位置，以使亲液层1019a相对于源电极1014a和漏电极1014c的配置以及亲液层1019b相对于源电极1014b和漏电极1014d的配置成为图3所示的关系。除此以外，如图3所示，在开口部1016b内的Y轴方向下侧形成绝缘层1013的露出部1013a，在开口部1016c内的Y轴方向上侧形成绝缘层1013的露出部1013b。
接着，如图6(a)所示，使用于形成隔壁1016的感光性抗蚀剂材料膜10160堆积成将源电极1014a、1014b、漏电极1014c、1014d、连接布线1015、亲液层1019a、1019b(在图6(a)中省略图示)以及绝缘层1013的露出部1013a、1013b之上覆盖(图4(b)的步骤S24)。然后，如图6(b)所示，对于堆积的感光性抗蚀剂材料膜10160，在上方配置掩模501，实施掩模曝光和图案形成(图4(b)的步骤S25)。在此，在掩模501的要形成隔壁1016的部分开设有窗部501a、501b、501c、501d。在图6(b)中，虽然省略了图示，但在掩模501的开设了窗部501a、501b、501c、501d的区域以外，在要形成隔壁1016的部分也开设有窗部。
通过如上所述，能够形成图6(c)所示的隔壁1016(图4(b)的步骤S26)。隔壁1016规定包含开口部1016a、1016b、1016c的多个开口部。在开口部1016a中，围绕连接布线1015，在开口部1016b中，围绕源电极1014a、漏电极1014c以及亲液层1019a，在开口部1016c中，在其底部围绕源电极1014b、漏电极1014d以及亲液层1019b。并且，在各个开口部1016b、1016c中，源电极1014a、1014b、漏电极1014c、1014d以及亲液层1019a、1019b分别以图3(a)所示的位置关系配置。
如图7(a)所示，在形成了隔壁1016之后，对由隔壁1016规定的开口部1016b、1016c涂敷用于形成有机半导体层1017a、1017b的有机半导体墨10170a、10170b(图4(b)的步骤S27)。在此，涂敷到开口部1016b内部的有机半导体墨10170a、10170b，不是成为在X轴方向上对称的表面轮廓，而是具有偏向各一方侧(分别为箭头F1、F2侧)的表面轮廓。
具体而言，如图7(b)所示，涂敷到开口部1016b内部的有机半导体墨10170a，具有偏向(表面高度高的部分偏向)其Y轴方向的一方(在有机半导体墨10170a上图示的箭头F1侧)的形状的表面轮廓。另一方面，如图7(c)所示，涂敷到开口部1016c内部的有机半导体墨10170b，具有偏向Y轴方向的另一方(在有机半导体墨10170b上图示的箭头F2侧)的形状的表面轮廓。
如上所述，通过控制有机半导体墨10170a、10170b的表面轮廓，各有机半导体墨10170a、10170b不会向包含开口部1016a的不希望的部位溢出，另外也抑制了相互混合。下文对其理由进行说明。
接着，通过使有机半导体墨10170a、10171a干燥(图4(b)的步骤S28)，如图8(a)所示，能够对开口部1016b、1016c分别形成有机半导体层1017a、1017b(图4(b)的步骤S29)。
最后，如图8(b)所示，形成钝化膜1018以覆盖除了包含开口部1016a的接触区域等之外的整个区域(图4(b)的步骤S30)，完成TFT基板101。
6.能起到的效果
在本实施方式涉及的TFT基板101、具备该TFT基板101的有机EL显示面板10以及结构中包含有机EL显示面板10的有机EL显示装置1中，由于如下所述的理由而具有高质量且其生产中的材料利用率高的效果。
在本实施方式涉及的TFT基板101中，如图7(a)～图7(c)所示，在将用于形成有机半导体层1017的有机半导体墨10170a、10170b分别涂敷到开口部1016b、1016c的内部时，涂敷到开口部1016b内部的有机半导体墨10170a，在与不是沟道部的开口部1016a相邻的一侧的不同侧、具体而言在图7(a)和图7(b)的箭头F1侧存在表面高度高的部分。因此，墨10170a不容易向开口部1016a溢出。
另外，涂敷到开口部1016b内部的有机半导体墨10170a和涂敷到开口部1016c内部的有机半导体墨10170b，如图7(a)～图7(c)的箭头F1和F2所示，各表面高度高的部分位于Y轴方向上的相反侧。因此，有机半导体墨10170a和有机半导体墨10170b不容易发生混合。
由此，本实施方式涉及的TFT基板101能够仅在所希望的部位(沟道部)形成有机半导体层1017a、1017b，另外，通过抑制有机半导体墨10170a、10170b的溢出，有机半导体层1017的层厚也能够得到高精度的控制。进而，能够确保在开口部1016b的区域形成的薄膜晶体管元件和在开口部1016c的区域形成的薄膜晶体管元件的各性能。
因此，本实施方式涉及的TFT基板101、具备该TFT基板101的有机EL显示面板10、以及在结构中包含有机EL显示面板10的有机EL显示装置1，在TFT基板101中的有机半导体层1017形成时，通过抑制向不希望的区域形成有机半导体层1017、并抑制相互之间的有机半导体墨10170a、10170b的混合而具有高质量。
上述效果是由于各开口部1016b、1016c底部的源电极1014a、1014b、漏电极1014c、1014d和亲液层1019a、1019b的配置和隔壁1016的表面、绝缘层1013的表面以及源电极1014a、1014b、漏电极1014c、1014d和亲液层1019a、1019b的疏液性的关系而实现的。即，将隔壁1016表面的疏液性设为RW，将绝缘层1013表面的疏液性设为RI，将源电极1014a、1014b、漏电极1014c、1014d和亲液层1019a、1019b的各表面的疏液性设为RE时，满足以下关系。
式2：RW>RI>RE
上述各疏液性RW、RI、RE是针对有机半导体墨10170a、10170b的疏液性。
从相反的观点、即润湿性的观点来看时，上述的隔壁1016的表面、绝缘层1013的表面以及源电极1014a、1014b、漏电极1014c、1014d和亲液层1019a、1019b的各特性满足以下关系。
式3：WW<WI<WE
在上述式3中，WW是隔壁1016表面的润湿性，WI是绝缘层1013表面的润湿性，WE是源电极1014a、1014b、漏电极1014c、1014d和亲液层1019a、1019b的各表面的润湿性。
如上所述，在对各开口部1016b、1016c底部的源电极1014a、1014b及漏电极1014c、1014d的配置和隔壁1016的表面、绝缘层1013的表面、以及源电极1014a、1014b、漏电极1014c、1014d和亲液层1019a、1019b的各表面的疏液性的关系进行控制的本实施方式中，在制造TFT基板101时涂敷有机半导体墨10170a、10170a时，具有如图7(a)～图7(c)所示的表面轮廓，由此，能够有效地抑制向开口部1016a的内部等不希望的部位溢出有机半导体墨、以及有机半导体墨10170a、10170b的混合。并且，由此能够抑制向不希望的部位形成有机半导体层1017a、1017b，且能够防止由于薄膜晶体管元件间的有机半导体墨的混合而导致的特性降低，能够以高材料利用率制造高质量的TFT基板101、有机EL显示面板10以及有机EL显示装置1。
此外，如图3所示，通过在开口部1016b、1016c底部的亲液层1019a、1019b的配设，产生绝缘层1013的露出部1013a、1013b。并且，由此，在开口部1016b的底部，绝缘层1013在Y轴方向下侧的露出面积相对较大，在开口部1016c的底部，绝缘层1013在Y轴方向上侧的露出面积相对较大。该关系在获得上述效果方面也是有效的。
[实施方式2]
使用图9(a)说明本发明的实施方式2涉及的TFT基板的结构。此外，图9(a)是与上述实施方式1中的图3相当的图，对于其他的结构，因为与上述实施方式1同样，所以省略图示以及说明。
如图9(a)所示，在本实施方式涉及的TFT基板中，由隔壁2016规定了4个开口部2016a、2016b、2016c、2016d。其中，对于开口部2016a、2016d，在其底部分别配置有连接布线2015a、2015d，不是作为沟道部发挥功能的部分。
此外，在本实施方式中，如图9(a)所示，开口部2016a和开口部2016d都不是作为沟道部发挥功能的部分，但一方的开口部、例如开口部2016d是属于与相邻的子像素对应的TFT元件的，所述相邻的子像素不同于对应开口部2016a～2016c的子像素。
另外，在开口部2016b的底部配置有源电极2014a、漏电极2014c以及亲液层2019a、2019b，在开口部2016c的底部配置有源电极2014b、漏电极2014d以及亲液层2019c、2019d。
开口部2016b底部的源电极2014a和漏电极2014c以及开口部2016c底部的源电极2014b和漏电极2014d都呈正方形或长方形。而且，源电极2014a和漏电极2014c的各一边彼此对向，源电极2014b和漏电极2014d的各一边也彼此对向。
在本实施方式中，在开口部2016b的底部，亲液层2019a以在Y轴方向上侧与漏电极2014c分离的状态配设，亲液层2019b以在Y轴方向下侧与漏电极2014c分离的状态配设。此外，开口部2016b底部的亲液层2019a、2019b都偏向X轴方向右侧配置。
另一方面，在开口部2016c的底部，亲液层2019c以在Y轴方向上侧与源电极2014b和漏电极2014d分离的状态配设，亲液层2019d以在Y轴方向下侧与源电极2014b和漏电极2014d分离的状态配设。开口部2016c底部的亲液层2019c、2019d的各面积中心以与开口部2016c底部的X轴方向上的面积中心一致的状态配置。
在具有以上结构的本实施方式涉及的TFT基板中，在对开口部2016b、2016c涂敷有机半导体墨的情况下，在开口部2016b，有机半导体墨的表面轮廓偏向与相邻于开口部2016a的一侧不同的箭头F3侧，在开口部2016c，有机半导体墨的表面轮廓偏向箭头F4、F5这两方侧。
因此，在本实施方式的结构中，也能够获得与上述实施方式1同样的效果，在具备本实施方式涉及的TFT基板的有机EL显示面板以及有机EL显示装置中，与上述同样，也能够实现高质量且其制造时的高材料利用率。
此外，在本实施方式中，亲液层2019a、2019b、2019c、2019d也由与源电极2014a、2014b以及漏电极2014c、2014d相同的材料构成。但是，只要亲液性比绝缘层的亲液性高，不限于此。
[实施方式3]
使用图9(b)说明本发明的实施方式3涉及的TFT基板的结构。此外，图9(b)是与上述实施方式1中的图3相当的图，对于其他的结构，因为与上述实施方式1、2同样，所以省略图示以及说明。
如图9(b)所示，在本实施方式涉及的TFT基板中，由隔壁2116规定了4个开口部2116a、2116b、2116c、2116d。其中，对于开口部2116a、2116d，在其底部分别配置有连接布线2115a、2115d，不是作为沟道部发挥功能的部分。
此外，在本实施方式中，如图9(b)所示，开口部2116a和开口部2116d也都不是作为沟道部发挥功能的部分，但一方的开口部、例如开口部2116d是属于与相邻的子像素对应的TFT元件的，所述相邻的子像素不同于对应开口部2116a～2116c的子像素。
另外，在开口部2116b的底部配置有源电极2114a、漏电极2114c以及亲液层2119a、2119b，在开口部2116c的底部配置有源电极2114b、漏电极2114d以及亲液层2119c、2119d。
开口部2116b底部的源电极2114a和漏电极2114c以及开口部2116c底部的源电极2114b和漏电极2114d都呈正方形或长方形。而且，源电极2114a和漏电极2114c的各一边彼此对向，源电极2114b和漏电极2114d的各一边也彼此对向。
在本实施方式中，在开口部2116b的底部，亲液层2119a以在Y轴方向上侧与源电极2114a和漏电极2114c分离的状态配设，亲液层2119c以在Y轴方向下侧与源电极2114a和漏电极2114c分离的状态配设。开口部2116b底部的亲液层2119a、2119c的各面积中心以与开口部2116b底部的X轴方向上的面积中心一致的状态配置。
另一方面，在开口部2116c的底部，亲液层2119c以在Y轴方向上侧与源电极2114b分离的状态配设，亲液层2119d以在Y轴方向下侧与源电极2114b分离的状态配设。此外，开口部2116c底部的亲液层2119c、2119d都偏向X轴方向左侧配置。
在具有以上结构的本实施方式涉及的TFT基板中，在对开口部2116b、2116c涂敷有机半导体墨的情况下，在开口部2116b，有机半导体墨的表面轮廓偏向与相邻于开口部2116a的一侧以及相邻于开口部2116c的一侧不同的箭头F6、F7这两方侧，在开口部2116c，有机半导体墨的表面轮廓偏向与相邻于开口部2116d的一侧不同的箭头F8侧。
因此，在本实施方式的结构中，也能够获得与上述实施方式1同样的效果，在具备本实施方式涉及的TFT基板的有机EL显示面板以及有机EL显示装置中，与上述同样，也能够实现高质量且其制造时的高材料利用率。
此外，本实施方式中，亲液层2119a、2119b、2119c、2119d也由与源电极2114a、2114b以及漏电极2114c、2114d相同的材料构成。但是，只要亲液性比绝缘层的亲液性高，不限于此。
[实施方式4]
使用图9(c)说明本发明的实施方式4涉及的TFT基板的结构。此外，图9(c)是与上述实施方式1中的图3相当的图，对于其他的结构，因为与上述实施方式1、2、3同样，所以省略图示以及说明。
如图9(c)所示，在本实施方式涉及的TFT基板中，由隔壁2216规定了4个开口部2216a、2216b、2216c、2216d。其中，对于开口部2216a、2216d，在其底部分别配置有连接布线2215a、2215d，不是作为沟道部发挥功能的部分。
此外，在本实施方式中，如图9(c)所示，开口部2216a和开口部2216d也都不是作为沟道部发挥功能的部分，但一方的开口部、例如开口部2216d是属于与相邻的子像素对应的TFT元件的，所述相邻的子像素不同于对应开口部2216a～2216c的子像素。
另外，在开口部2216b的底部配置有源电极2214a、漏电极2214c以及亲液层2219a、2219b，在开口部2216c的底部配置有源电极2214b、漏电极2214d以及亲液层2219c、2219d。
开口部2216b底部的源电极2214a和漏电极2214c以及开口部2216c底部的源电极2214b和漏电极2214d都呈正方形或长方形。而且，源电极2214a和漏电极2214c的各一边彼此对向，源电极2214b和漏电极2214d的各一边也彼此对向。
在本实施方式中，在开口部2216b的底部，亲液层2219a以在Y轴方向上侧与源电极2214a和漏电极2214c分离的状态配设，亲液层2219c以在Y轴方向下侧与源电极2214a和漏电极2214c分离的状态配设。开口部2216b底部的亲液层2219a、2219c的各面积中心以与开口部2216b底部的X轴方向上的面积中心一致的状态配置，另外，X轴方向上的各长度相对于开口部2216b底部的X轴方向的长度为大致一半左右(例如，40～60％)。
在开口部2216c的底部，亲液层2219c也以在Y轴方向上侧与源电极2214b和漏电极2214d分离的状态配设，亲液层2219d也以在Y轴方向下侧与源电极2214b和漏电极2214d分离的状态配设。对于开口部2216c底部的亲液层2219c、2219d，各面积中心也以与开口部2216c底部的X轴方向上的面积中心一致的状态配置，另外，X轴方向上的各长度相对于开口部2216c底部的X轴方向的长度为大致一半左右(例如，40～60％)。
在具有以上结构的本实施方式涉及的TFT基板中，在对开口部2216b、2216c涂敷有机半导体墨的情况下，在开口部2216b，有机半导体墨的表面轮廓偏向与相邻于开口部2216a的一侧以及相邻于开口部2216c的一侧不同的箭头F9、F10这两方侧，在开口部2216c，有机半导体墨的表面轮廓偏向与相邻于开口部2216b的一侧以及相邻于开口部2216d的一侧不同的箭头F11、F12这两方侧。另外，因为使亲液层2219a、2219b、2219c、2219d的X轴方向上的各长度如图9(c)所示比实施方式2、3等中的长度短，所以能够有效地抑制涂敷到开口部2216b内的有机半导体墨与涂敷到开口部2216c内的有机半导体墨混合。
因此，在本实施方式的结构中，也能够获得与上述实施方式1同样的效果，在具备本实施方式涉及的TFT基板的有机EL显示面板以及有机EL显示装置中，与上述同样，也能够实现高质量且其制造时的高材料利用率。
此外，在本实施方式中，亲液层2219a、2219b、2219c、2219d也由与源电极2214a、2214b以及漏电极2214c、2214d相同的材料构成。但是，只要亲液性比绝缘层的亲液性高，不限于此。
[实施方式5]
使用图10(a)说明本发明的实施方式5涉及的TFT基板的结构。此外，图10(a)是与上述实施方式1中的TFT基板101的一部分相当的图。
如图10(a)所示，在本实施方式涉及的TFT基板中，由隔壁3016规定了3个开口部3016a、3016b、3016c。其中，对于开口部3016a，在其底部配置有连接布线3015，不是作为沟道部发挥功能的部分。
另一方面，在开口部3016b、3016c的各底部分别配置有源电极3014a、3014b以及漏电极3014c、3014d。源电极3014a、3014b和漏电极3014c、3014d分别具有T字状的平面形状，在各个开口部3016b、3016c内在X轴方向上延伸的部分彼此对向。而且，在开口部3016b的底部，与漏电极3014c在X轴方向上延伸的部分相比在Y轴方向上侧配设有亲液层3019a、3019b。同样，在开口部3016c的底部，与源电极3014b在X轴方向上延伸的部分相比在Y轴方向下侧配设有亲液层3019c、3019d。
如此，通过在开口部3016b、3016c分别配设亲液层3019a、3019b、3019c、3019d，分别涂敷到开口部3016b、3016c的有机半导体墨具有分别偏向箭头F13、F14侧的表面轮廓，能够抑制有机半导体墨的不希望的溢出以及与涂敷到相邻的开口部的有机半导体墨的混合。
在具有以上结构的本实施方式涉及的TFT基板中，能够获得与上述实施方式1同样的效果。另外，在具备本实施方式涉及的TFT基板的有机EL显示面板以及有机EL显示装置中，与上述同样，也能够实现高质量且其制造时的高材料利用率。
此外，在本实施方式中，亲液层3019a、3019b、3019c、3019d也由与源电极3014a、3014b以及漏电极3014c、3014d相同的材料构成。但是，只要亲液性比绝缘层的亲液性高，不限于此。
[实施方式6]
图10(b)说明本发明的实施方式6涉及的TFT基板的结构。此外，图10(b)是与上述实施方式1中的TFT基板101的一部分相当的图。
如图10(b)所示，在本实施方式涉及的TFT基板中，由隔壁3116规定了3个开口部3116a、3116b、3116c。其中，对于开口部3116a，在其底部配置有连接布线3115，不是作为沟道部发挥功能的部分。
另一方面，在开口部3116b、3116c的各底部，分别配置有源电极3114a、3114b以及漏电极3114c、3114d。源电极3114a、3114b和漏电极3114c、3114d分别具有梳状的平面形状，各梳齿部分彼此对向。而且，在开口部3116b的底部，与漏电极3114c的梳齿部分相比在Y轴方向上侧配设有亲液层3119a、3119b。同样，在开口部3116c的底部，与源电极3114b的梳齿部分相比在Y轴方向下侧配设有亲液层3119c、3119d。
如此，通过在开口部3116b、3116c分别配设亲液层3119a、3119b、3119c、3119d，分别涂敷到开口部3116b、3116c的有机半导体墨具有分别偏向箭头F15、F16侧的表面轮廓，能够抑制有机半导体墨的不希望的溢出以及与涂敷到相邻的开口部的有机半导体墨的混合。
在具有以上结构的本实施方式涉及的TFT基板中，能够获得与上述实施方式1同样的效果。另外，在具备本实施方式涉及的TFT基板的有机EL显示面板以及有机EL显示装置中，与上述同样，也能够实现高质量且其制造时的高材料利用率。
另外，在本实施方式中，因为源电极3114a、3114b以及漏电极3114c、3114d分别呈梳齿状，且彼此的梳齿部分对向，所以能够增大对向区域，能够使作为晶体管的特性提高。
此外，在本实施方式中，亲液层3119a、3119b、3119c、3119d也由与源电极3114a、3114b以及漏电极3114c、3114d相同的材料构成。但是，只要亲液性比绝缘层的亲液性高，不限于此。
[实施方式7]
使用图10(c)说明本发明的实施方式7涉及的TFT基板的结构。此外，图10(c)是与上述实施方式1中的TFT基板101的一部分相当的图。
如图10(c)所示，在本实施方式涉及的TFT基板中，由隔壁3216规定了3个开口部3216a、3216b、3216c。开口部3216a、3216b、3216c具有大致圆形的开口形状以及底部形状。3个开口部3216a、3216b、3216c中，对于开口部3216a，在其底部配置有连接布线3215，不是作为沟道部发挥功能的部分。
另一方面，在开口部3216b、3216c的各底部，分别配置有源电极3214a、3214b以及漏电极3214c、3214d。配置在开口部3216b、3216c的各底部的源电极3214a、3214b，分别呈对圆形加上矩形的部分而成的形状，漏电极3214c、3216d分别为圆弧状。
在开口部3216b的底部，与漏电极3214c的圆弧部分相比在Y轴方向上侧配设有亲液层3219a、3219b。同样，在开口部3216c的底部，在源电极3214b的矩形部分的根部的两侧配设有亲液层3219c、3219d。
如此，通过在开口部3216b、3216c分别配设亲液层3219a、3219b、3219c、3219d，分别涂敷到开口部3216b、3216c的有机半导体墨具有分别偏向箭头F17、F18侧的表面轮廓，能够抑制有机半导体墨的不希望的溢出以及与涂敷到相邻的开口部的有机半导体墨的混合。
在具有以上结构的本实施方式涉及的TFT基板中，能够获得与上述实施方式1同样的效果。另外，在具备本实施方式涉及的TFT基板的有机EL显示面板以及有机EL显示装置中，与上述同样，也能够实现高质量且其制造时的高材料利用率。
另外，在本实施方式涉及的TFT基板中，通过采用图10(c)所示形状的源电极3214a、3214b以及漏电极3214c、3214d，能够增大彼此的对向区域，进而能够减小“寄生电流(潜行电流)”。
此外，在本实施方式中，亲液层3219a、3219b、3219c、3219d也由与源电极3214a、3214b以及漏电极3214c、3214d相同的材料构成。但是，只要亲液性比绝缘层的亲液性高，不限于此。
[实施方式8]
使用图11(a)说明本发明的实施方式8涉及的TFT基板的结构。此外，图11(a)是与上述实施方式1中的图3相当的图，对于其他的结构，因为与上述实施方式1同样，所以省略图示以及说明。
如图11(a)所示，在本实施方式涉及的TFT基板中，由隔壁4016规定了3个开口部4016a、4016b、4016c。其中，对于开口部4016a，在其底部配置有连接布线4015，不是作为沟道部发挥功能的部分。
另外，在开口部4016b的底部配置有源电极4014a、漏电极4014c以及亲液层4019a、4019b，在开口部4016c的底部配置有源电极4014b、漏电极4014d以及亲液层4019c、4019d。
开口部4016b底部的源电极4014a和漏电极4014c以及开口部4016c底部的源电极4014b和漏电极4014d都呈正方形或长方形。而且，源电极4014a和漏电极4014c的各一边彼此对向，源电极4014b和漏电极4014d的各一边也彼此对向。
在本实施方式中，在开口部4016b的底部，亲液层4019a配设在相对于漏电极4014c的X轴方向左侧且开口部4016b底部的Y轴方向上侧，亲液层4019b配设在相对于漏电极4014c的X轴方向右侧且开口部4016b底部的Y轴方向上侧。此外，亲液层4019a、4019b都与源电极4014a和漏电极4014c都分离。
另一方面，在开口部4016c的底部，亲液层4019c配设在相对于源电极4014b的X轴方向左侧且开口部4016c底部的Y轴方向下侧，亲液层4019d配设在相对于源电极4014b的X轴方向右侧且开口部4016c底部的Y轴方向下侧。此外，对于亲液层4019c、4019d，也都与源电极4014b和漏电极4014d都分离。
在具有以上结构的本实施方式涉及的TFT基板中，在对开口部4016b、4016c涂敷有机半导体墨的情况下，在开口部4016b，有机半导体墨的表面轮廓偏向与相邻于开口部4016a的一侧不同的箭头F19侧，在开口部4016c，有机半导体墨的表面轮廓偏向与相邻于开口部4016b的一侧不同的箭头F20侧。
因此，在本实施方式的结构中，也能够获得与上述实施方式1同样的效果，在具备本实施方式涉及的TFT基板的有机EL显示面板以及有机EL显示装置中，与上述同样，也能够实现高质量且其制造时的高材料利用率。
此外，在本实施方式中，亲液层4019a、4019b、4019c、4019d也由与源电极4014a、4014b以及漏电极4014c、4014d相同的材料构成。但是，只要亲液性比绝缘层的亲液性高，不限于此。
[实施方式9]
使用图11(b)说明本发明的实施方式9涉及的TFT基板的结构。此外，图11(b)是与上述实施方式1中的图3相当的图，对于其他的结构，因为与上述实施方式1同样，所以省略图示以及说明。
如图11(b)所示，在本实施方式涉及的TFT基板中，由隔壁4116规定了3个开口部4116a、4116b、4116c。其中，对于开口部4116a，在其底部配置有连接布线4115，不是作为沟道部发挥功能的部分。
另外，在开口部4116b的底部配置有源电极4114a、漏电极4114c以及亲液层4119a、4119b，在开口部4116c的底部配置有源电极4114b、漏电极4114d以及亲液层4119c、4119d。
配设于开口部4116b内的漏电极4114c以及配设于开口部4116c内的漏电极4114d都呈在X轴方向上细长的长方形。漏电极4114c在X轴方向右侧的部分与隔壁4116的面向开口部4116b的侧面部接触，漏电极4114d在X轴方向左侧的部分与隔壁4116的面向开口部4116c的侧面部接触。
配设于开口部4116b内的源电极4114a以及配设于开口部4116c内的源电极4114b具有“コ”字状的平面形状以分别包围漏电极4114c和漏电极4114d的一部分。而且，源电极4114c、411d在Y轴方向的上下与隔壁4116的面向开口部4116b、4116c的各侧面部接触。
在本实施方式中，在开口部4116b的底部，亲液层4119a配设在相对于源电极4114a的X轴方向左侧且开口部4116b底部的Y轴方向上侧，亲液层4119b配设在相对于源电极4114a的X轴方向右侧且开口部4116b底部的Y轴方向上侧。此外，亲液层4119a、4119b都与源电极4114a和漏电极4114c都分离。
另一方面，在开口部4116c的底部，亲液层4119c配设在相对于源电极4114b的X轴方向左侧且开口部4116c底部的Y轴方向下侧，亲液层4119b配设在相对于源电极4114b的X轴方向右侧且开口部4116c底部的Y轴方向下侧。此外，对于亲液层4119c、4119d，也都与源电极4114b和漏电极4114d都分离。
在具有以上结构的本实施方式涉及的TFT基板中，在对开口部4116b、4116c涂敷有机半导体墨的情况下，在开口部4116b，有机半导体墨的表面轮廓偏向与相邻于开口部4116a的一侧不同的箭头F21侧，在开口部4116c，有机半导体墨的表面轮廓偏向与相邻于开口部4116b的一侧不同的箭头F22侧。
因此，在本实施方式的结构中，也能够获得与上述实施方式1同样的效果，在具备本实施方式涉及的TFT基板的有机EL显示面板以及有机EL显示装置中，与上述同样，也能够实现高质量且其制造时的高材料利用率。
此外，在本实施方式中，亲液层4119a、4119b、4119c、4119d也由与源电极4114a、4114b以及漏电极4114c、4114d相同的材料构成。但是，只要亲液性比绝缘层的亲液性高，不限于此。
[实施方式10]
使用图11(c)说明本发明的实施方式10涉及的TFT基板的结构。此外，图11(c)是与上述实施方式1中的图3相当的图，对于其他的结构，因为与上述实施方式1同样，所以省略图示以及说明。
如图11(c)所示，在本实施方式涉及的TFT基板中，由隔壁4216规定了3个开口部4216a、4216b、4216c。其中，对于开口部4216a，在其底部配置有连接布线4215，不是作为沟道部发挥功能的部分。
另外，在开口部4216b的底部配置有源电极4214a、漏电极4214c以及亲液层4219a、4219b，在开口部4216c的底部配置有源电极4214b、漏电极4214d以及亲液层4219c、4219d。
配设于开口部4216b内的源电极4214a和漏电极4214c以及配设于开口部4116c内的源电极4214b和漏电极4214d分别呈在Y轴方向上细长的长方形。而且，源电极4214a和漏电极4214c在Y轴方向的上下的部分与隔壁4216的面向开口部4216b的侧面部接触，源电极4214b和漏电极4214d在Y轴方向的上下的部分与隔壁4216的面向开口部4216c的侧面部接触。
在本实施方式中，在开口部4216b的底部，亲液层4219a配设在相对于源电极4214a的X轴方向左侧且开口部4216b底部的Y轴方向上侧，亲液层4219b配设在相对于漏电极4214c的X轴方向右侧且开口部4216b底部的Y轴方向上侧。此外，亲液层4219a、4219b都与源电极4214a和漏电极4214c都分离。另外，亲液层4219a与亲液层4219b相比，X轴方向上的宽度窄，在作为与开口部4216a相邻一侧的X轴方向左侧与隔壁4216的面向开口部4216b的侧面部分离。
在开口部4216c的底部，亲液层4219c配设在相对于源电极4214b的X轴方向左侧且开口部4216c底部的Y轴方向下侧，亲液层4219b配设在相对于漏电极4214d的X轴方向右侧且开口部4216c底部的Y轴方向下侧。此外，对于亲液层4219c、4219d，也都与源电极4214b和漏电极4214d都分离。
在具有以上结构的本实施方式涉及的TFT基板中，在对开口部4216b、4216c涂敷有机半导体墨的情况下，在开口部4216b，有机半导体墨的表面轮廓偏向与相邻于开口部4216a的一侧不同的箭头F23侧，在开口部4216c，有机半导体墨的表面轮廓偏向与相邻于开口部4216b的一侧不同的箭头F24侧。
因此，在本实施方式的结构中，也能够获得与上述实施方式1同样的效果，在具备本实施方式涉及的TFT基板的有机EL显示面板以及有机EL显示装置中，与上述同样，也能够实现高质量且其制造时的高材料利用率。
此外，在本实施方式中，亲液层4219a、4219b、4219c、4219d也由与源电极4214a、4214b以及漏电极4214c、4214d相同的材料构成。但是，只要亲液性比绝缘层的亲液性高，不限于此。
[实施方式11]
使用图12(a)说明本发明的实施方式11涉及的TFT基板的结构。此外，图12(a)是与上述实施方式1中的图3相当的图，对于其他的结构，因为与上述实施方式1等同样，所以省略图示以及说明。
如图12(a)所示，在本实施方式涉及的TFT基板中，由隔壁5016规定了5个开口部5016a、5016b、5016c、5016d、5016e。其中，对于开口部5016a、5016e，在其底部分别配置有连接布线5015a、5015e，不是作为沟道部发挥功能的部分。
此外，在本实施方式中，如图12(a)所示，开口部5016a和开口部5016e也都不是作为沟道部发挥功能的部分，但一方的开口部、例如开口部5016e是属于与相邻的子像素对应的TFT元件的，所述相邻的子像素不同于对应开口部5016a～5016d的子像素。
另外，在开口部5016b的底部配置有源电极5014a、漏电极5014d以及亲液层5019a，在开口部5016c的底部配置有源电极5014b、漏电极5014e以及亲液层5019b，在开口部5016d的底部配置有源电极5014c、漏电极5014f以及亲液层5019c。
开口部5016b底部的源电极5014a和漏电极5014d、开口部5016c底部的源电极5014b和漏电极5014e以及开口部5016d底部的源电极5014c和漏电极5014f分别呈正方形或长方形。而且，源电极5014a和漏电极5014d的各一边彼此对向，源电极5014b和漏电极5014e的各一边也彼此对向，源电极5014c和漏电极5014f的各一边彼此对向。
在本实施方式中，在开口部5016b的底部，亲液层5019a以在Y轴方向上侧与源电极5014a和漏电极5014d分离的状态配设。开口部5016c底部的亲液层5019b以在Y轴方向下侧与源电极5014b和漏电极5014e分离的状态配设。开口部5016d底部的亲液层5019c以在Y轴方向上侧与源电极5014c和漏电极5014f分离的状态配设。
在具有以上结构的本实施方式涉及的TFT基板中，在对开口部5016b、5016c、5016d涂敷有机半导体墨的情况下，在开口部5016b，有机半导体墨的表面轮廓偏向与相邻于开口部5016a的一侧以及相邻于开口部5016c的一侧不同的箭头F25侧，在开口部5016c，有机半导体墨的表面轮廓偏向与相邻于开口部5016b的一侧以及相邻于开口部5016d的一侧不同的箭头F26侧，在开口部5016d，有机半导体墨的表面轮廓偏向与相邻于开口部5016c的一侧以及相邻于开口部5016e的一侧不同的箭头F27侧。
因此，在本实施方式的结构中，也能够获得与上述实施方式1同样的效果，在具备本实施方式涉及的TFT基板的有机EL显示面板以及有机EL显示装置中，与上述同样，也能够实现高质量且其制造时的高材料利用率。
此外，在本实施方式中，亲液层5019a、5019b、5019c也由与源电极5014a、5014b、5014c以及漏电极5014d、5014e、5014f相同的材料构成。但是，只要亲液性比绝缘层的亲液性高，不限于此。
[实施方式12]
使用图12(b)说明本发明的实施方式12涉及的TFT基板的结构。此外，图12(b)是与上述实施方式1中的图3相当的图，对于其他的结构，因为与上述实施方式1等同样，所以省略图示以及说明。
如图12(b)所示，在本实施方式涉及的TFT基板中，由隔壁5116规定了6个开口部5116a、5116b、5116c、5116d、5116e、5116f。其中，对于开口部5116a、5116f，在其底部分别配置有连接布线5115a、5115f，不是作为沟道部发挥功能的部分。
此外，在本实施方式中，如图12(b)所示，开口部5116a和开口部5116f也都不是作为沟道部发挥功能的部分，但一方的开口部、例如开口部5116f是属于与相邻的子像素对应的TFT元件的，所述相邻的子像素不同于对应开口部5116a～5116e的子像素。
另外，在开口部5116b的底部配置有源电极5114a、漏电极5114e以及亲液层5119a，在开口部5116c的底部配置有源电极5114b、漏电极5114f以及亲液层5119b，在开口部5116d的底部配置有源电极5114c、漏电极5114g以及亲液层5119c，在开口部5116e的底部配置有源电极5114d、漏电极5114h以及亲液层5119d。
开口部5116b底部的源电极5114a和漏电极5114e、开口部5116c底部的源电极5114b和漏电极5114f、开口部5116d底部的源电极5114c和漏电极5114g以及开口部5116e底部的源电极5114d和漏电极5114h分别呈正方形或长方形。而且，源电极5114a和漏电极5114e的各一边彼此对向，源电极5114b和漏电极5114f的各一边也彼此对向，源电极5114c和漏电极5114g的各一边彼此对向，源电极5114d和漏电极5114h的各一边也彼此对向。
在本实施方式中，在开口部5116b的底部，亲液层5119a以在Y轴方向上侧与源电极5114a和漏电极5114e分离的状态配设。开口部5116c底部的亲液层5119b以在Y轴方向下侧与源电极5114b和漏电极5114f分离的状态配设。开口部5116d底部的亲液层5119c以在Y轴方向上侧与源电极5114c和漏电极5114g分离的状态配设。开口部5116e底部的亲液层5119d以在Y轴方向下侧与源电极5114d和漏电极5114h分离的状态配设。
在具有以上结构的本实施方式涉及的TFT基板中，在对开口部5116b、5116c、5116d、5116e涂敷有机半导体墨的情况下，在开口部5116b，有机半导体墨的表面轮廓偏向与相邻于开口部5116a的一侧、相邻于开口部5116c的一侧以及相邻于开口部5116d的一侧不同的箭头F28侧，在开口部5116c，有机半导体墨的表面轮廓偏向与相邻于开口部5116a的一侧、相邻于开口部5116b的一侧以及相邻于开口部5116e的一侧不同的箭头F29侧，在开口部5116d，有机半导体墨的表面轮廓偏向与相邻于开口部5116b的一侧、相邻于开口部5116e的一侧以及相邻于开口部5116f的一侧不同的箭头F30侧，在开口部5116e，有机半导体墨的表面轮廓偏向与相邻于开口部5116c的一侧、相邻于开口部5116d的一侧以及相邻于开口部5116f的一侧不同的箭头F31侧。
因此，在本实施方式的结构中，也能够获得与上述实施方式1同样的效果，在具备本实施方式涉及的TFT基板的有机EL显示面板以及有机EL显示装置中，与上述同样，也能够实现高质量且其制造时的高材料利用率。
此外，在本实施方式中，亲液层5119a、5119b、5119c、5119d也由与源电极5114a、5114b、5114c、5114d以及漏电极5114e、5114f、5114g、5114h相同的材料构成。但是，只要亲液性比绝缘层的亲液性高，不限于此。
[实施方式13]
使用图13说明本发明的实施方式13涉及的TFT基板的结构。此外，图13是与上述实施方式1中的图3相当的图，对于其他的结构，因为与上述实施方式1等同样，所以省略图示以及说明。
如图13所示，在本实施方式涉及的TFT基板中，由隔壁6016规定了7个开口部6016a、6016b、6016c、6016d、6016e、6016f、6016g。其中，对于开口部6016a、6016g，在其底部分别配置有连接布线6015a、6015g，不是作为沟道部发挥功能的部分。
此外，在本实施方式中，如图13所示，开口部6016a和开口部6016g都不是作为沟道部发挥功能的部分，但一方的开口部、例如开口部6016g是属于与相邻的子像素对应的TFT元件的，所述相邻的子像素不同于对应开口部6016a～6016f的子像素。
另外，在开口部6016b的底部配置有源电极6014a、漏电极6014f以及亲液层6019a，在开口部6016c的底部配置有源电极6014b、漏电极6014g以及亲液层6019b，在开口部6016d的底部配置有源电极6014c、漏电极6014h以及亲液层6019c、6019d，在开口部6016e的底部配置有源电极6014d、漏电极6014i以及亲液层6019e，在开口部6016f的底部配置有源电极6014e、漏电极6014j以及亲液层6019f。
开口部6016b底部的源电极6014a和漏电极6014f、开口部6016c底部的源电极6014b和漏电极6014g、开口部6016d底部的源电极6014c和漏电极6014h、开口部6016e底部的源电极6014d和漏电极6014i以及开口部6016f底部的源电极6014e和漏电极6014j分别呈正方形或长方形。而且，源电极6014a和漏电极6014f的各一边彼此对向，源电极6014b和漏电极6014g的各一边也彼此对向，源电极6014c和漏电极6014h的各一边也彼此对向，源电极6014d和漏电极6014i的各一边也彼此对向，源电极6014e和漏电极6014j的各一边也彼此对向。
在本实施方式中，在开口部6016b的底部，亲液层6019a以在Y轴方向上侧与源电极6014a和漏电极6014f分离的状态配设。开口部6016c底部的亲液层6019b以在Y轴方向下侧与源电极6014b和漏电极6014g分离的状态配设。开口部6016d底部的亲液层6019c以在Y轴方向上侧与源电极6014c和漏电极6014h分离的状态配设，亲液层6019d以在Y轴方向下侧与源电极6014c和漏电极6014h分离的状态配设。开口部6016e底部的亲液层6019e以在Y轴方向上侧与源电极6014d和漏电极6014i分离的状态配设。开口部6016f底部的亲液层6019f以在Y轴方向下侧与源电极6014e和漏电极6014j分离的状态配设。
在具有以上结构的本实施方式涉及的TFT基板中，在对开口部6016b、6016c、6016d、6016e、6016f涂敷有机半导体墨的情况下，在开口部6016b，有机半导体墨的表面轮廓偏向与相邻于开口部6016a的一侧、相邻于开口部6016c的一侧以及相邻于开口部6016d的一侧不同的箭头F32侧，在开口部6016c，有机半导体墨的表面轮廓偏向与相邻于开口部6016a的一侧、相邻于开口部6016b的一侧以及相邻于开口部6016d的一侧不同的箭头F33侧，在开口部6016d，有机半导体墨的表面轮廓偏向与相邻于开口部6016b的、开口部6016c的一侧以及相邻于开口部6016e、开口部6016f的一侧不同的箭头F34、F35侧，在开口部6016e，有机半导体墨的表面轮廓偏向与相邻于开口部6016d的一侧、相邻于开口部6016f的一侧以及相邻于开口部6016g的一侧不同的箭头F36侧，在开口部6016f，有机半导体墨的表面轮廓偏向与相邻于开口部6016d的一侧、相邻于开口部6016e的一侧以及相邻于开口部6016g的一侧不同的箭头F37侧。
因此，在本实施方式的结构中，也能够获得与上述实施方式1同样的效果，在具备本实施方式涉及的TFT基板的有机EL显示面板以及有机EL显示装置中，与上述同样，也能够实现高质量且其制造时的高材料利用率。
此外，在本实施方式中，亲液层6019a、6019b、6019c、6019d、6019e、6019f也由与源电极6014a、6014b、6014c、6014d、6014e以及漏电极6014f、6014g、6014h、6014i、6014j相同的材料构成。但是，只要亲液性比绝缘层的亲液性高，不限于此。
[其他事项]
在上述实施方式1～13的一部分中，作为一例采用了在开口部的底部在与一方侧相反的另一方侧存在绝缘层与有机半导体层直接接触而源电极和漏电极都不介于其间的部位的方式，但不限于此，只要根据与墨的表面轮廓之间的关系使露出的绝缘层的表面积成为相对大小的关系即可。
在上述实施方式1～13中，将用于有机EL显示面板10的TFT基板作为一个例子，但适用对象不限于此。例如也可以适用于液晶显示面板、场致发射显示面板等。进一步，也可以适用于电子纸等。
另外，上述实施方式1～13的各构成材料是作为一个例子示出的，也可以进行适当变更。
另外，如图2所示，在上述实施方式1涉及的有机EL显示面板10中，将顶部发射型的结构作为一个例子，但也可以采用底部发射型。在该情况下，可以适当变更各使用材料和布局设计。
另外，在上述说明中，关于隔壁规定的开口部的开口形状，作为一个例子示出了长方形或圆形，但除此以外，也可以采用各种开口形状的开口部。例如，如图14(a)所示，可以使相当于沟道部的开口部为正方形，如图14(b)所示，也可以是如一边为圆弧状、其余三边为直线的形状的开口部。另外，也可以将图14(c)所示的圆形的开口部适用于沟道部或非沟道部，设置将其周围的一部分包围的圆弧状的开口部。当然，也可以将沟道部和非沟道部的开口部的形状相互调换。
另外，在上述说明中，作为不想使有机半导体墨溢出的开口部，作为一例采用了用于与阳极等接触的开口部，但除此以外也可以采用各种开口部。例如，在已形成的TFT出现了不良的情况下，可以仅对不良单元(cell)采用新形成TFT来进行修补的修补用开口部。
另外，在TFT基板中的隔壁的应力非常大的情况等，可能发生挖孔来缓和应力的情况。在这种情况下，优选使墨不溢出到该应力缓和用的孔中。此外，对于应力缓和用的孔，虽然对于形成有机半导体层并没有特别问题，但原来向要形成有机半导体层的部位的有机半导体墨的量却减少了溢出到该孔中的量，从控制有机半导体层的层厚的观点出发并不优选。即，也考虑由于半导体墨的溢出对TFT的性能造成影响的情况。从这种观点出发，优选使有机半导体墨也不溢出到应力缓和用的孔中。
另外，在上述实施方式1～13中，对于亲液层1019a、1019b、2019a、2019b、2019c、2019d、2119a、2119b、2119c、2119d、2219a、2219b、2219c、2219d、3019a、3019b、3019c、3019d、3119a、3119b、3119c、3119d、3219a、3219b、3219c、3219d、4019a、4019b、4019c、4019d、4119a、4119b、4119c、4119d、4219a、4219b、4219c、4219d、5019a、5019b、5019c、5119a、5119b、5119c、5119d、6019a、6019b、6019c、6019d、6019e、6019f，使用与源电极1014a、1014b、2014a、2014b、2114a、2114b、2214a、2214b、3014a、3014b、3114a、3114b、3214a、3214b、4014a、4014b、4114a、4114b、4214a、4214b、5014a、5014b、5014c、5114a、5114b、5114c、5114d、6014a、6014b、6014c、6014d、6014e以及漏电极1014c、1014d、2014c、2014d、2114c、2114d、2214c、2214d、3014c、3014d、3114c、3114d、3214c、3214d、4014c、4014d、4114c、4114d、4214c、4214d、5014d、5014e、5014f、5114e、5114f、5114g、5114h、6014f、6014g、6014h、6014i、6014j相同的金属材料来形成，但对于使用材料，并不限定于此。可以使用不同的金属材料，也可以使用金属以外的材料例如树脂材料。在使用树脂材料形成亲液层的情况下，例如可以使用对用氟树脂形成的绝缘层(栅极绝缘层)去掉氟得到的材料。
此外，若如上述实施方式1～13所示将亲液层由与源电极和漏电极相同的金属材料来形成，则不会导致制造时的工序增加，从制造成本降低的观点出发是占优势的。
另外，在上述说明中，作为一个例子使用了具备用有机半导体墨形成的有机半导体层的结构，但本发明对于具备用无机半导体墨形成的无机半导体层的结构也可以采用同样的结构。而且，能够获得上述同样的效果。例如，作为无机半导体材料，可以使用无定形金属氧化物半导体。对于这样的半导体，从其透明性这一点来看，向显示器和电子纸等的应用受到期待。
在迁移率方面，这样的半导体也是能实现高性能液晶和有机EL(Electro-Luminescence，电致发光)等所要求的3～20cm2/Vs的材料。
作为无定形金属氧化物半导体的代表性材料，已知有包含铟(In)和锌(Zn)的无定形In-Zn-O氧化物半导体(a-InZnO)以及其中作为另一种金属成分还包含镓(Ga)的无定形In-Ga-Zn-O氧化物半导体(a-InGaZnO)等。
另外，对于这样的无机半导体，例如也可以参照国际申请WO2012/035281的记载。
进而，本发明不限于具有上述的不想使有机半导体墨溢出的开口部的方式，也可以适用于不具有不想使有机半导体墨溢出的开口部的方式。具体而言，在形成有机半导体层的2个以上的开口部相邻配置的方式中，也可以构成隔壁以使有机半导体墨不溢出到相邻的开口部中。在该情况中，能够按各开口部使有机半导体墨分离存在来进行成膜，因此与在跨越开口部之间存在有机半导体墨的状态下进行成膜的情况相比，更易于降低各开口部的有机半导体层的层厚的不均，其结果，能预见良好的半导体特性和材料利用率的提高。
产业上的可利用性
本发明能用于具备有机EL显示面板等面板的显示装置，对于实现高精细化时质量也高的TFT器件是有用的。

Claims (64)

1.一种薄膜晶体管器件，具备以相互隔开间隔的状态相邻配置的第1薄膜晶体管元件和第2薄膜晶体管元件，
各薄膜晶体管元件具备：
栅电极；
源电极和漏电极，其层叠形成在所述栅电极的上方，在与层叠方向垂直的方向上相互隔开间隔而排列设置；
绝缘层，其插置在所述栅电极与所述源电极及所述漏电极之间；
半导体层，其形成在所述源电极与所述漏电极之间的间隙以及所述源电极和所述漏电极上，与所述源电极和所述漏电极紧密接触；和
亲液层，其在所述绝缘层上与所述源电极和所述漏电极分离地形成，具有比所述绝缘层的亲液性高的亲液性，
在所述第1薄膜晶体管元件中的所述半导体层与所述第2薄膜晶体管元件中的所述半导体层之间，形成有对彼此之间进行区划的隔壁，
所述隔壁分别围绕所述第1薄膜晶体管元件中的所述源电极、所述漏电极以及所述亲液层各自的至少一部分和第2薄膜晶体管元件中的所述源电极、所述漏电极以及所述亲液层各自的至少一部分，且表面具有疏液性，
将通过围绕所述第1薄膜晶体管元件中的所述源电极、所述漏电极以及所述亲液层各自的至少一部分而构成的开口部作为第1开口部，将通过围绕所述第2薄膜晶体管元件中的所述源电极、所述漏电极以及所述亲液层各自的至少一部分而构成的开口部作为第2开口部时，
在所述隔壁，在以隔开间隔的状态与所述第1开口部相邻的一侧、且不同于与所述第2开口部相邻的一侧的一侧，设置有第3开口部，
所述第3开口部在其内部不形成半导体层，不是作为沟道部发挥功能的部分，
在俯视所述第1开口部的底部的情况下，所述第1开口部内的所述亲液层的表面积的中心位置，与所述第1开口部底部的面积的中心位置相比，向不同于与所述第3开口部相邻的一侧的一侧远离，
在俯视所述第1开口部的底部和所述第2开口部的底部的情况下，对于所述第1开口部和所述第2开口部的一方，其底部的所述亲液层的表面积的中心位置，与所述一方的开口部底部的面积的中心位置相比，向不同于与另一方的开口部相邻的一侧的一侧远离。
2.根据权利要求1所述的薄膜晶体管器件，
在所述第1开口部的底部，在与所述第3开口部相邻的一侧，存在所述绝缘层与所述半导体层直接接触而所述源电极、所述漏电极以及所述亲液层都不介于其间的部位。
3.根据权利要求2所述的薄膜晶体管器件，
在所述第1开口部的底部，所述绝缘层与所述半导体层直接接触而所述源电极、所述漏电极以及所述亲液层都不介于其间的部位，也存在于不同于与所述第3开口部相邻的一侧的一侧，
在俯视所述第1开口部的情况下，以所述第1开口部底部的中心位置为基准，与所述第3开口部相邻的一侧的所述绝缘层与所述半导体层直接接触的部位的面积大于不同于与所述第3开口部相邻的一侧的一侧的所述绝缘层与所述半导体层直接接触的部位的面积。
4.根据权利要求1所述的薄膜晶体管器件，
在俯视所述第1开口部的底部和所述第2开口部的底部的情况下，对于所述第1开口部和所述第2开口部的另一方，其底部的所述亲液层的表面积的中心位置，与所述另一方的开口部底部的面积的中心位置相比，也向不同于与所述一方的开口部相邻的一侧的一侧远离。
5.根据权利要求2所述的薄膜晶体管器件，
在俯视所述第1开口部的底部和所述第2开口部的底部的情况下，对于所述第1开口部和所述第2开口部的另一方，其底部的所述亲液层的表面积的中心位置，与所述另一方的开口部底部的面积的中心位置相比，也向不同于与所述一方的开口部相邻的一侧的一侧远离。
6.根据权利要求3所述的薄膜晶体管器件，
在俯视所述第1开口部的底部和所述第2开口部的底部的情况下，对于所述第1开口部和所述第2开口部的另一方，其底部的所述亲液层的表面积的中心位置，与所述另一方的开口部底部的面积的中心位置相比，也向不同于与所述一方的开口部相邻的一侧的一侧远离。
7.根据权利要求1所述的薄膜晶体管器件，
所述第3开口部、所述第1开口部以及所述第2开口部在俯视时按该顺序直列配置，
所述第1开口部内的所述亲液层的表面积的中心位置，与所述第1开口部底部的面积的中心位置相比，向与所述直列配置的方向垂直的方向的一方远离，
所述第2开口部内的所述亲液层的表面积的中心位置，与所述第2开口部底部的面积的中心位置相比，向与所述直列配置的方向垂直的方向的一方远离。
8.根据权利要求2所述的薄膜晶体管器件，
所述第3开口部、所述第1开口部以及所述第2开口部在俯视时按该顺序直列配置，
所述第1开口部内的所述亲液层的表面积的中心位置，与所述第1开口部底部的面积的中心位置相比，向与所述直列配置的方向垂直的方向的一方远离，
所述第2开口部内的所述亲液层的表面积的中心位置，与所述第2开口部底部的面积的中心位置相比，向与所述直列配置的方向垂直的方向的一方远离。
9.根据权利要求3所述的薄膜晶体管器件，
所述第3开口部、所述第1开口部以及所述第2开口部在俯视时按该顺序直列配置，
所述第1开口部内的所述亲液层的表面积的中心位置，与所述第1开口部底部的面积的中心位置相比，向与所述直列配置的方向垂直的方向的一方远离，
所述第2开口部内的所述亲液层的表面积的中心位置，与所述第2开口部底部的面积的中心位置相比，向与所述直列配置的方向垂直的方向的一方远离。
10.根据权利要求4所述的薄膜晶体管器件，
所述第3开口部、所述第1开口部以及所述第2开口部在俯视时按该顺序直列配置，
所述第1开口部内的所述亲液层的表面积的中心位置，与所述第1开口部底部的面积的中心位置相比，向与所述直列配置的方向垂直的方向的一方远离，
所述第2开口部内的所述亲液层的表面积的中心位置，与所述第2开口部底部的面积的中心位置相比，向与所述直列配置的方向垂直的方向的一方远离。
11.根据权利要求5所述的薄膜晶体管器件，
所述第3开口部、所述第1开口部以及所述第2开口部在俯视时按该顺序直列配置，
所述第1开口部内的所述亲液层的表面积的中心位置，与所述第1开口部底部的面积的中心位置相比，向与所述直列配置的方向垂直的方向的一方远离，
所述第2开口部内的所述亲液层的表面积的中心位置，与所述第2开口部底部的面积的中心位置相比，向与所述直列配置的方向垂直的方向的一方远离。
12.根据权利要求6所述的薄膜晶体管器件，
所述第3开口部、所述第1开口部以及所述第2开口部在俯视时按该顺序直列配置，
所述第1开口部内的所述亲液层的表面积的中心位置，与所述第1开口部底部的面积的中心位置相比，向与所述直列配置的方向垂直的方向的一方远离，
所述第2开口部内的所述亲液层的表面积的中心位置，与所述第2开口部底部的面积的中心位置相比，向与所述直列配置的方向垂直的方向的一方远离。
13.根据权利要求7所述的薄膜晶体管器件，
所述第1开口部内的所述亲液层的表面积的中心位置远离于所述第1开口部底部的面积的中心位置的方向、与所述第2开口部内的所述亲液层的表面积的中心位置远离于所述第2开口部底部的面积的中心位置的方向为反向。
14.根据权利要求8所述的薄膜晶体管器件，
所述第1开口部内的所述亲液层的表面积的中心位置远离于所述第1开口部底部的面积的中心位置的方向、与所述第2开口部内的所述亲液层的表面积的中心位置远离于所述第2开口部底部的面积的中心位置的方向为反向。
15.根据权利要求9所述的薄膜晶体管器件，
所述第1开口部内的所述亲液层的表面积的中心位置远离于所述第1开口部底部的面积的中心位置的方向、与所述第2开口部内的所述亲液层的表面积的中心位置远离于所述第2开口部底部的面积的中心位置的方向为反向。
16.根据权利要求10所述的薄膜晶体管器件，
所述第1开口部内的所述亲液层的表面积的中心位置远离于所述第1开口部底部的面积的中心位置的方向、与所述第2开口部内的所述亲液层的表面积的中心位置远离于所述第2开口部底部的面积的中心位置的方向为反向。
17.根据权利要求11所述的薄膜晶体管器件，
所述第1开口部内的所述亲液层的表面积的中心位置远离于所述第1开口部底部的面积的中心位置的方向、与所述第2开口部内的所述亲液层的表面积的中心位置远离于所述第2开口部底部的面积的中心位置的方向为反向。
18.根据权利要求12所述的薄膜晶体管器件，
所述第1开口部内的所述亲液层的表面积的中心位置远离于所述第1开口部底部的面积的中心位置的方向、与所述第2开口部内的所述亲液层的表面积的中心位置远离于所述第2开口部底部的面积的中心位置的方向为反向。
19.根据权利要求1～18中任一项所述的薄膜晶体管器件，
在所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自中，所述亲液层以与所述源电极和所述漏电极相同的材料构成。
20.根据权利要求1～18中任一项所述的薄膜晶体管器件，
在俯视所述第1开口部的底部的情况下，所述源电极和所述漏电极各自的表面积的中心位置与所述第1开口部底部的中心位置一致，
在俯视所述第2开口部的底部的情况下，所述源电极和所述漏电极各自的表面积的中心位置与所述第2开口部底部的中心位置一致。
21.根据权利要求19所述的薄膜晶体管器件，
在俯视所述第1开口部的底部的情况下，所述源电极和所述漏电极各自的表面积的中心位置与所述第1开口部底部的中心位置一致，
在俯视所述第2开口部的底部的情况下，所述源电极和所述漏电极各自的表面积的中心位置与所述第2开口部底部的中心位置一致。
22.根据权利要求1～18中任一项所述的薄膜晶体管器件，
在俯视所述第1开口部的底部的情况下，所述源电极、所述漏电极和所述亲液层的表面积之和的中心位置从所述第1开口部底部的面积的中心位置向不同于与所述第3开口部相邻的一侧的一侧远离，
在俯视所述第2开口部的底部的情况下，所述源电极、所述漏电极和所述亲液层的表面积之和的中心位置从所述第2开口部底部的面积的中心位置向不同于与所述第1开口部相邻的一侧的一侧远离。
23.根据权利要求19所述的薄膜晶体管器件，
在俯视所述第1开口部的底部的情况下，所述源电极、所述漏电极和所述亲液层的表面积之和的中心位置从所述第1开口部底部的面积的中心位置向不同于与所述第3开口部相邻的一侧的一侧远离，
在俯视所述第2开口部的底部的情况下，所述源电极、所述漏电极和所述亲液层的表面积之和的中心位置从所述第2开口部底部的面积的中心位置向不同于与所述第1开口部相邻的一侧的一侧远离。
24.根据权利要求20所述的薄膜晶体管器件，
在俯视所述第1开口部的底部的情况下，所述源电极、所述漏电极和所述亲液层的表面积之和的中心位置从所述第1开口部底部的面积的中心位置向不同于与所述第3开口部相邻的一侧的一侧远离，
在俯视所述第2开口部的底部的情况下，所述源电极、所述漏电极和所述亲液层的表面积之和的中心位置从所述第2开口部底部的面积的中心位置向不同于与所述第1开口部相邻的一侧的一侧远离。
25.根据权利要求21所述的薄膜晶体管器件，
在俯视所述第1开口部的底部的情况下，所述源电极、所述漏电极和所述亲液层的表面积之和的中心位置从所述第1开口部底部的面积的中心位置向不同于与所述第3开口部相邻的一侧的一侧远离，
在俯视所述第2开口部的底部的情况下，所述源电极、所述漏电极和所述亲液层的表面积之和的中心位置从所述第2开口部底部的面积的中心位置向不同于与所述第1开口部相邻的一侧的一侧远离。
26.根据权利要求1～18中任一项所述的薄膜晶体管器件，
在所述第1开口部的底部，所述亲液层在与所述第3开口部相邻的一侧与面向所述第1开口部的所述隔壁的侧面部分离，且在不同于与所述第3开口部相邻的一侧的一侧与面向所述第1开口部的所述隔壁的侧面部接触。
27.根据权利要求19所述的薄膜晶体管器件，
在所述第1开口部的底部，所述亲液层在与所述第3开口部相邻的一侧与面向所述第1开口部的所述隔壁的侧面部分离，且在不同于与所述第3开口部相邻的一侧的一侧与面向所述第1开口部的所述隔壁的侧面部接触。
28.根据权利要求20所述的薄膜晶体管器件，
在所述第1开口部的底部，所述亲液层在与所述第3开口部相邻的一侧与面向所述第1开口部的所述隔壁的侧面部分离，且在不同于与所述第3开口部相邻的一侧的一侧与面向所述第1开口部的所述隔壁的侧面部接触。
29.根据权利要求21所述的薄膜晶体管器件，
在所述第1开口部的底部，所述亲液层在与所述第3开口部相邻的一侧与面向所述第1开口部的所述隔壁的侧面部分离，且在不同于与所述第3开口部相邻的一侧的一侧与面向所述第1开口部的所述隔壁的侧面部接触。
30.根据权利要求22所述的薄膜晶体管器件，
在所述第1开口部的底部，所述亲液层在与所述第3开口部相邻的一侧与面向所述第1开口部的所述隔壁的侧面部分离，且在不同于与所述第3开口部相邻的一侧的一侧与面向所述第1开口部的所述隔壁的侧面部接触。
31.根据权利要求23所述的薄膜晶体管器件，
在所述第1开口部的底部，所述亲液层在与所述第3开口部相邻的一侧与面向所述第1开口部的所述隔壁的侧面部分离，且在不同于与所述第3开口部相邻的一侧的一侧与面向所述第1开口部的所述隔壁的侧面部接触。
32.根据权利要求24所述的薄膜晶体管器件，
在所述第1开口部的底部，所述亲液层在与所述第3开口部相邻的一侧与面向所述第1开口部的所述隔壁的侧面部分离，且在不同于与所述第3开口部相邻的一侧的一侧与面向所述第1开口部的所述隔壁的侧面部接触。
33.根据权利要求25所述的薄膜晶体管器件，
在所述第1开口部的底部，所述亲液层在与所述第3开口部相邻的一侧与面向所述第1开口部的所述隔壁的侧面部分离，且在不同于与所述第3开口部相邻的一侧的一侧与面向所述第1开口部的所述隔壁的侧面部接触。
34.根据权利要求1～18中任一项所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
35.根据权利要求19所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
36.根据权利要求20所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
37.根据权利要求21所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
38.根据权利要求22所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
39.根据权利要求23所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
40.根据权利要求24所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
41.根据权利要求25所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
42.根据权利要求26所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
43.根据权利要求27所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
44.根据权利要求28所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
45.根据权利要求29所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
46.根据权利要求30所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
47.根据权利要求31所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
48.根据权利要求32所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
49.根据权利要求33所述的薄膜晶体管器件，
所述隔壁的表面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏性高，且所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述绝缘层的与所述半导体层接触的接触面的疏液性比所述第1薄膜晶体管元件和所述第2薄膜晶体管元件各自的所述源电极、所述漏电极以及所述亲液层的各表面的疏液性高。
50.根据权利要求1～18、21、23～25、27～33、35～49中任一项所述的薄膜晶体管器件，
在所述第3开口部的底部形成有与所述第1薄膜晶体管元件中的所述源电极和所述漏电极的一方、或所述第2薄膜晶体管元件中的所述源电极和所述漏电极的一方电连接的布线。
51.根据权利要求19所述的薄膜晶体管器件，
在所述第3开口部的底部形成有与所述第1薄膜晶体管元件中的所述源电极和所述漏电极的一方、或所述第2薄膜晶体管元件中的所述源电极和所述漏电极的一方电连接的布线。
52.根据权利要求20所述的薄膜晶体管器件，
在所述第3开口部的底部形成有与所述第1薄膜晶体管元件中的所述源电极和所述漏电极的一方、或所述第2薄膜晶体管元件中的所述源电极和所述漏电极的一方电连接的布线。
53.根据权利要求22所述的薄膜晶体管器件，
在所述第3开口部的底部形成有与所述第1薄膜晶体管元件中的所述源电极和所述漏电极的一方、或所述第2薄膜晶体管元件中的所述源电极和所述漏电极的一方电连接的布线。
54.根据权利要求26所述的薄膜晶体管器件，
在所述第3开口部的底部形成有与所述第1薄膜晶体管元件中的所述源电极和所述漏电极的一方、或所述第2薄膜晶体管元件中的所述源电极和所述漏电极的一方电连接的布线。
55.根据权利要求34所述的薄膜晶体管器件，
在所述第3开口部的底部形成有与所述第1薄膜晶体管元件中的所述源电极和所述漏电极的一方、或所述第2薄膜晶体管元件中的所述源电极和所述漏电极的一方电连接的布线。
56.一种有机EL显示元件，具备：
权利要求1～55中任一项所述的薄膜晶体管器件；
平坦化膜，其设置在所述薄膜晶体管器件的上方，形成有接触孔；
下部电极，其形成在所述平坦化膜上以及所述平坦化膜的面向所述接触孔的侧面上，与所述漏电极或所述源电极电连接；
上部电极，其形成在所述下部电极的上方；以及
有机发光层，其插置在所述下部电极与所述上部电极之间，
所述接触孔与所述第3开口部连通。
57.一种有机EL显示装置，具备权利要求56所述的有机EL显示元件。
58.一种薄膜晶体管器件的制造方法，包括：
第1工序，在基板上形成以相互隔开间隔的状态相邻的第1栅电极和第2栅电极；
第2工序，形成绝缘层以将所述第1栅电极和所述第2栅电极的上方覆盖；
第3工序，在所述绝缘层上，与所述第1栅电极对应而以在与所述绝缘层的层厚方向垂直的方向上相互隔开间隔的状态排列设置第1源电极和第1漏电极、且以与所述第1源电极和所述第1漏电极都分离的状态形成亲液性比所述绝缘层的亲液性高的第1亲液层，并且，与所述第2栅电极对应而以在与所述绝缘层的层厚方向垂直的方向上相互隔开间隔的状态排列设置第2源电极和第2漏电极、且以与所述第2源电极和所述第2漏电极都分离的状态形成亲液性比所述绝缘层的亲液性高的第2亲液层；
第4工序，在所述绝缘层上，以将所述第1源电极和所述第2源电极之上以及所述第1漏电极和所述第2漏电极之上及其周边区域覆盖的状态，层叠感光性抗蚀剂材料；
第5工序，通过对所述层叠的感光性抗蚀剂材料进行掩模曝光而进行图案化来形成隔壁，所述隔壁分别围绕所述第1源电极、所述第1漏电极以及所述第1亲液层各自的至少一部分和所述第2源电极、所述第2漏电极以及所述第2亲液层各自的至少一部分，且表面具有疏液性；
第6工序，对第1开口部的内部和第2开口部的内部分别涂敷半导体材料并使其干燥，形成第1半导体层和第2半导体层，所述第1开口部是通过围绕所述第1源电极、所述第1漏电极以及所述第1亲液层各自的至少一部分而构成的开口部，所述第2开口部是通过围绕所述第2源电极、所述第2漏电极以及所述第2亲液层各自的至少一部分而构成的开口部，所述第1半导体层与所述第1源电极和所述第1漏电极紧密接触，所述第2半导体层与所述第2源电极和所述第2漏电极紧密接触，
在所述第5工序中形成所述隔壁以使得：
在以隔开间隔的状态与所述第1开口部相邻的一侧、且不同于与所述第2开口部相邻的一侧的一侧，还设置有第3开口部，
在俯视所述第1开口部的底部的情况下，所述第1开口部内的所述第1亲液层的表面积的中心位置，与所述第1开口部底部的面积的中心位置相比，向不同于与所述第3开口部相邻的一侧的一侧远离，
在俯视所述第1开口部的底部和所述第2开口部的底部的情况下，对于所述第1开口部和所述第2开口部的一方，其底部的亲液层的表面积的中心位置，与所述一方的开口部底部的面积的中心位置相比，向不同于与另一方的开口部相邻的一侧的一侧远离。
59.根据权利要求58所述的薄膜晶体管器件的制造方法，
在所述第3工序中，通过经过在所述绝缘层上成膜金属膜的子工序和对所述金属膜进行蚀刻的子工序，形成所述第1源电极、所述第1漏电极以及所述第1亲液层和所述第2源电极、所述第2漏电极以及所述第2亲液层。
60.根据权利要求58所述的薄膜晶体管器件的制造方法，
在所述第5工序中形成所述隔壁以使得：
在所述第1开口部的底部，在与所述第3开口部相邻的一侧，存在所述绝缘层与所述第1半导体层直接接触而所述源电极、所述漏电极以及所述亲液层都不介于其间的部位。
61.根据权利要求59所述的薄膜晶体管器件的制造方法，
在所述第5工序中形成所述隔壁以使得：
在所述第1开口部的底部，在与所述第3开口部相邻的一侧，存在所述绝缘层与所述第1半导体层直接接触而所述源电极、所述漏电极以及所述亲液层都不介于其间的部位。
62.根据权利要求60所述的薄膜晶体管器件的制造方法，
在所述第5工序中形成所述隔壁以使得：
在所述第1开口部的底部，所述绝缘层与所述第1半导体层直接接触而所述源电极、所述漏电极以及所述亲液层都不介于其间的部位，也存在于不同于与所述第3开口部相邻的一侧的一侧，
在俯视所述第1开口部的情况下，以所述第1开口部底部的中心位置为基准，与所述第3开口部相邻的一侧的所述绝缘层与所述第1半导体层直接接触的部位的面积大于不同于与所述第3开口部相邻的一侧的一侧的所述绝缘层与所述第1半导体层直接接触的部位的面积。
63.根据权利要求61所述的薄膜晶体管器件的制造方法，
在所述第5工序中形成所述隔壁以使得：
在所述第1开口部的底部，所述绝缘层与所述第1半导体层直接接触而所述源电极、所述漏电极以及所述亲液层都不介于其间的部位，也存在于不同于与所述第3开口部相邻的一侧的一侧，
在俯视所述第1开口部的情况下，以所述第1开口部底部的中心位置为基准，与所述第3开口部相邻的一侧的所述绝缘层与所述第1半导体层直接接触的部位的面积大于不同于与所述第3开口部相邻的一侧的一侧的所述绝缘层与所述第1半导体层直接接触的部位的面积。
64.根据权利要求58～63中任一项所述的薄膜晶体管器件的制造方法，
在所述第2工序～所述第6工序中，
使所述隔壁的表面的疏液性比所述绝缘层的与所述第1半导体层和所述第2半导体层接触的各接触面的疏液性高，并且，使所述绝缘层的与所述第1半导体层和所述第2半导体层接触的接触面的疏液性比所述第1源电极和所述第2源电极、所述第1漏电极和所述第2漏电极以及所述第1亲液层和所述第2亲液层的各表面的疏液性高。
CN201280009472.2A 2011-11-14 2012-09-21 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置 Active CN103384911B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011248804 2011-11-14
JP248804/2011 2011-11-14
PCT/JP2012/005995 WO2013073086A1 (ja) 2011-11-14 2012-09-21 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置

Publications (2)

Publication Number Publication Date
CN103384911A CN103384911A (zh) 2013-11-06
CN103384911B true CN103384911B (zh) 2016-09-28

Family

ID=48429191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280009472.2A Active CN103384911B (zh) 2011-11-14 2012-09-21 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置

Country Status (4)

Country Link
US (1) US8969884B2 (zh)
JP (1) JPWO2013073086A1 (zh)
CN (1) CN103384911B (zh)
WO (1) WO2013073086A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013073088A1 (ja) 2011-11-14 2015-04-02 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
WO2014156134A1 (ja) 2013-03-26 2014-10-02 パナソニック株式会社 電子デバイス及び電子デバイスの製造方法
KR102295584B1 (ko) * 2014-10-31 2021-08-27 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 표시 장치
KR20160055519A (ko) * 2014-11-10 2016-05-18 삼성디스플레이 주식회사 유기발광 표시패널 및 그 제조방법
JP6088012B1 (ja) 2015-09-02 2017-03-01 日本写真印刷株式会社 能動素子、および能動素子の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1815686A (zh) * 2004-12-17 2006-08-09 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5443922A (en) 1991-11-07 1995-08-22 Konica Corporation Organic thin film electroluminescence element
JPH05163488A (ja) 1991-12-17 1993-06-29 Konica Corp 有機薄膜エレクトロルミネッセンス素子
JP4517583B2 (ja) 2003-05-09 2010-08-04 セイコーエプソン株式会社 線パターン形成方法およびデバイスの製造方法
KR20070033144A (ko) 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법
KR20070052067A (ko) 2005-11-16 2007-05-21 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4996846B2 (ja) * 2005-11-22 2012-08-08 株式会社日立製作所 電界効果トランジスタ及びその製造方法
JP4961819B2 (ja) 2006-04-26 2012-06-27 株式会社日立製作所 電界効果トランジスタ及びその製造方法
JP5103957B2 (ja) * 2007-03-13 2012-12-19 コニカミノルタホールディングス株式会社 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法
JP5216237B2 (ja) 2007-05-16 2013-06-19 パナソニック株式会社 半導体素子及びその製造方法
JP4280301B2 (ja) 2007-05-31 2009-06-17 パナソニック株式会社 有機ｅｌ素子、およびその製造方法
JP5256676B2 (ja) * 2007-09-21 2013-08-07 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5417732B2 (ja) 2008-03-31 2014-02-19 住友化学株式会社 親液撥液パターンの形成方法および有機エレクトロルミネッセンス素子の製造方法
KR101534007B1 (ko) 2008-04-14 2015-07-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP2009272523A (ja) * 2008-05-09 2009-11-19 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2010093093A (ja) * 2008-10-09 2010-04-22 Hitachi Ltd 半導体装置およびその製造方法
US8420465B2 (en) 2008-11-19 2013-04-16 Konica Minolta Holdings, Inc. Organic thin film transistor manufacturing method and organic thin film transistor
JP4951151B2 (ja) 2009-06-29 2012-06-13 パナソニック株式会社 有機ｅｌディスプレイパネル
KR20150010776A (ko) 2010-02-05 2015-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
EP2563097B1 (en) 2010-04-19 2016-11-23 Joled Inc. Organic el display panel and organic el display device equipped with same, and production method for organic el display panel
WO2012035281A1 (en) 2010-09-13 2012-03-22 Panasonic Corporation Method for manufacturing a metal oxide semiconductor
WO2013073089A1 (ja) * 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
JPWO2013073088A1 (ja) 2011-11-14 2015-04-02 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1815686A (zh) * 2004-12-17 2006-08-09 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103384911A (zh) 2013-11-06
US8969884B2 (en) 2015-03-03
JPWO2013073086A1 (ja) 2015-04-02
US20130334513A1 (en) 2013-12-19
WO2013073086A1 (ja) 2013-05-23

Similar Documents

Publication Publication Date Title
CN103380490B (zh) 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
CN103370776B (zh) 薄膜晶体管元件及其制造方法、有机el显示元件、以及有机el显示装置
CN103460357B (zh) 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
CN103650150A (zh) 薄膜晶体管、显示面板以及薄膜晶体管的制造方法
CN103370775B (zh) 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
CN103384911B (zh) 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
CN103503124B (zh) 薄膜晶体管元件及其制造方法、有机el显示元件及其制造方法、以及有机el显示装置
KR20150024228A (ko) 발광 소자, 트랜지스터 및 격벽
CN103503153B (zh) 薄膜晶体管元件及其制造方法、有机el显示元件和有机el显示装置
JP2013105895A (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
JP2013105894A (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant