[go: up one dir, main page]

CN102915983A - 嵌埋有中介层的封装基板及其制法 - Google Patents

嵌埋有中介层的封装基板及其制法 Download PDF

Info

Publication number
CN102915983A
CN102915983A CN2012102661870A CN201210266187A CN102915983A CN 102915983 A CN102915983 A CN 102915983A CN 2012102661870 A CN2012102661870 A CN 2012102661870A CN 201210266187 A CN201210266187 A CN 201210266187A CN 102915983 A CN102915983 A CN 102915983A
Authority
CN
China
Prior art keywords
base plate
packaging
embedded
intermediary layer
multilayer interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102661870A
Other languages
English (en)
Other versions
CN102915983B (zh
Inventor
胡迪群
刘汉诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Unimicron Technology Corp
Original Assignee
Industrial Technology Research Institute ITRI
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI, Unimicron Technology Corp filed Critical Industrial Technology Research Institute ITRI
Publication of CN102915983A publication Critical patent/CN102915983A/zh
Application granted granted Critical
Publication of CN102915983B publication Critical patent/CN102915983B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种嵌埋有中介层的封装基板及其制法，该封装基板包括承载件与中介层，该承载件具有相对的顶表面和底表面、与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，该凹槽的底面具有多个第一电性连接端，该中介层设于该凹槽中，且具有相对的第一表面与第二表面及多个贯穿该第一表面与第二表面的导电穿孔，该导电穿孔邻近该第一表面的一端、与邻近该第二表面的一端上分别形成有第一电性连接垫与对应接置于该第一电性连接端上的第二电性连接垫。相比于现有技术，本发明能有效改善现有封装基板的产品可靠度不佳等问题。

Description

嵌埋有中介层的封装基板及其制法
技术领域
本发明涉及一种封装基板及其制法，尤指一种嵌埋有中介层的封装基板及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品在型态上逐渐趋于轻薄短小，在功能上则逐渐迈入高性能、多功能、与高速度化的研发方向。请参阅图1，其为现有覆晶式封装结构的剖视图。
如图1所示，该封装结构的工艺通过先提供一具有核心板102、及相对的第一表面10a与第二表面10b的双马来酰亚胺-三氮杂苯（Bismaleimide-Triazine，简称BT）封装基板10，且于该封装基板10的第一表面10a具有覆晶焊垫100；再借由焊料凸块11电性连接半导体芯片12的电极垫120；接着，于该封装基板10的第一表面10a与该半导体芯片12之间形成底胶17，以包覆该焊料凸块11；又于该封装基板10的第二表面10b具有植球垫101，以借由焊球13电性连接例如为印刷电路板的另一外部电子装置(未表示于图中)。
然而，因该半导体芯片12属尺寸为45nm以下的工艺，所以于后端工艺(Back-End Of Line，简称BEOL)中将采用极低介电系数(Extremelow-k，简称ELK)或超低介电常数(Ultra low-k，简称ULK)的介电材料，但该低介电系数的介电材料通常的特性为多孔且易脆，以致于当进行覆晶封装后，在进行信赖度的热循环测试时，将因该封装基板10与该半导体芯片12之间的热膨胀系数(thermal expansion coefficient，简称CTE)差异过大，而导致该焊料凸块11容易因热应力不均而产生破裂，使该半导体芯片12产生破裂，造成产品可靠度不佳。
此外，随着电子产品更趋于轻薄短小及功能不断提升的需求，该半导体芯片12的布线密度愈来愈高，甚至以纳米尺寸做为基本单位，因而各该电极垫120之间的间距更小；然而，现有封装基板10的覆晶焊垫100的间距是以微米尺寸做为基本单位，而无法有效缩小至对应该半导体芯片12的电极垫120的间距的大小，导致虽有高线路密度的半导体芯片12，却未有可配合的封装基板，以致于无法有效生产电子产品。
因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的封装基板的产品可靠度不佳等缺点，本发明的主要目的在于揭露一种嵌埋有中介层的封装基板及其制法，能有效改善现有封装基板的产品可靠度不佳等问题。
本发明的嵌埋有中介层的封装基板，包括：承载件，其具有相对的顶表面和底表面与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及中介层，其设于该凹槽中，并具有相对的第一表面与第二表面及多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，以供半导体芯片接置并电性连接于该第一电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上。
本发明揭露另一种嵌埋有中介层的封装基板，其包括：承载件，其具有相对的顶表面和底表面、与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及中介层，其设于该凹槽中，并具有相对的第一表面与第二表面及多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上，于该第一表面与第一电性连接垫上形成有线路重布层，该线路重布层的最外层具有多个延伸电性连接垫，以供半导体芯片接置并电性连接。
本发明又揭露一种嵌埋有中介层的封装基板的制法，其包括：准备一承载件，其具有相对的顶表面和底表面与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及将一具有相对的第一表面与第二表面的中介层设于该凹槽中，该中介层并具有多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上。
由上可知，本发明的嵌埋有中介层的封装基板借由中介层以解决现有缺乏可配合的封装基板的问题，且不会改变IC产业原本的供应链(supply chain)及基础设备(infrastructure)；此外，借由将半导体芯片设于该中介层上，且该中介层的热膨胀系数与半导体芯片的热膨胀系数相近，所以可避免该半导体芯片与该中介层之间产生过大热应力，而有效使产品的可靠度提升；此外，本发明将中介层嵌埋于封装基板中，而不会增加封装基板的厚度；此外，本发明还可于封装基板中埋设金属柱、金属块或金属板，以将封装基板与半导体芯片所产生的热量迅速排出，进而避免封装基板于热循环测试或产品使用过程中因热应力过大而损坏。
附图说明
图1为现有覆晶封装结构的剖视图；
图2A至图2L为本发明的封装基板的中介层及其制法的剖视图，其中，图2K’与图2L’分别为图2K与图2L的另一实施例；以及
图3A至图3G-5为本发明的嵌埋有中介层的封装基板及其制法的剖视图，其中，图3F’为图3F的另一实施例，图3G-1’、图3G-2、图3G-3、图3G-4与图3G-5为图3G-1的其它实施例。
主要组件符号说明
10              封装基板
10a,20a        第一表面
10b,20b    第二表面
100        覆晶焊垫
101        植球垫
102        核心板
11,27      焊料凸块
12,40      半导体芯片
13,36      焊球
120,41     电极垫
17,35      底胶
2          中介层
20         板体
200        凹孔
200’      穿孔
21         绝缘层
22         导电层
23         金属层
23a        端
24a,24a’  第一电性连接垫
24b        第二电性连接垫
25         粘着层
26         第一承载件
28         第二承载件
29         线路重布层
291        延伸电性连接垫
30         多层内联机底板
30a        第三表面
30b        第四表面
301,332    线路层
31a        第一电性连接端
31b        第二电性连接端
32         第三电性连接垫
33            增层结构
330           开口
330a          应力释放间隙
332a          电性接触垫
34a           第一绝缘保护层
34b           第二绝缘保护层
340a          第一开孔
340b          第二开孔
40a           作用面
51            金属柱
52,54         金属块
53,55         金属板
61,331        介电层
610           开孔。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“顶”、“底”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
大体说来，本发明的实施可分成两个阶段，首先，制备中介层（interposer），请参阅图2A至图2L，其为本发明的封装基板的中介层及其制法的剖视图。
如图2A所示，准备一板体20，该板体20具有相对的该第一表面20a与第二表面20b，该板体20的材质可为单晶硅、多晶硅或其它半导体材料。
如图2B所示，于该第一表面20a形成多个个凹孔200，形成该等凹孔200的过程中例如可运用涂布机（coater）、对准机（aligner）、显影器（developer）于第一表面20a形成具有多个开孔的光阻(未图标)，并例如以深反应式离子蚀刻（DRIE）等方式于该光阻的开孔所外露的第一表面20a形成该等凹孔200，然后例如以剥离器（stripper）移除该光阻。
如图2C所示，借由例如电浆增强式化学气相沉积（PECVD）或加热炉（furnace）以于该第一表面20a与各该凹孔200表面上形成例如二氧化硅的绝缘层21。
如图2D所示，借由例如溅镀机（sputter）以于该绝缘层21表面上形成导电层22。
如图2E所示，借由例如电镀机（plater）以于该导电层22上电镀形成例如铜的金属层23。
如图2F所示，借由例如研磨器（grinder）、拋光机（polisher）或化学机械平坦化（CMP）以移除高于该绝缘层21顶面的该金属层23与导电层22。
如图2G所示，于该金属层23上形成第一电性连接垫24a，以供接置半导体芯片；要补充说明的是，可视需要地在该第一电性连接垫24a上形成凸块底下金属层（Under Bump Metallurgy，简称UBM）（未图标），以增加电性连接的可靠度。
如图2H所示，借由粘着层25以将第一承载件26附接于该绝缘层21与第一电性连接垫24a上。
如图2I所示，从该第二表面20b移除该板体20的部分厚度、与部分该绝缘层21，以外露该金属层23的一端23a，而构成多个贯穿该第一表面20a与第二表面20b的导电穿孔，该导电穿孔包括贯穿该第一表面20a与第二表面20b的穿孔200’、形成于该穿孔200’孔壁上的绝缘层21、及填充于该穿孔200’中的金属层23。
如图2J所示，于外露的该端23a上形成第二电性连接垫24b，并于该第二电性连接垫24b上形成焊料凸块27；要补充说明的是，可视需要地在该第二电性连接垫24b上形成凸块底下金属层（未图标），再于该凸块底下金属层上形成该焊料凸块27，以增加电性连接的可靠度。
如图2K所示，于该第二表面20b上设置覆盖该焊料凸块27的第二承载件28，并移除该第一承载件26与粘着层25。
要补充说明的是，此时，本发明的中介层除了如前述图2K的实施例之外，也可为不具有该绝缘层21与导电层22的实施例，也就是该板体20中仅直接形成贯穿的金属层23，如图2K’所示，其中，该板体20的材质可为玻璃、或例如为Al2O3或AlN的陶瓷，又因陶瓷的热膨胀系数（大约为3ppm/℃）接近硅，所以较为适合。
如图2L所示，进行切割工艺，并移除该第二承载件28，以构成多个该中介层2。
要补充说明的是，此时，本发明的中介层除了如前述图2L的实施例之外，还可为如下的实施例：该金属层23上形成有第一电性连接垫24a’，还可于该第一表面20a与第一电性连接垫24a’上形成有线路重布层(redistribution layer，简称RDL)29，该线路重布层29的最外层具有多个延伸电性连接垫291，以供半导体芯片接置并电性连接，而且，该第二表面20b上还可先形成具有外露该金属层23的开孔610的介电层61，再于该开孔610中形成该第二电性连接垫24b，如图2L’所示。
接着，正式进入封装基板的制作步骤，请参阅图3A至图3G，其为本发明的嵌埋有中介层的封装基板及其制法的剖视图。
如图3A所示，准备一具有相对的第三表面30a与第四表面30b的多层内联机底板（multi-layer interconnect base plate）30，该多层内联机底板30内部可布设有至少一线路层301，该第三表面30a上具有多个第一电性连接端31a与第三电性连接垫32，该第四表面30b上具有多个第二电性连接端31b，该线路层301、第一电性连接端31a、第三电性连接垫32与第二电性连接端31b的材质可为铜；要补充说明的是，可视需要地在该第一电性连接端31a与第二电性连接端31b上形成凸块底下金属层（未图标），以增加电性连接的可靠度。
如图3B所示，于该第三表面30a上形成增层结构33，该增层结构33包括介电层331、形成于该介电层331中的线路层332、及外露于该介电层331表面并电性连接该线路层332与第三电性连接垫32的多个电性接触垫332a，该介电层331的材质可为ABF(Ajinomoto Build-upFilm)或BT（Bismaleimide-Triazine）等，该线路层332与电性接触垫332a的材质可为铜。
如图3C所示，借由例如雷射以移除部分该介电层331，以形成外露该第一电性连接端31a的开口330。
如图3D所示，于该增层结构33的顶面上形成第一绝缘保护层34a，该第一绝缘保护层34a具有多个外露各该电性接触垫332a的第一开孔340a，并于该第四表面30b上形成第二绝缘保护层34b，该第二绝缘保护层34b具有多个外露各该第二电性连接端31b的第二开孔340b。
要注意的是，前述的结构仅是一例示的实施例，事实上图3D的结构也可简化成或视为一承载件，其具有相对的顶表面(例如增层结构33顶面处)和底表面(多层内联机底板30的第四表面30b)与形成于该顶表面的一凹槽，该底表面具有多个电性连接端，以供外部电子装置电性连接，该凹槽的底面具有另一电性连接端，以供该中介层2电性连接，以下将仍以图3D的结构继续进行例示说明。
如图3E所示，将如图2L所示的中介层2设于该开口330中，且该第二电性连接垫24b对应电性连接于该第一电性连接端31a上，该中介层2与开口330的侧壁之间可具有应力释放间隙（stress reliefgap）330a，并于该中介层2与开口330的底面之间填入底胶35，以完成本发明的一种嵌埋有中介层的封装基板。
如图3F所示，后续可于该第二电性连接端31b上形成焊球36；或者，可将图3F的中介层2以图2L’所示的中介层2取代，而形成如图3F’的结构。
如图3G-1与图3G-1’所示，其分别延续自图3F与图3F’，于该中介层2上接置一具有作用面40a的半导体芯片40，该作用面40a上的电极垫41对应电性连接该第一电性连接垫24a（图3G-1）或该延伸电性连接垫291（图3G-1’）。
如图3G-2所示，图3G-1的多层内联机底板30还可包括贯穿该第三表面30a与第四表面30b且连接该第一电性连接端31a的金属柱51。
如图3G-3所示，图3G-1的多层内联机底板30还可包括设于该多层内联机底板30中且连接该第一电性连接端31a的金属块52。
如图3G-4所示，图3G-3的多层内联机底板30还可包括设于该多层内联机底板30中且连接该金属块52底面的金属板53。
如图3G-5所示，图3G-1的多层内联机底板30还可包括贯穿该第三表面30a与第四表面30b且连接该第一电性连接端31a的金属块54，且该多层内联机底板30还包括设于该第四表面30b上且连接该金属块54的金属板55。
要说明的是，图3G-2、图3G-3、图3G-4与图3G-5的金属柱51、金属块52、金属板53、金属块54与金属板55主要是用来增进散热效果，以避免封装基板因过热而损坏。
本发明还提供一种嵌埋有中介层的封装基板，如图3F所示，该封装基板包括：承载件，其具有相对的顶表面和底表面、与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端31b，以供该承载件借该第二电性连接端31b与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端31a；以及中介层2，其设于该凹槽中，并具有相对的第一表面20a与第二表面20b、及多个贯穿该第一表面20a与第二表面20b的导电穿孔，且该导电穿孔位于该第一表面20a的端部与位于该第二表面20b的端部分别形成有第一电性连接垫24a与第二电性连接垫24b，以供半导体芯片接置并电性连接于该第一电性连接垫24a，并令该第二电性连接垫24b对应电性连接于该第一电性连接端31a上。
本发明还提供另一种嵌埋有中介层的封装基板，如图3F’所示，该封装基板包括：承载件，其具有相对的顶表面和底表面与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端31b，以供该承载件借该第二电性连接端31b与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端31a；以及中介层2，其设于该凹槽中，并具有相对的第一表面20a与第二表面20b、及多个贯穿该第一表面20a与第二表面20b的导电穿孔，且该导电穿孔位于该第一表面20a的端部与位于该第二表面20b的端部分别形成有第一电性连接垫24a’与第二电性连接垫24b，并令该第二电性连接垫24b对应电性连接于该第一电性连接端31a上，于该第一表面20a与第一电性连接垫24a’上形成有线路重布层29，该线路重布层29的最外层具有多个延伸电性连接垫291，以供半导体芯片接置并电性连接。
于前述的封装基板中，该导电穿孔可包括贯穿该第一表面20a与第二表面20b的穿孔200’、形成于该穿孔200’孔壁上的绝缘层21、及填充于该穿孔200’中的金属层23。
于本发明的封装基板中，该承载件可包括多层内联机底板30与增层结构33，该多层内联机底板30具有相对的第三表面30a与第四表面30b，该增层结构33形成于该第三表面30a上，且该增层结构33具有外露该多层内联机底板30的开口330。
所述的嵌埋有中介层的封装基板，还可包括底胶35，其形成于该中介层2与凹槽的底面之间。
依上述的封装基板中，该多层内联机底板30还可包括贯穿该第三表面30a与第四表面30b且连接该第一电性连接端31a的金属柱51。
前述的嵌埋有中介层的封装基板中，该多层内联机底板30还可包括设于该多层内联机底板30中且连接该第一电性连接端31a的金属块52，该多层内联机底板30还可包括设于该多层内联机底板30中且连接该金属块52底面的金属板53。
又依上述的封装基板中，该多层内联机底板30还可包括贯穿该第三表面30a与第四表面30b且连接该第一电性连接端31a的金属块54，且该多层内联机底板30还可包括设于该第四表面30b上且连接该金属块54的金属板55。
所述的嵌埋有中介层的封装基板中，该中介层2与凹槽的侧壁之间可具有应力释放间隙330a。
要补充说明的是，本说明书中所述的外部电子装置可为电路板或其它封装结构；此外，虽然本实施方式是以无核心（coreless）的承载件做为例示说明，但具有核心的承载件同样也可以应用在本发明中，而包含在本发明的权利要求范围中；另外，虽然图式中显示本发明的中介层与承载件的电性连接、中介层与半导体芯片的电性连接、及承载件与外部电子装置的电性连接是借由焊球，但是该电性连接也可借由其它方式，而不以焊球为限。
综上所述，本发明的嵌埋有中介层的封装基板是借由中介层以解决现有缺乏可配合的封装基板的问题，且不会改变IC产业原本的供应链及基础设备；此外，借由将半导体芯片设于该中介层上，且该中介层的热膨胀系数与半导体芯片的热膨胀系数相近，所以可避免该半导体芯片与该中介层之间产生过大热应力，而有效使产品的可靠度提升；此外，本发明将中介层嵌埋于封装基板中，而不会增加整体封装基板的厚度；而且，本发明还可于封装基板中埋设金属柱、金属块、或金属板，以提升整体散热能力，进而避免封装基板于热循环测试或产品使用过程中因热应力过大而损坏。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (29)

1.一种嵌埋有中介层的封装基板，包括：
承载件，其具有相对的顶表面和底表面与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及
中介层，其设于该凹槽中，并具有相对的第一表面与第二表面及多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，以供半导体芯片接置并电性连接于该第一电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上。
2.根据权利要求1所述的嵌埋有中介层的封装基板，其特征在于，该导电穿孔包括贯穿该第一表面与第二表面的穿孔、形成于该穿孔孔壁上的绝缘层、及填充于该穿孔中的金属层。
3.根据权利要求1所述的嵌埋有中介层的封装基板，其特征在于，该承载件包括多层内联机底板与增层结构，该多层内联机底板具有相对的第三表面与第四表面，该增层结构形成于该第三表面上，且该增层结构具有外露该多层内联机底板的开口。
4.根据权利要求1所述的嵌埋有中介层的封装基板，其特征在于，该封装基板还包括底胶，其形成于该中介层与凹槽的底面之间。
5.根据权利要求3所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括贯穿该第三表面与第四表面且连接该第一电性连接端的金属柱。
6.根据权利要求3所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括设于该多层内联机底板中且连接该第一电性连接端的金属块。
7.根据权利要求6所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括设于该多层内联机底板中且连接该金属块底面的金属板。
8.根据权利要求3所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括贯穿该第三表面与第四表面且连接该第一电性连接端的金属块，且该多层内联机底板还包括设于该第四表面上且连接该金属块的金属板。
9.根据权利要求1所述的嵌埋有中介层的封装基板，其特征在于，该中介层与凹槽的侧壁之间具有应力释放间隙。
10.一种嵌埋有中介层的封装基板，其包括：
承载件，其具有相对的顶表面和底表面与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及
中介层，其设于该凹槽中，并具有相对的第一表面与第二表面及多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上，于该第一表面与第一电性连接垫上形成有线路重布层，该线路重布层的最外层具有多个延伸电性连接垫，以供半导体芯片接置并电性连接。
11.根据权利要求10所述的嵌埋有中介层的封装基板，其特征在于，该导电穿孔包括贯穿该第一表面与第二表面的穿孔、形成于该穿孔孔壁上的绝缘层及填充于该穿孔中的金属层。
12.根据权利要求10所述的嵌埋有中介层的封装基板，其特征在于，该承载件包括多层内联机底板与增层结构，该多层内联机底板具有相对的第三表面与第四表面，该增层结构形成于该第三表面上，且该增层结构具有外露该多层内联机底板的开口。
13.根据权利要求10所述的嵌埋有中介层的封装基板，其特征在于，该封装基板还包括底胶，其形成于该中介层与凹槽的底面之间。
14.根据权利要求12所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括贯穿该第三表面与第四表面且连接该第一电性连接端的金属柱。
15.根据权利要求12所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括设于该多层内联机底板中且连接该第一电性连接端的金属块。
16.根据权利要求15所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括设于该多层内联机底板中且连接该金属块底面的金属板。
17.根据权利要求12所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括贯穿该第三表面与第四表面且连接该第一电性连接端的金属块，且该多层内联机底板还包括设于该第四表面上且连接该金属块的金属板。
18.根据权利要求10所述的嵌埋有中介层的封装基板，其特征在于，该中介层与凹槽的侧壁之间具有应力释放间隙。
19.一种嵌埋有中介层的封装基板的制法，其包括：
准备一承载件，其具有相对的顶表面和底表面、与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及
将一具有相对的第一表面与第二表面的中介层设于该凹槽中，该中介层并具有多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上。
20.根据权利要求19所述的嵌埋有中介层的封装基板的制法，其特征在于，该第一电性连接垫用于供接置半导体芯片。
21.根据权利要求19所述的嵌埋有中介层的封装基板的制法，其特征在于，该制法还包括于该第一表面与第一电性连接垫上形成有线路重布层，该线路重布层的最外层具有多个延伸电性连接垫，以供半导体芯片接置并电性连接。
22.根据权利要求19所述的嵌埋有中介层的封装基板的制法，其特征在于，该导电穿孔包括贯穿该第一表面与第二表面的穿孔、形成于该穿孔孔壁上的绝缘层及填充于该穿孔中的金属层。
23.根据权利要求19所述的嵌埋有中介层的封装基板的制法，其特征在于，该承载件的形成步骤包括：
准备一具有相对的第三表面与第四表面的多层内联机底板；
于该第三表面上形成增层结构；以及
移除部分该增层结构，以形成外露该多层内联机底板的开口。
24.根据权利要求19所述的嵌埋有中介层的封装基板的制法，其特征在于，该制法还包括于该中介层与凹槽的底面之间形成底胶。
25.根据权利要求23所述的嵌埋有中介层的封装基板的制法，其特征在于，该多层内联机底板还包括贯穿该第三表面与第四表面且连接该第一电性连接端的金属柱。
26.根据权利要求23所述的嵌埋有中介层的封装基板的制法，其特征在于，该多层内联机底板还包括设于该多层内联机底板中且连接该第一电性连接端的金属块。
27.根据权利要求26所述的嵌埋有中介层的封装基板的制法，其特征在于，该多层内联机底板还包括设于该多层内联机底板中且连接该金属块底面的金属板。
28.根据权利要求23所述的嵌埋有中介层的封装基板的制法，其特征在于，该多层内联机底板还包括贯穿该第三表面与第四表面且连接该第一电性连接端的金属块，且该多层内联机底板还包括设于该第四表面上且连接该金属块的金属板。
29.根据权利要求19所述的嵌埋有中介层的封装基板的制法，其特征在于，该中介层与凹槽的侧壁之间具有应力释放间隙。
CN201210266187.0A 2011-08-05 2012-07-30 嵌埋有中介层的封装基板的制法 Active CN102915983B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100128085 2011-08-05
TW100128085A TWI492680B (zh) 2011-08-05 2011-08-05 嵌埋有中介層之封裝基板及其製法

Publications (2)

Publication Number Publication Date
CN102915983A true CN102915983A (zh) 2013-02-06
CN102915983B CN102915983B (zh) 2015-10-28

Family

ID=46727109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210266187.0A Active CN102915983B (zh) 2011-08-05 2012-07-30 嵌埋有中介层的封装基板的制法

Country Status (5)

Country Link
US (1) US9385056B2 (zh)
EP (1) EP2555240B1 (zh)
JP (1) JP5396508B2 (zh)
CN (1) CN102915983B (zh)
TW (1) TWI492680B (zh)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218016A (zh) * 2013-06-04 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 Ic载板及具有该ic载板的半导体器件
CN104377187A (zh) * 2013-08-16 2015-02-25 宏启胜精密电子(秦皇岛)有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
CN104427747A (zh) * 2013-08-30 2015-03-18 深南电路有限公司 一种内层埋铜的电路板及其加工方法
CN104425286A (zh) * 2013-08-23 2015-03-18 宏启胜精密电子(秦皇岛)有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
CN105321902A (zh) * 2014-07-11 2016-02-10 矽品精密工业股份有限公司 封装结构及其制法
CN105702658A (zh) * 2014-11-12 2016-06-22 矽品精密工业股份有限公司 半导体封装件及其制法
CN105789173A (zh) * 2015-01-14 2016-07-20 钰桥半导体股份有限公司 整合中介层及双布线结构的线路板及其制作方法
CN106033753A (zh) * 2015-03-12 2016-10-19 恒劲科技股份有限公司 封装模块及其基板结构
CN107393900A (zh) * 2017-08-08 2017-11-24 中国电子科技集团公司第五十八研究所 极多层布线的埋置型tsv转接板结构
CN108074905A (zh) * 2016-11-16 2018-05-25 矽品精密工业股份有限公司 电子装置及其制法与基板结构
CN108461478A (zh) * 2017-02-22 2018-08-28 英特尔公司 具有改善的电力输送的嵌入式多管芯互连桥
CN109565934A (zh) * 2016-07-13 2019-04-02 阿尔卡特朗讯 下层凹槽组件放置
CN110071073A (zh) * 2018-01-22 2019-07-30 江苏长电科技股份有限公司 封装结构及其制备方法
CN110246812A (zh) * 2018-03-08 2019-09-17 恒劲科技股份有限公司 一种半导体封装结构及其制作方法
CN110310895A (zh) * 2019-07-31 2019-10-08 中国电子科技集团公司第五十八研究所 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构
CN110491853A (zh) * 2019-09-16 2019-11-22 中国电子科技集团公司第五十八研究所 一种硅基三维扇出集成封装方法及结构
CN111223820A (zh) * 2018-11-27 2020-06-02 三星电机株式会社 混合中介体和包括该混合中介体的半导体封装件
CN112635432A (zh) * 2019-10-09 2021-04-09 欣兴电子股份有限公司 封装基板及其制作方法
CN115052435A (zh) * 2021-03-08 2022-09-13 欣兴电子股份有限公司 嵌有中介基板的线路板及其形成方法

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101195786B1 (ko) 2008-05-09 2012-11-05 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 칩 사이즈 양면 접속 패키지의 제조 방법
US10026720B2 (en) * 2015-05-20 2018-07-17 Broadpak Corporation Semiconductor structure and a method of making thereof
US9679836B2 (en) * 2011-11-16 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
US9282646B2 (en) * 2012-05-24 2016-03-08 Unimicron Technology Corp. Interposed substrate and manufacturing method thereof
US9330943B2 (en) * 2012-12-12 2016-05-03 Apple Inc. Low cost repackaging of thinned integrated devices
US9257355B2 (en) * 2013-02-11 2016-02-09 The Charles Stark Draper Laboratory, Inc. Method for embedding a chipset having an intermediary interposer in high density electronic modules
US8884427B2 (en) 2013-03-14 2014-11-11 Invensas Corporation Low CTE interposer without TSV structure
KR101538539B1 (ko) * 2013-06-20 2015-07-21 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
TWI515829B (zh) * 2013-08-30 2016-01-01 南茂科技股份有限公司 一種晶圓級之封裝方法及封裝結構
CN104576596B (zh) * 2013-10-25 2019-01-01 日月光半导体制造股份有限公司 半导体基板及其制造方法
US10199321B2 (en) * 2015-09-03 2019-02-05 Bridge Semiconductor Corporation Interconnect substrate having cavity for stackable semiconductor assembly, manufacturing method thereof and vertically stacked semiconductor assembly using the same
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
TWI549201B (zh) * 2014-04-08 2016-09-11 矽品精密工業股份有限公司 封裝結構及其製法
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9627285B2 (en) * 2014-07-25 2017-04-18 Dyi-chung Hu Package substrate
JP2016082163A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板
US9859159B2 (en) * 2015-03-10 2018-01-02 Unimicron Technology Corp. Interconnection structure and manufacturing method thereof
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
EP3314648A4 (en) * 2015-06-25 2019-01-09 Intel Corporation INTEGRATED CIRCUIT STRUCTURES WITH INTERPOSERS WITH SAVINGS
DE112015007196T5 (de) 2015-12-18 2018-08-23 Intel IP Corporation Interposer mit an den seitenwänden freigelegtem leitfähigem routing
CN108780785A (zh) * 2016-03-30 2018-11-09 英特尔公司 混合微电子基底
US9806061B2 (en) * 2016-03-31 2017-10-31 Altera Corporation Bumpless wafer level fan-out package
KR102019352B1 (ko) 2016-06-20 2019-09-09 삼성전자주식회사 팬-아웃 반도체 패키지
US9761535B1 (en) * 2016-06-27 2017-09-12 Nanya Technology Corporation Interposer, semiconductor package with the same and method for preparing a semiconductor package with the same
WO2018004686A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
TWI674647B (zh) * 2016-08-29 2019-10-11 上海兆芯集成電路有限公司 晶片封裝陣列以及晶片封裝體
TWI647805B (zh) * 2016-09-09 2019-01-11 矽品精密工業股份有限公司 電子封裝件及其製法
KR102591624B1 (ko) * 2016-10-31 2023-10-20 삼성전자주식회사 반도체 패키지
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
US10373893B2 (en) 2017-06-30 2019-08-06 Intel Corporation Embedded bridge with through-silicon vias
KR101942742B1 (ko) * 2017-10-26 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US20190287872A1 (en) * 2018-03-19 2019-09-19 Intel Corporation Multi-use package architecture
TWI714296B (zh) * 2019-10-04 2020-12-21 欣興電子股份有限公司 封裝基板及其製作方法
US11373927B2 (en) 2018-05-30 2022-06-28 Unimicron Technology Corp. Package substrate and manufacturing method having a mesh gas-permeable structure disposed in the through hole
US20200020624A1 (en) * 2018-07-10 2020-01-16 Qualcomm Incorporated Substrate-embedded substrate
TWI662676B (zh) * 2018-08-31 2019-06-11 欣興電子股份有限公司 具有內埋基板的線路載板及其製作方法與晶片封裝結構
CN109244058A (zh) * 2018-09-19 2019-01-18 深圳铨力半导体有限公司 半导体封装结构及其制备方法
KR102540829B1 (ko) 2018-10-05 2023-06-08 삼성전자주식회사 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
KR102568705B1 (ko) 2018-10-05 2023-08-22 삼성전자주식회사 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
US11049779B2 (en) * 2018-10-12 2021-06-29 Dyi-chung Hu Carrier for chip packaging and manufacturing method thereof
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11289401B2 (en) * 2019-05-15 2022-03-29 Powertech Technology Inc. Semiconductor package
TWI735034B (zh) * 2019-08-27 2021-08-01 鈺橋半導體股份有限公司 具有加強層及彎翹平衡件之互連基板及其半導體組體
US11527462B2 (en) 2019-12-13 2022-12-13 International Business Machines Corporation Circuit substrate with mixed pitch wiring
US11948877B2 (en) * 2020-03-31 2024-04-02 Qualcomm Incorporated Hybrid package apparatus and method of fabricating
TWI758756B (zh) * 2020-06-23 2022-03-21 欣興電子股份有限公司 封裝載板及其製作方法
KR20220084677A (ko) 2020-12-14 2022-06-21 삼성전자주식회사 반도체 패키지
TWI820402B (zh) * 2021-03-08 2023-11-01 欣興電子股份有限公司 嵌有中介基板之線路板及其形成方法
TWI777741B (zh) 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法
US12051632B2 (en) * 2021-08-30 2024-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure and method for forming semiconductor package structure
CN116013874A (zh) 2021-10-22 2023-04-25 讯芯电子科技（中山）有限公司 半导体封装装置和半导体封装装置制造方法
US12040284B2 (en) 2021-11-12 2024-07-16 Invensas Llc 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna
CN116053232A (zh) * 2022-12-20 2023-05-02 成都海光集成电路设计有限公司 一种电子封装、电子封装的制作方法及电子设备
CN115881654B (zh) * 2023-01-31 2023-08-22 深圳新声半导体有限公司 埋入式滤波器和射频前端模组的封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324067B1 (en) * 1995-11-16 2001-11-27 Matsushita Electric Industrial Co., Ltd. Printed wiring board and assembly of the same
US20090073667A1 (en) * 2007-09-18 2009-03-19 Samsung Electro-Mechanics Co., Ltd. Semiconductor chip package and printed circuit board
CN101395978A (zh) * 2006-05-02 2009-03-25 揖斐电株式会社 内置耐热性基板电路板
US20100081236A1 (en) * 2008-10-01 2010-04-01 Samsung Electronics Co., Ltd Method of manufacturing semiconductor device with embedded interposer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
JP3849573B2 (ja) * 2001-05-22 2006-11-22 株式会社日立製作所 電子装置
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
JP2004296627A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US20080017407A1 (en) * 2006-07-24 2008-01-24 Ibiden Co., Ltd. Interposer and electronic device using the same
JP2008218942A (ja) * 2007-03-08 2008-09-18 Matsushita Electric Ind Co Ltd 電子回路装置とこれを用いた電子機器、およびその製造方法
JP5306634B2 (ja) * 2007-11-22 2013-10-02 新光電気工業株式会社 配線基板及び半導体装置及び配線基板の製造方法
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
JP5577760B2 (ja) * 2009-03-09 2014-08-27 新光電気工業株式会社 パッケージ基板および半導体装置の製造方法
JP4906903B2 (ja) * 2009-10-20 2012-03-28 新光電気工業株式会社 電子部品内蔵基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324067B1 (en) * 1995-11-16 2001-11-27 Matsushita Electric Industrial Co., Ltd. Printed wiring board and assembly of the same
CN101395978A (zh) * 2006-05-02 2009-03-25 揖斐电株式会社 内置耐热性基板电路板
US20090073667A1 (en) * 2007-09-18 2009-03-19 Samsung Electro-Mechanics Co., Ltd. Semiconductor chip package and printed circuit board
US20100081236A1 (en) * 2008-10-01 2010-04-01 Samsung Electronics Co., Ltd Method of manufacturing semiconductor device with embedded interposer

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218016A (zh) * 2013-06-04 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 Ic载板及具有该ic载板的半导体器件
TWI553787B (zh) * 2013-08-16 2016-10-11 臻鼎科技股份有限公司 Ic載板、具有該ic載板的半導體器件及其製造方法
CN104377187A (zh) * 2013-08-16 2015-02-25 宏启胜精密电子(秦皇岛)有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
CN104377187B (zh) * 2013-08-16 2017-06-23 碁鼎科技秦皇岛有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
CN104425286A (zh) * 2013-08-23 2015-03-18 宏启胜精密电子(秦皇岛)有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
CN104427747A (zh) * 2013-08-30 2015-03-18 深南电路有限公司 一种内层埋铜的电路板及其加工方法
CN104427747B (zh) * 2013-08-30 2017-10-10 深南电路有限公司 一种内层埋铜的电路板及其加工方法
CN105321902B (zh) * 2014-07-11 2018-07-27 矽品精密工业股份有限公司 封装结构及其制法
CN105321902A (zh) * 2014-07-11 2016-02-10 矽品精密工业股份有限公司 封装结构及其制法
CN105702658A (zh) * 2014-11-12 2016-06-22 矽品精密工业股份有限公司 半导体封装件及其制法
CN105789173A (zh) * 2015-01-14 2016-07-20 钰桥半导体股份有限公司 整合中介层及双布线结构的线路板及其制作方法
CN105789173B (zh) * 2015-01-14 2018-05-01 钰桥半导体股份有限公司 整合中介层及双布线结构的线路板及其制作方法
CN106033753A (zh) * 2015-03-12 2016-10-19 恒劲科技股份有限公司 封装模块及其基板结构
CN106033753B (zh) * 2015-03-12 2019-07-12 恒劲科技股份有限公司 封装模块及其基板结构
CN109565934A (zh) * 2016-07-13 2019-04-02 阿尔卡特朗讯 下层凹槽组件放置
CN108074905B (zh) * 2016-11-16 2020-07-03 矽品精密工业股份有限公司 电子装置及其制法与基板结构
CN108074905A (zh) * 2016-11-16 2018-05-25 矽品精密工业股份有限公司 电子装置及其制法与基板结构
CN108461478A (zh) * 2017-02-22 2018-08-28 英特尔公司 具有改善的电力输送的嵌入式多管芯互连桥
CN107393900A (zh) * 2017-08-08 2017-11-24 中国电子科技集团公司第五十八研究所 极多层布线的埋置型tsv转接板结构
CN110071073A (zh) * 2018-01-22 2019-07-30 江苏长电科技股份有限公司 封装结构及其制备方法
CN110071073B (zh) * 2018-01-22 2022-03-22 江苏长电科技股份有限公司 封装结构及其制备方法
CN110246812A (zh) * 2018-03-08 2019-09-17 恒劲科技股份有限公司 一种半导体封装结构及其制作方法
CN111223820A (zh) * 2018-11-27 2020-06-02 三星电机株式会社 混合中介体和包括该混合中介体的半导体封装件
CN111223820B (zh) * 2018-11-27 2024-07-12 三星电机株式会社 混合中介体和包括该混合中介体的半导体封装件
CN110310895A (zh) * 2019-07-31 2019-10-08 中国电子科技集团公司第五十八研究所 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构
CN110310895B (zh) * 2019-07-31 2024-06-21 中国电子科技集团公司第五十八研究所 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构
CN110491853A (zh) * 2019-09-16 2019-11-22 中国电子科技集团公司第五十八研究所 一种硅基三维扇出集成封装方法及结构
CN112635432A (zh) * 2019-10-09 2021-04-09 欣兴电子股份有限公司 封装基板及其制作方法
CN115052435A (zh) * 2021-03-08 2022-09-13 欣兴电子股份有限公司 嵌有中介基板的线路板及其形成方法

Also Published As

Publication number Publication date
JP5396508B2 (ja) 2014-01-22
TW201309123A (zh) 2013-02-16
US20130032390A1 (en) 2013-02-07
CN102915983B (zh) 2015-10-28
JP2013038386A (ja) 2013-02-21
TWI492680B (zh) 2015-07-11
US9385056B2 (en) 2016-07-05
EP2555240A1 (en) 2013-02-06
EP2555240B1 (en) 2020-04-15

Similar Documents

Publication Publication Date Title
CN102915983B (zh) 嵌埋有中介层的封装基板的制法
CN102543927B (zh) 嵌埋穿孔中介层的封装基板及其制造方法
CN103094244B (zh) 嵌埋穿孔中介层的封装基板及其制法
TWI698966B (zh) 電子封裝件及其製法
TWI544599B (zh) 封裝結構之製法
TWI765778B (zh) 電子封裝件及其製法
TW201543586A (zh) 封裝結構及其製法
TW201304080A (zh) 無核心層之封裝基板及其製法
TW201405734A (zh) 穿孔中介板及其製法與封裝基板及其製法
TWI649839B (zh) 電子封裝件及其基板構造
TWI733569B (zh) 電子封裝件及其製法
TW201436161A (zh) 半導體封裝件及其製法
TW201911508A (zh) 電子封裝件
CN103579145B (zh) 穿孔中介板及其制法与封装基板及其制法
TW201640590A (zh) 電子封裝件及其製法
TWI544593B (zh) 半導體裝置及其製法
TWM455255U (zh) 具中介層之封裝基板及其封裝結構
CN202651107U (zh) 具中介层的封装基板及其封装结构
TWI669793B (zh) 基板結構
CN115312490A (zh) 电子模块及其制法与电子封装件
TW201820554A (zh) 基板結構及其製法
US20140117557A1 (en) Package substrate and method of forming the same
CN107046015A (zh) 基板结构
TWI546920B (zh) 半導體裝置及其製法
TW202303900A (zh) 半導體封裝件及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant