[go: up one dir, main page]

CN102820274B - 具有应力减小互连的3d集成微电子组件及其制作方法 - Google Patents

具有应力减小互连的3d集成微电子组件及其制作方法 Download PDF

Info

Publication number
CN102820274B
CN102820274B CN201110190684.2A CN201110190684A CN102820274B CN 102820274 B CN102820274 B CN 102820274B CN 201110190684 A CN201110190684 A CN 201110190684A CN 102820274 B CN102820274 B CN 102820274B
Authority
CN
China
Prior art keywords
microelectronic element
microelectronic
loading
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110190684.2A
Other languages
English (en)
Other versions
CN102820274A (zh
Inventor
V.奥加涅相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optiz Inc
Original Assignee
Optiz Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optiz Inc filed Critical Optiz Inc
Publication of CN102820274A publication Critical patent/CN102820274A/zh
Application granted granted Critical
Publication of CN102820274B publication Critical patent/CN102820274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及具有应力减小互连的3D集成微电子组件及其制作方法。微电子组件及制造方法包括第一微电子元件（包括具有第一和第二相对表面的基板、半导体器件及位于第一表面处的电耦合到半导体器件的导电焊盘）和第二微电子元件（包括具有第一和第二相对表面的装卸器、第二半导体器件及位于装卸器第一表面处的电耦合到第二半导体器件的导电焊盘）。第一和第二微电子元件集成，使得第二表面彼此面对。第一微电子元件包括导电元件，每个导电元件均从第一微电子元件的导电焊盘之一延伸、通过基板到第二表面。第二微电子元件包括导电元件，每个导电元件均在装卸器的第一和第二表面之间延伸。第一微电子元件的导电元件电耦合到第二微电子元件的导电元件。

Description

具有应力减小互连的3D集成微电子组件及其制作方法
技术领域
本发明涉及半导体封装，且更具体而言，涉及一种3D集成封装，其中半导体器件封装安装在另一半导体器件封装上。
背景技术
半导体器件的趋势是封装在较小封装（其在提供芯片外信令连接性时保护芯片）中的较小集成电路（IC）器件（也称为芯片）。使用相关芯片器件（例如，图像传感器及其处理器），实现尺寸减小的一种方式是将两个器件均形成为相同IC芯片的一部分（即，将它们集成到单个集成电路器件中）。然而，这引起可能不利地影响操作、成本和产量的很多复杂制造问题。用于组合相关芯片器件的另一种技术是3D IC封装，其通过在单个封装内部堆叠分离的芯片或将一个芯片封装堆叠在另一芯片封装上而节省空间。
3D封装可以导致增加的密度和较小的形状因子、较好的电性能（因为较短的互连长度，这允许增加的器件速度和较低的功耗）、较好的异构集成（即，集成诸如图像传感器及其处理器这样的不同功能层）以及较低的成本。
然而，用于微电子封装的3D集成也面临着挑战，诸如3D处理基础设施和可维持供应链的高成本。包括先通孔（Via-First）、后通孔（Via-Last）和中通孔（Via-middle）工艺的用于形成穿硅通孔（TSV）的现有3D IC封装技术利用本质上复杂且昂贵的半导体光刻工艺。因此，世界上很少公司可以付得起每年的CMOS R&D中的几十亿美元来保持步伐。此外，IC封装之间的互连可能由于制造和安装期间招致的应力以及在操作期间招致的热或振动应力而失败。需要一种补充的、成本有效的TSV解决方案，其通过堆叠和垂直互连多个芯片来实现分离但紧密耦合的图像处理器（实现图像传感器上的像素阵列区域最大化）的使用且实现直接存储器访问。
发明内容
本发明是一种提供用于封装/包封IC器件的新颖3D集成封装的微电子组件，且实现诸如图像传感器及其处理器这样的多个相关但不同的IC器件的3D集成。
微电子组件包含第一和第二微电子元件。第一微电子元件包括具有第一和第二相对表面的基板、半导体器件以及位于第一表面处的电耦合到半导体器件的导电焊盘。第二微电子元件包括具有第一和第二相对表面的装卸器（handler）、第二半导体器件以及位于装卸器第一表面处的电耦合到第二半导体器件的导电焊盘。第一和第二微电子元件彼此集成，使得第二表面彼此面对。第一微电子元件包括导电元件，每个导电元件均从第一微电子元件的导电焊盘之一延伸且通过基板到达第二表面。第二微电子元件包括导电元件，每个导电元件均在装卸器的第一和第二表面之间延伸。第一微电子元件的导电元件中的每一个电耦合到第二微电子元件的导电元件中的至少一个。
形成微电子组件的方法包含提供第一和第二微电子元件。第一微电子元件包括具有第一和第二相对表面的基板、半导体器件以及位于第一表面处的电耦合到半导体器件的导电焊盘。第二微电子元件包括具有第一和第二相对表面的装卸器、第二半导体器件以及位于装卸器第一表面处的电耦合到第二半导体器件的导电焊盘。该方法还包含形成导电元件，每个导电元件均从第一微电子元件的导电焊盘之一延伸且通过基板到达第二表面；形成导电元件，每个导电元件均在装卸器的第一和第二表面之间延伸；以及彼此集成第一和第二微电子元件，使得第二表面彼此面对且使得第一微电子元件的导电元件中的每一个电耦合到第二微电子元件的导电元件中的至少一个。
本发明的其他目的和特征将通过说明书、权利要求书和附图的研究而变得显见。
附图说明
图1-10是顺序地示出在形成第一封装结构中的封装结构的处理中的步骤的半导体封装结构的剖面侧视图。
图11-17是顺序地示出在形成第二封装结构中的封装结构的处理中的步骤的半导体封装结构的剖面侧视图。
图18是安装到第一封装结构的第二封装结构的剖面侧视图。
具体实施方式
本发明是对于封装/包封IC器件而言理想的晶片级3D IC集成封装解决方案，且实现诸如图像传感器及其处理器这样的多个相关IC器件的3D集成。在下文中，首先关于形成用于第一IC器件的第一封装、然后用于第二IC封装的第二封装、然后集成两个封装以形成集成两个IC器件的微电子组件来描述3D集成封装的形成。
图1-10示出第一封装1的形成。第一封装形成工艺开始于如图1中所示的晶体装卸器10。非限制性示例包括具有约600μm的厚度的晶体的装卸器。如图2所示，在装卸器中形成腔体12。腔体12可以通过使用激光、等离子体蚀刻工艺、喷砂工艺、机械研磨工艺或任意其他类似的方法来形成。优选地，腔体12通过光刻等离子体蚀刻来形成，该光刻等离子体蚀刻包括在装卸器10上形成光致抗蚀剂层、对光致抗蚀剂层图案化以露出装卸器10的选择部分以及然后执行等离子体蚀刻工艺（例如，使用SF6等离子体）以去除装卸器10的露出部分以形成腔体12。优选地，腔体不延伸超过晶体厚度的3/4，或至少在腔体的底部保留约50μm的最小厚度。等离子体蚀刻可以是各向异性的、锥形的、各向同性的或其组合。
然后形成通过装卸器10的厚度、与腔体12相邻但是与腔体12连通的贯通孔（通孔）14。孔14可以使用激光、等离子体蚀刻工艺、喷砂工艺、机械研磨工艺或任意类似方法来形成。优选地，贯通孔14以与形成腔体12的类似方式通过等离子体蚀刻来形成（除了孔14完全通过晶体装卸器10的厚度延伸）。等离子体硅蚀刻（例如，各向异性的、锥形的、各向同性的或其组合）允许通孔剖面的各种形状。优选地，孔14的剖面是锥形的，其中在形成腔体12所通过的表面处具有较大的尺寸。优选地，最小孔直径约为25μm，且壁相对于与形成孔14所通过的晶体装卸器的表面垂直的方向的角度介于5°和35°之间，使得孔在晶体装卸器10的一个表面处具有比在另一表面处更小的剖面尺寸。
如图4中所示，使用旋涂工艺、喷涂工艺、点胶工艺、电化学沉积工艺、层压工艺或任意其他类似方法，贯通孔14然后被填充以柔性（compliant）电介质材料16。柔性电介质是在所有三个正交方向上呈现柔性且可以适应硅（~2.6 ppm/°C）和铜（~17 ppm/°C）互连之间的热膨胀系数（CTE）失配的相对软的材料（例如，阻焊剂）。柔性电介质材料16优选地是诸如BCB（苯并环丁烯）、阻焊剂、阻焊膜或BT环氧树脂的聚合物。
然后形成通过电介质材料16的贯通孔18。孔18可以通过使用用于较大尺寸的孔18的CO2激光（例如，约70μm的斑点尺寸）或用于较小尺寸的孔18（例如，直径小于50μm）的UV激光（例如，在355nm的波长下约20μm的斑点尺寸）来形成。可以使用脉冲长度小于140ns的介于10和50kHz之间的激光脉冲频率。贯通孔18的侧壁然后被金属化（即，被金属化层20覆盖）。金属化工艺优选地开始于用于去除涂污在贯通孔18的内壁上的任意树脂（由钻通诸如环氧、聚酰亚胺、氰酸酯树脂等的电介质材料导致）的除污工艺。该工艺涉及使用γ-丁内酯和水的混合物接触树脂涂污以软化树脂涂污，接着是用碱性高锰酸盐溶液处理以去除软化的树脂以及用水合酸性中和剂处理以中和并去除高锰酸盐残留。在除污处理之后，初始导电金属化层20通过化学镀铜来形成，接着被光刻回蚀，使得在孔18的两端，金属化层沿着电介质16远离孔18延伸短距离（例如，25μm或更长）（但是不远至与晶体10形成电接触）。通过来自表面粗糙度的固着效果而在电镀界面处获得粘合。所得到的结构在图5中示出。
然后在装卸器的不包含腔体22的开孔的表面上形成电介质层22。优选地，这通过使用旋涂工艺或喷涂工艺在装卸器表面上施加光可成像的电介质而完成。光刻工艺（即，UV曝光、选择性材料去除）然后用于选择性地去除在贯通孔18和金属化层20的水平部分之上的电介质22的部分（并且因此露出）。金属层然后被溅射在电介质层22上方。光刻工艺（即，抗蚀剂层沉积、通过掩模的UV曝光、抗蚀剂的选择部分的去除以露出金属层的选择部分、金属蚀刻以及光致抗蚀剂去除）用于选择性地去除金属层的部分，留下沉积在贯通孔18上且与金属化层20电接触的金属焊盘24。所得到的结构在图6中示出。尽管没有示出，金属焊盘24的中心可以具有通过那里与贯通孔18对准的小孔。
如图7所示，IC芯片26被插入到腔体12中。IC芯片26包括集成电路（即，半导体器件）27。IC芯片26通过电介质绝缘层28而与装卸器10绝缘。IC芯片26的插入和绝缘层28的形成可以以若干方式执行。一种方式是在插入裸IC芯片26之前在腔体12的壁上形成绝缘层28（例如通过喷涂环氧、通过电化学沉积等）。第二种方式是在芯片26被插入到腔体12之前在IC芯片26的背面上形成绝缘层28。第三种方式是在芯片插入之前在腔体壁和IC芯片背面上均形成绝缘层，其中两个绝缘层在芯片插入时接合在一起以形成绝缘层28。IC芯片26包括在其底面上露出的接合焊盘30。
然后在在腔体12内包封了IC芯片26的结构上形成包封绝缘层32。优选地，层32使用光可成像的电介质（例如，阻焊剂）来形成。该层被预固化以部分去除溶剂，因此表面不粘。然后执行光刻步骤（即通过掩模的UV曝光），在此之后，绝缘层32的选择部分被去除以露出IC芯片接合焊盘30和延伸出贯通孔18的金属化层20。然后执行后固化以增加层32的表面硬度。然后在绝缘层32上方沉积金属层（例如，通过金属溅射，接着是光可成像的抗蚀剂层的沉积）。然后执行光刻步骤（即，通过掩模的UV曝光和选择性抗蚀剂层去除），接着是通过光致抗蚀剂去除而露出的那些部分的选择性金属蚀刻，留下与IC芯片接合焊盘30电接触的金属扇出和扇入接合焊盘34，且留下与延伸出贯通孔18的金属化层20电接触的互连接合焊盘36。此处也可以发生接合焊盘34/36的金属电镀。所得到的结构在图8中示出（在光致抗蚀剂去除之后）。
包封绝缘层38然后在绝缘层32和接合焊盘34/36上方形成，接着是选择性回蚀以露出接合焊盘34/36。选择性回蚀可以通过光刻工艺执行以选择性地去除接合焊盘34/36上方的层38的那些部分。然后使用焊接合金的丝网印刷工艺或通过植球工艺或通过电镀工艺在接合焊盘34/36上形成BGA互连40。BGA（球栅阵列）互连是通常通过焊接或部分熔融金属球到接合焊盘上形成的用于与对等导体形成物理和电接触的圆形导体。所得的结构在图9中示出。
然后在绝缘层22上方沉积金属层（例如，通过金属溅射，接着是光可成像的抗蚀剂层的沉积）。然后执行光刻步骤（即，通过掩模的UV曝光和选择性抗蚀剂层去除），接着是通过光致抗蚀剂去除而露出的那些部分的选择性金属蚀刻，留下与金属焊盘24电接触的金属扇出和扇入接合焊盘52。此处也可发生接合焊盘52的金属电镀。然后绝缘层54在绝缘层22和接合焊盘52上方形成，接着是选择性回蚀以露出接合焊盘52的选择部分。选择性回蚀可以通过光刻工艺执行以选择性地去除接合焊盘52的选择部分上方的层54的那些部分。所得到的结构是图10中所示的微电子器件（在光致抗蚀剂去除之后）。
图11-17示出第二封装的形成。如图11所示，第二封装形成工艺开始于诸如例如聚合物片60的柔性支持结构。非限制性示例可以包括具有约100μm的厚度的聚合物片。如图12所示，形成通过聚合物片支持结构60的孔62。孔62可以通过使用激光、等离子体蚀刻工艺、喷砂工艺、机械研磨工艺或任意类似的方法来形成。优选地，孔62通过激光形成。如图13所示，诸如透明玻璃晶片这样的透明保护层64附接到柔性聚合物片60，其中它覆盖孔62。优选地，保护层64至少为100μm厚。
如图14中所示，柔性片和保护层60/64然后被附接到第二IC芯片66。在图14的示例性实施例中，IC芯片66是图像传感器，其包括基板68、像素传感器阵列70、像素传感器70上方的滤色片和微透镜阵列72以及电耦合到像素传感器70以用于从像素传感器提供输出电信号的接合焊盘74。在基板/盖子60/64的附接之后，可以执行可选的硅基板68的减薄，优选地留下厚度至少为50μm的基板68。
以与上面关于通过装卸器10形成电互连所描述类似的方式在硅68中形成电互连。具体而言，如图15中所示，在基板68的底面中形成孔76，直到它们到达和露出接合焊盘74。孔76可以使用激光、等离子体蚀刻工艺、喷砂工艺、机械研磨工艺或任意类似的方法来形成。优选地，孔76通过等离子体蚀刻（例如，各向异性、锥形、各向同性或其组合）形成，其允许孔剖面的各种形状。优选地，孔76的剖面是锥形的，在制备孔76所通过的表面处具有较大尺寸而在接合焊盘74处具有较小尺寸。优选地，接合焊盘74的最小孔直径约为10μm，且壁相对于与形成孔76所通过的硅68的表面垂直的方向的角度介于5°和35°之间。
如图16中所示，使用旋涂工艺、喷涂工艺、点胶工艺、电化学沉积工艺、层压工艺或任意其他类似方法来形成覆盖基板68的底面和填充孔76的柔性电介质材料78层。柔性电介质材料78优选地是诸如BCB（苯并环丁烯）、阻焊剂、阻焊膜、BT环氧树脂或环氧丙烯酸酯的聚合物。然后如图16中所示，形成通过电介质材料78的孔80。孔80通过使用用于较大尺寸孔80的CO2激光（例如，约70μm的斑点尺寸）或用于较小尺寸（例如，直径小于50μm）孔80的UV激光（例如，在355nm的波长下约20μm的斑点尺寸）形成。可以使用脉冲长度小于140ns的介于10和50kHz之间的激光脉冲频率。孔80的侧壁然后被金属化（即，覆盖有金属化层82），形成与接合焊盘74的电接触。金属化工艺优选地开始于用于去除涂污在孔80的内壁上的任意树脂（钻通诸如环氧、聚酰亚胺、氰酸酯树脂等的电介质材料导致）的除污工艺。该工艺涉及使用γ-丁内酯和水的混合物来接触树脂涂污以软化树脂涂污，接着是用碱性高锰酸盐溶液处理以去除软化的树脂以及用水合酸性中和剂处理以中和并去除高锰酸盐残留。在除污处理之后，初始导电金属化层82通过化学镀铜形成，接着是光刻回蚀，使得金属化层沿着电介质78远离孔80延伸短距离。通过来自表面粗糙度的固着效果而在电镀界面出获得粘合。所得到的结构在图16中示出。
然后在绝缘层78上形成金属层（例如，通过金属溅射，接着是光可成像的抗蚀剂层的沉积）。然后执行光刻步骤（即，通过掩模的UV曝光和选择性抗蚀剂层去除），接着是通过光致抗蚀剂去除而露出的那些部分的选择性金属蚀刻，留下与从孔80延伸的金属化层82电接触的金属接合焊盘84。此处也可以发生接合焊盘84的金属电镀。绝缘层86然后在绝缘层78和接合焊盘84上方形成，接着是选择性回蚀以露出接合焊盘84。选择性回蚀可以通过光刻工艺执行以选择性地去除接合焊盘84上方的层86的那些部分。然后使用焊接合金的丝网印刷工艺或通过植球工艺或通过电镀工艺而在接合焊盘84上形成BGA互连88。BGA（球栅阵列）互连是通常通过焊接或部分熔融金属球到接合焊盘上形成的用于与对等导体形成物理和电接触的圆形导体。所得到的结构是图17中示出的微电子器件。
然后，如图18中所示，第二封装2被集成（即，机械附接或安装）到第一封装1，其中第二封装2的BGA互连88接触且形成与第一封装1的接合焊盘52的电连接。集成可以使用常规拾放或管芯附接装置来执行。优选地，这在加热环境中执行，使得BGA互连88与封装1和2均接合（且在其间形成牢固的电连接）。所得到的结构是一对彼此附接的微电子器件，其中在它们彼此背对的相应表面（向外面对的表面）上具有接合焊盘。微电子器件之一的接合焊盘耦合到另一微电子器件的向外面对的表面上的接合焊盘（经由通过第一微电子器件延伸的导电元件和通过第二微电子器件延伸的导电元件），使得另一微电子器件的向外面对的表面上的接合焊盘从两个微电子器件提供信号。
上面描述且在附图中示出的IC封装技术及其制造方法具有若干优点。首先，硅基IC芯片26容放在装卸器10内，该装卸器10提供IC芯片26的机械和环境保护。其次，利用用于将IC芯片26固定在装卸器10内的柔性电介质材料28减小了可能不利影响二者的热和机械应力。第三，使用具有用于封装IC芯片26的扇出和扇入焊盘的装卸器结构（其可以在插入到封装10之前单独测试和验证），增强了可靠性和产量。第四，在装卸器10的共同表面上提供两个芯片的电连接以用于高效的信号耦合和连接。第五，利用用于层32的晶片级电介质层叠在很宽的频率范围上提供低阻抗。该阻抗可以与现有喷涂和旋涂电介质具有相同或更低的数量级。这些超薄电介质层叠还提供抑制关于电源和接地面的噪声的优点且对于在未来高速数字设计中实现可接受电性能而言将是重要的。
通过孔18形成的贯通聚合物互连还具有很多优点。首先，这些互连是可靠地将电信号从封装2通过装卸器结构10重新路由到包含用于IC芯片26的电接触的装卸器结构10的相同侧的导电元件。其次，通过形成具有斜面的贯通孔14的壁，减小在晶体上潜在地损害性诱生应力，该诱生应力可能来自于90度拐角。第三，孔14的倾斜侧壁还意味着不存在可能导致与电介质材料16一起形成的缝隙的负角度区域。第四，通过先形成绝缘材料16，然后在其上形成金属化层20，向装卸器10的晶体结构的金属扩散得以避免。第五，使用电镀工艺形成金属层20优于诸如溅射沉积之类的其它金属化技术，因为电镀工艺更不倾向于损害绝缘材料16。第六，使用柔性绝缘材料16来形成孔18的侧壁是更加可靠的。最后，使用激光钻通聚合物、除污以及金属电镀的贯通聚合物互连的创建比使用半导体溅射和金属沉积工艺更便宜。
通过孔80形成的贯通聚合物互连提供与通过孔18形成的上述那些相同的优点（即，将电信号从接合焊盘74路由通过基板68的导电元件，用于经由接合焊盘84电耦合到接合焊盘52）。另外，假定使用柔性材料16和78，则通过孔18和80形成的贯通聚合物互连吸收否则可能损害周围结构的应力。通过使得孔80中的互连在接合焊盘74处终止、通过在接合焊盘80上方具有柔性基板且通过使用用于绝缘层86的柔性材料，附加应力被吸收。
上述封装配置理想地用于（但不必限制于）IC芯片66是图像传感器且IC芯片26是用于处理来自图像传感器的信号的处理器的上下文且在该上下文中被描述。图像传感器是包括集成电路的互补金属氧化物半导体（CMOS）器件，该集成电路含有像素传感器阵列，每个像素包含光电检测器以及优选地其自己的有源放大器。每个像素传感器将光能转换成电压信号。可以在芯片上包括附加电路以将电压转换成数字数据。图像处理芯片包含（一个或多个）硬件处理器和软件算法的组合。图像处理器收集来自各个像素传感器的亮度和色度信息且使用它来计算/插值对于每个像素的正确的颜色和亮度值。图像处理器估算给定像素的颜色和亮度数据，将它们与来自相邻像素的数据进行比较且然后使用去马赛克算法以从不完整的颜色样品重构全色图像且产生用于该像素的适当亮度值。图像处理器还评估完整图片且校正锐度并减小图像的噪声。
图像传感器的演变导致图像传感器中的日益更高的像素计数以及诸如自动聚焦、缩放和红眼消除、人脸跟踪等的附加照相机功能性，这要求可以以更高速度操作的更强大的图像传感器处理器。摄影师不希望在他们可以实施拍摄之前等待照相机的图像处理器完成其工作，他们甚至不希望告知某些处理正在照相机内部进行。因此，图像处理器必须优化以在相同甚至更短的时间周期内处理更多的数据。
要注意，本发明不限于上面描述和此处示出的（一个或多个）实施例，而是涵盖落在所附权利要求的范围内的任意和所有变型。例如，此处对于本发明的引用并不旨在限制任意权利要求或权利要求术语的范围，而是相反仅引用可以被一个或多个权利要求覆盖的一个或多个特征。上述的材料、工艺和数值示例仅是示例性的，且不应认为限制了权利要求。而且，从权利要求和说明书显见，并不是所有方法步骤必须以示出或要求保护的确切顺序执行，而是以允许本发明的IC封装的适当形成的任意顺序单独或同时执行。单层材料可以形成为这种或类似材料的多层，且反之亦然。尽管在IC芯片26是图像传感器处理器且IC芯片66是图像传感器的上下文中公开了本发明的封装配置，但是本发明不必限制于那些IC芯片。
应当注意，如此使用的术语“上方”和“上”均包括性包括“直接位于…上”（没有布置于其间的中间材料、元件或空间）和“间接位于…上”（有布置于其间的中间材料、元件或空间）。同样，术语“相邻”包括“直接相邻”（没有布置于其间的中间材料、元件或空间）和“间接相邻”（有布置于其间的中间材料、元件或空间），“安装到”包括“直接安装到”（没有布置于其间的中间材料、元件或空间）和“间接安装到”（有布置于其间的中间材料、元件或空间），且“电耦合”包括“直接电偶合到”（其间没有把元件电连接在一起的中间材料或元件）和“间接电耦合到”（其间有把元件电连接在一起的中间材料或元件）。例如，“在基板上方”形成元件可以包括直接在基板上形成元件，其间没有中间材料/元件，也可以在基板上间接形成元件，其间具有一个或多个中间材料/元件。

Claims (26)

1.一种微电子组件，包含：
第一微电子元件，包含：
           具有第一和第二相对表面的硅基板，
           形成于所述第一表面的半导体器件，以及
           位于第一表面处的电耦合到半导体器件的导电焊盘；
第二微电子元件，包含：
           具有第一和第二相对表面的硅装卸器，
      形成于所述装卸器的第一表面的腔体，其中所述腔体不到达装卸器的第二表面，
           设置在所述腔体内的第二半导体器件，以及
           位于装卸器第一表面处的电耦合到第二半导体器件的导电焊盘；
第一和第二微电子元件彼此集成，使得第二表面彼此面对；
第一微电子元件包括导电元件，每个导电元件均从第一微电子元件的导电焊盘之一延伸且通过基板到达第一微电子元件的第二表面；
第二微电子元件包括导电元件，每个导电元件均在装卸器的第一和第二表面之间延伸；并且
第一微电子元件的导电元件中的每一个电耦合到该第二微电子元件的导电元件中的至少一个。
2.根据权利要求1所述的微电子组件，其中第一微电子元件的导电元件中的每一个包含：
在基板中形成的孔，其侧壁从基板的第二表面延伸到第一微电子元件的导电焊盘之一；
沿着侧壁布置的柔性电介质材料；以及
导电材料，沿着柔性电介质材料布置且在基板的第二表面和第一微电子元件的一个导电焊盘之间延伸。
3.根据权利要求2所述的微电子组件，其中柔性电介质材料包括聚合物。
4.根据权利要求2所述的微电子组件，其中对于第一微电子元件的导电元件中的每一个，孔是锥形的，使得孔在一个导电焊盘处比在基板的第二表面处具有更小的剖面尺寸。
5.根据权利要求2所述的微电子组件，其中对于第一微电子元件的导电元件中的每一个，侧壁相对于与基板的第一和第二表面垂直的方向在5°和35°之间的方向上延伸。
6.根据权利要求1所述的微电子组件，其中第二微电子元件的半导体器件在布置在腔体中的基板上形成。
7.根据权利要求1所述的微电子组件，其中第二微电子元件的导电元件中的每一个包含：
在装卸器中形成的孔，其侧壁在装卸器的第一和第二表面之间延伸；
沿着侧壁布置的柔性电介质材料；以及
导电材料，沿着柔性电介质材料布置且在装卸器的第一和第二表面之间延伸。
8.根据权利要求7所述的微电子组件，其中柔性电介质材料包括聚合物。
9.根据权利要求7所述的微电子组件，其中对于第二微电子元件的导电元件中的每一个，孔是锥形的，使得孔在装卸器的第二表面处比在第一表面处具有更小的剖面尺寸。
10.根据权利要求7所述的微电子组件，其中对于第二微电子元件的导电元件中的每一个，侧壁相对于与装卸器的第一和第二表面垂直的方向在5°和35°之间的方向上延伸。
11.根据权利要求1所述的微电子组件，其中第一微电子组件的半导体器件是图像传感器且第二微电子组件的半导体器件是用于处理来自该图像传感器的信号的处理器。
12.根据权利要求11所述的微电子组件，其中图像传感器包含像素传感器阵列，每个像素传感器包括用于将光能转换成电压信号的光电检测器，且其中处理器配置成接收电压信号且计算或插值对于来自像素传感器的电压信号中的每一个的颜色和亮度值。
13.根据权利要求1所述的微电子组件，其中第一和第二微电子元件的集成包含多个BGA互连，每个BGA互连电耦合在第一微电子元件的导电焊盘之一和第二微电子元件的导电焊盘之一之间。
14.一种形成微电子组件的方法，包含：
提供第一微电子元件，该第一微电子元件包含：
           具有第一和第二相对表面的硅基板，
           形成于所述第一表面的半导体器件，以及
           位于第一表面处的电耦合到半导体器件的导电焊盘；
提供第二微电子元件，该第二微电子元件包含：
           具有第一和第二相对表面的硅装卸器，
           第二半导体器件，以及
           位于硅装卸器第一表面处的电耦合到第二半导体器件的导电焊盘；
将腔体形成于装卸器的第一表面，其中腔体不到达装卸器的第二表面；
将第二微电子元件的半导体器件布置在该腔体中；
形成导电元件，每个导电元件均从第一微电子元件的导电焊盘之一延伸且通过基板到达第一微电子元件的第二表面；
形成导电元件，每个导电元件均在装卸器的第一和第二表面之间延伸；以及
彼此集成第一和第二微电子元件，使得第二表面彼此面对且使得第一微电子元件的导电元件中的每一个电耦合到第二微电子元件的导电元件中的至少一个。
15.根据权利要求14所述的方法，其中形成第一微电子元件的导电元件中的每一个包含：
在基板中形成孔，其侧壁从基板的第二表面延伸到第一微电子元件的导电焊盘之一；
形成沿着侧壁布置的柔性电介质材料；以及
形成导电材料，该导电材料沿着柔性电介质材料布置且在基板的第二表面和第一微电子元件的一个导电焊盘之间延伸。
16.根据权利要求15所述的方法，其中柔性电介质材料包括聚合物。
17.根据权利要求15所述的方法，其中对于第一微电子元件的导电元件中的每一个，孔是锥形的，使得孔在一个导电焊盘处比在基板的第二表面处具有更小的剖面尺寸。
18.根据权利要求15所述的方法，其中对于第一微电子元件的导电元件中的每一个，侧壁相对于与基板的第一和第二表面垂直的方向在5°和35°之间的方向上延伸。
19.根据权利要求14所述的方法，其中第二微电子元件的半导体器件在布置在腔体中的基板上形成。
20.根据权利要求14所述的方法，其中形成第二微电子元件的导电元件中的每一个包含：
在装卸器中形成孔，其侧壁在装卸器的第一和第二表面之间延伸；
形成沿着侧壁布置的柔性电介质材料；以及
形成导电材料，该导电材料沿着柔性电介质材料布置且在装卸器的第一和第二表面之间延伸。
21.根据权利要求20所述的方法，其中柔性电介质材料包括聚合物。
22.根据权利要求20所述的方法，其中对于第二微电子元件的导电元件中的每一个，孔是锥形的，使得孔在装卸器的第二表面处比在第一表面处具有更小的剖面尺寸。
23.根据权利要求20所述的方法，其中对于第二微电子元件的导电元件中的每一个，侧壁相对于与装卸器的第一和第二表面垂直的方向在5°和35°的方向上延伸。
24.根据权利要求14所述的方法，其中第一微电子组件的半导体器件是图像传感器且第二微电子组件的半导体器件是用于处理来自该图像传感器的信号的处理器。
25.根据权利要求24所述的方法，其中图像传感器包含像素传感器阵列，每个像素传感器包括用于将光能转换成电压信号的光电检测器，且其中处理器配置成接收电压信号且计算或插值对于来自像素传感器的电压信号中的每一个的颜色和亮度值。
26.根据权利要求14所述的方法，其中集成包含：
形成多个BGA互连，每个BGA互连电耦合在第一微电子元件的导电焊盘之一和第二微电子元件的导电焊盘之一之间。
CN201110190684.2A 2011-06-09 2011-07-08 具有应力减小互连的3d集成微电子组件及其制作方法 Active CN102820274B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/157,202 US8552518B2 (en) 2011-06-09 2011-06-09 3D integrated microelectronic assembly with stress reducing interconnects
US13/157,202 2011-06-09
US13/157202 2011-06-09

Publications (2)

Publication Number Publication Date
CN102820274A CN102820274A (zh) 2012-12-12
CN102820274B true CN102820274B (zh) 2015-10-28

Family

ID=47292453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110190684.2A Active CN102820274B (zh) 2011-06-09 2011-07-08 具有应力减小互连的3d集成微电子组件及其制作方法

Country Status (4)

Country Link
US (2) US8552518B2 (zh)
KR (1) KR101360697B1 (zh)
CN (1) CN102820274B (zh)
TW (1) TWI545710B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970044B2 (en) * 2011-06-23 2015-03-03 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
US8604576B2 (en) * 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US9064977B2 (en) 2012-08-22 2015-06-23 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9190390B2 (en) 2012-08-22 2015-11-17 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
EP2731129A1 (en) * 2012-11-07 2014-05-14 ams AG Molded semiconductor sensor device and method of producing the same at a wafer-level
KR20140065282A (ko) * 2012-11-21 2014-05-29 삼성전자주식회사 Ｔｓｖ를 포함한 반도체 소자, 및 그 반도체 소자를 포함한 반도체 패키지
CN104051489B (zh) * 2013-03-12 2017-09-08 奥普蒂兹公司 小轮廓图像传感器
US9299670B2 (en) 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9524950B2 (en) 2013-05-31 2016-12-20 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9496247B2 (en) * 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
US9461190B2 (en) 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
US9263420B2 (en) 2013-12-05 2016-02-16 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication
US9305911B2 (en) 2013-12-05 2016-04-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication
US9667900B2 (en) 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
WO2015129061A1 (ja) * 2014-02-27 2015-09-03 京セラ株式会社 圧電アクチュエータおよびこれを備えた圧電振動装置、携帯端末、音響発生器、音響発生装置、電子機器
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
US10388607B2 (en) 2014-12-17 2019-08-20 Nxp Usa, Inc. Microelectronic devices with multi-layer package surface conductors and methods of their fabrication
KR20160099440A (ko) * 2015-02-12 2016-08-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 기판 분리 및 비도핑 채널을 갖는 집적 회로 구조물
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
US10090241B2 (en) * 2015-05-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
EP3243793B1 (en) * 2016-05-10 2018-11-07 ams AG Sensor assembly and arrangement and method for manufacturing a sensor assembly
EP3267484B1 (en) * 2016-07-04 2021-09-01 ams International AG Sensor chip stack and method of producing a sensor chip stack
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
US10103191B2 (en) * 2017-01-16 2018-10-16 Semiconductor Components Industries, Llc Semiconductor die and method of packaging multi-die with image sensor
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
CN107425031B (zh) * 2017-09-05 2022-03-01 盛合晶微半导体(江阴)有限公司 背照式cmos传感器的封装结构及封装方法
US12062680B2 (en) * 2018-06-29 2024-08-13 Sony Semiconductor Solutions Corporation Solid-state imaging device, electronic apparatus, and method for producing solid-state imaging device
US11408589B2 (en) 2019-12-05 2022-08-09 Optiz, Inc. Monolithic multi-focus light source device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1977382A (zh) * 2004-06-29 2007-06-06 微米技术有限公司 封装微电子成象仪和封装微电子成象仪的方法
CN101232033A (zh) * 2007-01-23 2008-07-30 育霈科技股份有限公司 影像感测器模块与其方法
CN101859752A (zh) * 2009-04-06 2010-10-13 杨文焜 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US7145226B2 (en) * 2003-06-30 2006-12-05 Intel Corporation Scalable microelectronic package using conductive risers
KR101078621B1 (ko) 2003-07-03 2011-11-01 테쎄라 테크놀로지스 아일랜드 리미티드 집적회로 디바이스를 패키징하기 위한 방법 및 장치
US7335972B2 (en) * 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US7498240B2 (en) * 2005-08-31 2009-03-03 Micron Technology, Inc. Microfeature workpieces, carriers, and associated methods
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7807508B2 (en) 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US7538413B2 (en) * 2006-12-28 2009-05-26 Micron Technology, Inc. Semiconductor components having through interconnects
US7446303B2 (en) * 2007-01-31 2008-11-04 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd Ambient light sensing using a color sensor
WO2008108970A2 (en) 2007-03-05 2008-09-12 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
JP2011501410A (ja) 2007-10-10 2011-01-06 テッセラ，インコーポレイテッド 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
US20090212381A1 (en) 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US20100053407A1 (en) 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US8253230B2 (en) * 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
JP2010021219A (ja) 2008-07-09 2010-01-28 Nec Schott Components Corp パッケージングデバイス装置およびパッケージ用ベース部材
KR20100046760A (ko) * 2008-10-28 2010-05-07 삼성전자주식회사 반도체 패키지
KR101461630B1 (ko) * 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
US20110024899A1 (en) * 2009-07-28 2011-02-03 Kenji Masumoto Substrate structure for cavity package
JP2011040602A (ja) * 2009-08-12 2011-02-24 Renesas Electronics Corp 電子装置およびその製造方法
US8399987B2 (en) * 2009-12-04 2013-03-19 Samsung Electronics Co., Ltd. Microelectronic devices including conductive vias, conductive caps and variable thickness insulating layers
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
KR101710178B1 (ko) * 2010-06-29 2017-02-24 삼성전자 주식회사 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8351221B2 (en) * 2011-01-14 2013-01-08 Rf Micro Devices, Inc. Stacked shield compartments for electronic components
US20120194719A1 (en) * 2011-02-01 2012-08-02 Scott Churchwell Image sensor units with stacked image sensors and image processors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1977382A (zh) * 2004-06-29 2007-06-06 微米技术有限公司 封装微电子成象仪和封装微电子成象仪的方法
CN101232033A (zh) * 2007-01-23 2008-07-30 育霈科技股份有限公司 影像感测器模块与其方法
CN101859752A (zh) * 2009-04-06 2010-10-13 杨文焜 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法

Also Published As

Publication number Publication date
TW201304102A (zh) 2013-01-16
KR20120137255A (ko) 2012-12-20
TWI545710B (zh) 2016-08-11
CN102820274A (zh) 2012-12-12
US8552518B2 (en) 2013-10-08
US9230947B2 (en) 2016-01-05
KR101360697B1 (ko) 2014-02-07
US20120313209A1 (en) 2012-12-13
US20140004647A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
CN102820274B (zh) 具有应力减小互连的3d集成微电子组件及其制作方法
CN102820282B (zh) 用于集成电路器件的3d集成微电子组件及其制作方法
CN102891151B (zh) 背照式图像传感器的低应力腔体封装及其制作方法
US9373653B2 (en) Stepped package for image sensor
CN101675516B (zh) 具有通过过孔连接到前侧触头的后侧触头的芯片
CN103000648B (zh) 大芯片尺寸封装及其制造方法
US9520322B2 (en) Semiconductor device and method for manufacturing same
KR101420934B1 (ko) Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법
WO2008054660A2 (en) Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
WO2022161247A1 (zh) 一种晶圆级系统封装结构及封装方法
KR100634419B1 (ko) 이미지 센서 및 그 제조방법
CN119050095A (zh) 一种三维堆叠光电芯片封装结构及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant