[go: up one dir, main page]

CN101325121B - 电子元件及其制备方法 - Google Patents

电子元件及其制备方法 Download PDF

Info

Publication number
CN101325121B
CN101325121B CN2008100923745A CN200810092374A CN101325121B CN 101325121 B CN101325121 B CN 101325121B CN 2008100923745 A CN2008100923745 A CN 2008100923745A CN 200810092374 A CN200810092374 A CN 200810092374A CN 101325121 B CN101325121 B CN 101325121B
Authority
CN
China
Prior art keywords
conductor
hole
insulator
electronic component
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100923745A
Other languages
English (en)
Other versions
CN101325121A (zh
Inventor
桑岛一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101325121A publication Critical patent/CN101325121A/zh
Application granted granted Critical
Publication of CN101325121B publication Critical patent/CN101325121B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供了一种电子元件及其制备方法。该电子元件设置有第一导体；用于覆盖第一导体的表面的绝缘体；贯穿绝缘体的通孔；位于所述绝缘体的表面上并且通过所述通孔与所述第一导体电连接的第二导体；以及包括具有导电性的防护膜，所述防护膜被插入在所述第一导体和第二导体之间，并且通过至少从构成所述通孔的底面的第一导体表面连续地延伸到通孔的内壁表面，覆盖介于所述第一导体和在通孔内的绝缘体之间的界面。

Description

电子元件及其制备方法
技术领域
本发明涉及电子元件及其制备方法。更具体地，本发明涉及通过提高层间连接物(connector)的耐受性来提高电子元件可靠性的技术，所述电子元件是通过层压导电膜和绝缘膜制成的。
背景技术
现今，提供了各种分立元件，例如片式电容器、片式电感器或片状电阻器；以及各种片状电子元件，例如每种都包括多个有源元件和无源元件的组合的电子设备(在下文中也简称为片状元件(chip))。这些电子元件通常包括通过堆叠由导电材料制成的导电膜和由绝缘材料制成的绝缘膜所形成的层压结构。片状元件包括与片状元件的类型相应的各种功能元件单元，例如电容器电极、电感器导体、电阻器导体和阻抗匹配线路。
此外，为了构建这些功能元件单元或者使功能元件单元彼此电连接，在片状元件的内部设置有许多电接头。例如，贯穿绝缘膜的通孔被用于连接导体，如上所述，所述导体是在其间被插入绝缘膜来层压的。另外，将端电极设置在片状元件的外表面(例如侧面、底面或顶面)上，以获得与外部(例如安装板)的电连接和机械连接，并且这些端电极还与功能元件单元相连接。
此外，为了：防止片状元件内部的短路、断路、退化和腐蚀；以及保护片状元件不受制备过程中所使用的各种处理液体的影响，或者保护片状元件不受在将该片状元件作为产品安装之后所受到的物理外力、损坏、水份等的影响，在片状元件的外部表面设置保护膜。
另外，在日本专利申请公开平成9-270342，平成11-154612和平成9-270325(参见图7，第0045和0049段)(在下文中分别称为专利文献1、2和3)中公开了电子元件的例子。
发明内容
有时在传统的电子元件中会发现在片状元件内部的导体之间的连接缺陷。在本文中，还有提高电子元件的可靠性的进一步改进空间。
更精确地，当在用于形成端电极的基础层的预处理和后处理之后观察片状元件时，例如，在化学清洗，例如脱脂处理之后，有时会发现以下现象：因为保护膜被分离，片状元件内部的电极被侵蚀或腐蚀；或者，在介于保护膜和电极之间的界面上存在残余物。在进行用于滚镀或化学镀的预处理清洗以形成端电极的主体层或表面层之后；或者在进行焊剂清洗以焊接成品片状元件之后，同样地会观察到这些现象。在将这些电子元件安装到各种装置上并且作为产品长时间使用之后，上述的分离、侵蚀、腐蚀、残余物等会恶化该装置的性能，并且成为耐久性降低的原因。
而且，在可靠性评估测试，包括高湿度暴露测试、高湿度负荷测试和吸水回流测试(water absorption reflow test))中，有时会观察到质量的恶化，例如IR(互连电阻)恶化或电容器开路/短路缺陷。在耐电压测试中也发现极限阈值的波动。
除了可归因于上述化学负荷的恶化之外，在片状元件加工步骤中也发现由物理和机械负荷造成的缺陷。更精确地，从大规模生产的观点来看，上述的电子元件通常由以下方法制造：在单个基底材料(具有聚集在其上的多个片状元件)上沉积和层压膜，以共同形成内导体(功能元件单元)；然后，将该基底材料切割成单个片状元件。在将该基底材料分成单个片状元件的加工步骤中，可能产生切割毛刺，或者可能产生由于膜的损坏而导致的界面分离。同时，膜本身含有在沉积和层压膜时所产生的残余应力。尽管在片状元件聚集时(膜在整个基底材料上是连续的)残余应力被抑制，但是在被分成单个片状元件时所述残余应力会被释放出来。这种应力的释放也可能会导致每个片状元件内部的膜的分离。
专利文献1所公开的电子元件不能够保护导体之间的连接物，以及介于导体和保护膜或绝缘膜之间的界面部分。类似地，专利文献2所公开的电子元件仅仅设置有厚的最外层，不能够显著保护介于绝缘膜和导体之间的界面。此外，专利文献3公开了一种被配置为使覆盖有绝缘层的内导体与外部连接端子电连接的结构。然而，这种结构包括形成为通孔的电极引出单元16和由填充于该通孔中的导体制成的引出电极17，设置该引出电极17仅仅为覆盖绝缘树脂层12。因此，这种结构不能够充分地屏蔽处理流体或水份。
因此，本发明的目的是进一步提高通过层压导电膜和绝缘膜所形成的电子元件的可靠性，其是通过提高电子元件的导体之间的连接物的耐受性的方式，或者更具体地通过提高通孔的耐受性的方式。
为了解决上述问题以及实现该目的，本发明的第一电子元件是设置有以下部件的电子元件：由导电材料制成的第一导体；由绝缘材料制成的并且被配置为覆盖所述第一导体的表面的绝缘体；贯穿所述绝缘体的通孔；以及由导电材料制成的第二导体，所述第二导体位于所述绝缘体的表面上，并且通过所述通孔与所述第一导体电连接。这里，所述电子元件包括具有导电性的防护膜，所述防护膜被插入在所述第一导体和所述第二导体之间，并且通过至少从构成所述通孔的底面的第一导体表面连续地延伸到所述通孔的内壁表面，覆盖介于所述第一导体和在通孔内的绝缘体之间的界面。
在本发明的第一电子元件中，防护膜覆盖介于第一导体和沉积在通孔内部表面上的绝缘体之间的界面。因此，可以保护界面不受各种化学溶液(例如，包括表面活性物质处理流体(surfactant treatment fluid)如脱脂液、蚀刻流体和镀覆液)的渗透，水份的进入等。
形成防护膜，使得其至少从构成所述通孔的底面的第一导体的表面连续地延伸到通孔的内壁表面(绝缘体)。此外，可以允许该防护膜连续地覆盖绝缘体的上表面(通孔的上端孔的周围部分)。该防护膜具有导电性。因此，如果在所述通孔的内部形成上述的连续涂层，则可以确保第一导体和第二导体之间的电连接。
这里，就第一导体和第二导体而言，第一导体通常是位于电子元件内部的内导体，而第二导体常常是位于电子元件外部表面(例如侧面、顶面或底面)上的外部导体。不过，所述电子元件的结构并不仅限于前述结构。例如，第一导体可以是位于基底的一个表面上的导体，而第二导体可以是位于基底的其他表面的导体。可选择地，第一导体和第二导体都可以是内导体(例如，在如下情形，其中，将仅具有物理保护功能的保护膜设置在第二导体的表面上，以致介于第一导体和设置在其表面上的绝缘体之间的界面易于被化学溶液或气体所损坏)。归根到底，第一导体和第二导体是分别设置在绝缘体的两个表面上的导体，使得在其间插入绝缘体。此外，第一导体和第二导体可以是各种类型和功能的导体，包括端电极(外部连接端子)或者这些电极的一部分、接线、电感器导体、电容器电极、阻抗接线、相调节线、电阻器导体等。
此外，第二导体可以被形成为设置在电子元件的侧面上的表面导体(侧面导体)，并且可以形成防护膜，使其进一步连续地覆盖从通孔的内部到电子元件的侧面的范围。根据这种结构，可以通过电镀形成侧面导体(例如侧面端电极)，而使用防护膜作为基础电极(导电层)。因此，可以省略形成用于侧面导体的基础层的独立步骤。
防护膜优选地由具有化学品耐受性的材料制成，特别是具有对至少任意一种以下物质的耐受性：表面活性物质处理流体、脱脂液、酸性化学品溶液、碱性化学品溶液、溶剂(例如用于感光树脂的显影剂)、醇、镀覆液和蚀刻液。此外，该防护膜优选是由同时具有耐湿性、耐气体渗透性和耐腐蚀性的材料制成的。特别地，本发明的防护膜需要由这样的材料制成：即在介于内导体和绝缘膜之间形成界面之后，该材料具有对在工艺中所应用的各种化学物品和溶剂的耐受性。
更精确地，上述防护膜可以形成为含有任意一种以下材料作为主要组分的膜：例如Cr、Ni、Ti、Cu、W、Ag和Al。因为这些材料具有导电性，能够建立与配对导体的电连接，即使在被连接的导体(包括介于导体和绝缘体之间的界面(边界))的整个表面都被防护膜所覆盖时。
所述防护膜优选地由气相生长法来形成。例如，当通过溅射将防护膜形成为薄膜时，可以提高防护膜的结合强度，从而获得良好的防护性能。除了溅射法之外，还可以通过其它气相生长方法(例如蒸发法或CVD(化学汽相沉积)方法)，无电镀法等来形成该防护膜。同时，为了提高粘附力和对高低差的跟随性，所述防护膜优选由致密膜来制成。更具体地，该防护膜可以形成为含有导电颗粒的膜，所述导电颗粒具有小于等于1.0μm的粒径，优选小于等于0.5μm，更优选小于等于0.1μm。
同时，除了设置在电子元件中用于在各个导体之间建立电绝缘的绝缘膜之外，在本发明中的“绝缘体”广泛地包括与各个导体(第一导体、第二导体和连接导体)接触的各种绝缘膜，例如，设置用于形成电容器的电介质膜，设置用于形成电感器的磁膜，为了保护电子元件在片状元件的最外层上形成的保护膜，形成用于使表面或基底平滑化(planarizing)的平滑化膜(planarizing film)。
本发明的第二电子元件是设置有以下部件的电子元件：由导电材料制成的第一导体；由绝缘材料制成的并且被配置为覆盖第一导体的表面的绝缘体；由导电材料制成的并且位于所述绝缘体表面上的第二导体；贯穿绝缘体的通孔；以及位于所述通孔内部并且被配置为使第一导体与第二导体电连接的连接导体。这里，所述电子元件包括具有导电性的防护膜，所述防护膜被插入在所述第一导体和连接导体之间，并且通过至少从构成通孔底面的第一导体的表面连续地延伸到通孔的内壁表面，覆盖介于第一导体和在通孔内的绝缘体之间的界面。
本发明的第三电子元件是设置有以下部件的电子元件：由导电材料制成的第一导体；由绝缘材料制成的并且被配置为覆盖第一导体的表面的绝缘体；贯穿绝缘体的通孔；由导电材料制成的并且位于所述绝缘体的表面上的第二导体；以及连接导体，所述连接导体被定位于被填充在所述通孔中并且将第一导体与第二导体电连接。这里，所述电子元件包括具有导电性的防护膜，所述防护膜被插入在所述第一导体和连接导体之间，并且被配置为通过从所述连接导体的表面延伸到在所述通孔周围的绝缘体的表面来覆盖介于所述连接导体和所述绝缘体之间的界面。
第二和第三电子元件具有适宜用于填充通孔的结构，所述填充通孔被配置为用导电材料例如电镀金属或导电树脂来填充贯穿所述绝缘体的通孔的内部。设置防护膜，以使其插入在第一导体和位于通孔内的连接导体之间，并且第一导体与第二导体电连接；而且，所述防护膜被配置为覆盖在所述通孔底面的第一导体表面以及所述通孔的内壁表面。可替代地，设置防护膜，以使其被插入在连接导体和第二导体之间，并且，所述防护膜被配置为覆盖所述连接导体的表面(上表面)以及其周围部分(绝缘体的表面)。通过这种方式，能够保护介于第一导体和绝缘体之间的界面或者介于连接导体和绝缘体之间的界面。这里，关于防护膜和绝缘体的具体结构(例如材料)与用于第一电子元件的类似(同样适用于以下描述的第四电子元件)。
同时，本发明的第四电子元件是设置有以下部件的电子元件：由导电材料制成的第一导体；由绝缘材料制成的并且被配置为覆盖第一导体的表面的绝缘体；由导电材料制成的并且位于所述绝缘体表面上的第二导体；贯穿绝缘体的通孔；以及，被填充到所述通孔以填埋所述通孔内部的空间的填充物。这里，所述电子元件包括具有导电性的防护膜，所述防护膜被插入在所述第一导体和填充物之间，并且通过至少从构成所述通孔底面的第一导体的表面连续地延伸到所述通孔的内壁表面，以及进一步连续地延伸到所述通孔周围的绝缘体的表面，覆盖介于所述第一导体和在通孔内的绝缘体之间的界面。
在该第四电子元件中，在通孔的内部设置填充物来代替连接导体。通过设置上述填充物，即使在形成防护膜之后在通孔的内部形成空隙(或者在通孔的顶面形成凹痕)，仍然可以填埋该空隙并且使通孔的顶面平滑化。因此，可以在其后顺利地获得膜沉积(当可应用时，在其上形成第二导体和其他膜)(同样适用于设置有连接导体的第二和第三电子元件)。在该第四电子元件中，填充物可以由不具有导电性(或者具有低的导电性)的材料制成，因为第一导体和第二导体之间的电连接可以通过防护膜来获得，这通过形成具有导电性的防护膜以使其达到在通孔周围的绝缘体的表面来实现。
根据本发明的电子元件，用如上所述的防护膜来覆盖介于导体和在用于使导体彼此连接的通孔内部的绝缘体之间的界面(边界)。因此，可以阻止在片状元件制造过程中所使用的各种化学溶液渗透到导体和绝缘体之间的空隙中，以及在将片状元件装配为产品之后防止水份等的进入。同时，即使当在加工时将外力施加到在含有片状元件的集合状态下的基底材料上，或者将外力施加到形成各个产品的片状元件上时；或者当由于存在内部残余应力，使应力施加到介于导体和绝缘体之间的界面上时，该防护膜通过承担这些负载来抑制这些膜的分离，从而保护介于导体和绝缘体之间的界面。
另外，在本发明的电子元件中，适当时可以形成通孔，使得其深度h和直径d之间的比h/d设置在1～5的范围内。根据本发明，在通孔内形成具有导电性的防护膜，这种防护膜可以通过气相生长法，例如溅射法或CVD法来形成。因此，可以提高通孔的深径比h/d(通孔的深度h和直径d的比值)，使其显著大于传统通孔结构，所述传统通孔结构被形成为通过将导电浆料填充到通孔中来建立层间连接。更精确地，在相关现有技术中h/d比例被限定在约0.2～2的范围。与此相反，根据本发明，可以将该比例提高到上述的约1～5的范围。因此，本发明还具有以下优点：即可以减小通孔所占据的空间，从而有助于小型化以及高密度组装电子元件。
同时，用于制造本发明电子元件的第一方法是具有以下步骤的制造电子元件的方法：第一导体形成步骤，形成由导电材料制成的第一导体；绝缘体形成步骤，形成由绝缘材料制成的绝缘体，所述绝缘体被配置为覆盖所述第一导体的表面，并且设置有通孔；以及，第二导体形成步骤，形成由导电材料制成的第二导体，所述第二导体位于所述绝缘体的表面上，并且通过所述通孔与所述第一导体电连接。这样实施该方法，使得在多个电子元件聚集在单个基底材料的情况下，至少实施所述第一导体形成步骤和所述绝缘体形成步骤，以提供具有第一导体、绝缘体和通孔的各个电子元件，然后，将该基底材料切割成片状元件，以获得单个电子元件。这里，该方法包括防护膜形成步骤：在所述绝缘体形成步骤之后且在所述第二导体形成步骤之前，为每个聚集在基底材料上的电子元件提供防护膜，所述防护膜具有导电性，被插入在所述第一导体和第二导体之间，并且通过至少从构成所述通孔的底面的第一导体表面连续地延伸到通孔的内壁表面，覆盖介于第一导体和在通孔内的绝缘体之间的界面。
用于制造本发明电子元件的第二方法是具有以下步骤的制造电子元件的方法：第一导体形成步骤，形成由导电材料制成的第一导体；绝缘体形成步骤，形成由绝缘材料制成的绝缘体，所述绝缘体被配置为覆盖所述第一导体的表面，并且设置有通孔；连接导体形成步骤，使由导电材料制成的连接导体定位于通孔的内部；以及，第二导体形成步骤，形成由导电材料制成的第二导体，所述第二导体位于所述绝缘体的表面上，并且通过所述连接导体与所述第一导体电连接。这样实施该方法，使得在多个电子元件聚集在单个基底材料的情况下，至少实施所述第一导体形成步骤、所述绝缘体形成步骤和所述连接导体形成步骤，以提供具有第一导体、绝缘体、通孔和连接导体的各个电子元件，然后，将该基底材料切割成片状元件，以获得单个电子元件。这里，该方法包括防护膜形成步骤：在所述绝缘体形成步骤之后且在所述连接导体形成步骤之前，为每个聚集在基底材料上的电子元件提供防护膜，所述防护膜具有导电性，被插入在所述第一导体和连接导体之间，并且通过至少从构成所述通孔的底面的第一导体表面连续地延伸到通孔的内壁表面，覆盖介于第一导体和在通孔内的绝缘体之间的界面。
用于制造本发明电子元件的第三方法是具有以下步骤的制造电子元件的方法：第一导体形成步骤，形成由导电材料制成的第一导体；绝缘体形成步骤，形成由绝缘材料制成的绝缘体，所述绝缘体被配置为覆盖第一导体的表面，并且设置有通孔；连接导体形成步骤，使由导电材料制成的连接导体定位于通孔的内部；以及，第二导体形成步骤，形成由导电材料制成的第二导体，该第二导体位于所述绝缘体表面上，并且通过所述连接导体与所述第一导体电连接。这样实施该方法，使得在多个电子元件聚集在单个基底材料的情况下，至少实施所述第一导体形成步骤、所述绝缘体形成步骤和所述连接导体形成步骤，以提供具有第一导体、绝缘体、通孔和连接导体的各个电子元件，然后，将该基底材料切割成片状元件，以获得单个电子元件。这里，该方法包括防护膜形成步骤：在所述连接导体形成步骤之后且在所述第二导体形成步骤之前，为每个聚集在基底材料上的电子元件提供防护膜，所述防护膜具有导电性，被插入在所述第二导体和连接导体之间，并且通过从连接导体的表面连续地延伸到所述通孔周围的绝缘体的表面，覆盖介于连接导体和绝缘体之间的界面。
此外，用于制造本发明电子元件的第四方法是具有以下步骤的制造电子元件的方法：第一导体形成步骤，形成由导电材料制成的第一导体；绝缘体形成步骤，形成由绝缘材料制成的绝缘体，所述绝缘体被配置为覆盖第一导体的表面，并且设置有通孔；通孔填充步骤，用填埋通孔内部的空隙的填充物填充所述通孔；以及，第二导体形成步骤，形成由导电材料制成的第二导体，所述第二导体位于所述绝缘体表面上，并且通过所述连接导体与所述第一导体电连接。这样实施该方法，使得在多个电子元件集合在单个基底材料的情况下，至少实施所述第一导体形成步骤、所述绝缘体形成步骤和所述通孔填充步骤，以提供具有第一导体、绝缘体、通孔和填充物的各个电子元件，然后，将该基底材料切割成片状元件，以获得单个电子元件。这里，该方法包括防护膜形成步骤：在所述绝缘体形成步骤之后且在所述通孔填充步骤之前，为每个聚集在基底材料上的电子元件提供防护膜，所述防护膜具有导电性，被插入在所述第一导体和填充物之间，并且通过至少从构成通孔的底面的第一导体的表面连续地延伸到所述通孔的内壁表面，以及进一步连续地延伸到在通孔周围的绝缘体的表面，覆盖介于第一导体和在通孔内的绝缘体之间的界面。
根据上述的制造方法，通过同时在多个片状元件上形成防护膜，可以高效地制备出可靠性高的片状元件，该片状元件包括具有良好耐受性的通孔。
此外，在每个上述的制造方法中，优选的是，通过提供连接导体和填充物中的任意一种来使通孔的上表面(使通孔的上表面平滑)平滑化；或者在通孔内部提供连接导体和填充物中的任意一种之后，通过抛光连接导体和填充物中的任意一种的上表面来使通孔的上表面平滑化。进行这种加工是为了提高连接导体和第二导体之间的粘附力，或者有助于形成设置在通孔上的各种膜(当适当时，可以进一步将第二导体、其他导电膜以及绝缘膜设置在其上)，通孔等。
第二导体可以为以下形式：用于外部连接的端电极，设置在电子元件的外表面上的接线，以及各种其他导体。在这种情形下，第二导体可以在将基底材料切割为片状元件的步骤之前形成，或者在将基底材料切割为片状元件的步骤之后形成(例如，包括以下情形，即在基底材料的背面设置支撑部件，使得即使当将基底材料切割(形成切槽)时，保持各个片状元件处于排列状态而不分散)。
根据本发明，可以提高第一导体(例如内导体)和第二导体(例如端电极)之间的连接的耐受性，从而进一步提高了电子元件的可靠性。
由以下对本发明实施方式的描述并结合附图，本发明的其它目的、特征和优点将变得显而易见。在附图中，所有附图中的相同的参考标记符号表示相同的元件。
附图说明
图1是示意显示根据本发明的第一实施方式的电子元件的横截面视图。
图2是示意显示根据第一实施方式的电子元件的平面视图。
图3是示意显示根据第一实施方式的电子元件的改进实例的横截面视图。
图4是示意显示根据第一实施方式的电子元件的另一改进实例的横截面视图。
图5是示意显示根据第一实施方式的电子元件的另一改进实例的实质部分的横截面视图。
图6是示意显示根据第一实施方式的电子元件的另一改进实例的实质部分的横截面视图。
图7是示意显示根据本发明的第二实施方式的电子元件的实质部分的横截面视图。
图8是示意显示根据本发明的第三实施方式的电子元件的实质部分的横截面视图。
图9是显示本发明的应用实例的电子元件的通孔的横截面视图。
图10是显示本发明的另一应用实例的电子元件的通孔的横截面视图。
图11是示意显示根据第一实施方式的另一改进实例的横截面视图。
具体实施方式
(第一实施方式)
图1是示意显示根据本发明的第一实施方式的电子元件的横截面视图。如图所示，该实施方式的电子元件(片状元件)包括构成芯部的基础基底1，该基底1设置有：平面化膜2，在其上层压的多个导电膜3和6(内导体/导线层)；和被插入于导电膜之间用于使这些导电膜相互绝缘的绝缘膜5(包括电介质层4/绝缘层)，以及形成在基础基底的侧面1a上的侧面终端(第二导体)10，该侧面终端10用作建立外部连接的端电极。此外，在片状元件的最外层形成保护膜7。
请注意，图1显示了使两个导电膜(构成内导体的下导体3和同样构成另一内导体的上导体(第一导体)6)彼此电连接的结构，该结构还通过通孔9和19使这些导电膜3和6与侧面终端(第二导体)10电连接。此外，对于如图1所示的导电膜3和6，位于下侧面的下导体3和位于上侧面的上导体6构成分开的内导体，该内导体属于垂直层压在片状元件上的不同的导线层，具有插入于其间的绝缘膜5。这里，只有两个导体的连接物显示在图中。
此外，在该实施例的情形下，通过贯穿绝缘膜5和电介质膜4的通孔19使这些内导体3和6彼此连接，并且通过贯穿保护膜7的通孔9使这些导体与侧面终端10相连接。可替代地，可以仅使一个内导体(例如仅使上导体6或者仅使下导体3)与侧面终端10相连接。可选择地，可以设置三个或三个以上的内导体(是指连接更多的内导体到其上的结构，即在三层或更多层的导线层上彼此连接各个内导体的结构)。同时，被连接到内导体的表面导体并不仅限于侧面终端。该表面导体可以是设置在片状元件的顶面或底面上的用于外部连接的端电极(例如用于LGA(格栅阵列封装)或BGA(球栅阵列封装)的底面端电极)、用于各种引线结合技术(例如涉及到超声振荡、加热和加压中的一种或多种操作的引线结合或倒装晶片结合)的连接焊点、不是为外部连接而设置的其他导体、或者被绝缘体覆盖的其他内导体。
在本实施方式中，使下导体3形成在基础基底1的表面上，通过使用平面化膜2使该基础基底1变平滑，并且在其上形成电介质膜4和含有通孔19的绝缘膜5。然后，使导体定位于通孔19的内部，在绝缘膜5的表面上设置与该导体电连接的上导体6。在形成上导体6之后，在其上形成含有通孔9的保护膜7。
这里，通过以下步骤形成各个通孔9和19：例如，涂布构成绝缘膜和保护膜的感光树脂(或者热固性树脂或紫外线固化树脂)，然后使该树脂进行例如图案曝光(pattern exposure)和显影过程(光刻法)。可选择地，可以通过在沉积绝缘膜和保护膜之后照射激光束，或者通过机械加工的方式(钻孔法)来形成通孔9和19。
例如，通过使用Al2O3可以形成平面化膜2，下导体3和上导体6可以由以下方法制成：通过溅射的方式顺序沉积Ti膜和Cu膜；然后通过电镀法在其上沉积Cu膜，同时将这些薄膜用作基础膜。同时，位于通孔19内部的导体可以例如由以下方法制成：通过将导电树脂填充到通孔19中，或者通过使用下导体3作为导电体沉积电镀金属(或者在通孔19的内壁表面上形成导电膜之后，通过无电镀法来形成)。
可以使用树脂(例如聚酰亚胺、环氧树脂、苯并环丁烯(BCB)或氟树脂)和无机材料(例如SiN、SiO2、Al2O3或TaO)来形成电介质膜4、绝缘膜5和保护膜7。这里，还可以仅将电介质膜4和绝缘膜5中的一种设置在下导体3或上导体6上。与此相反，还可以层压多个绝缘膜或多个电介质膜(同样适用于后面描述的其他实施方式)。
在形成保护膜7之后，在贯穿保护膜7的通孔9中设置防护膜8。为了保护介于上导体6和保护膜7之间的界面，将该防护膜8形成为这样的薄膜，即该薄膜覆盖构成通孔9的底面的上导体6的表面、在通孔9的内壁表面上构成的保护膜7的内周面、以及在通孔9的上端孔周围的保护膜7的表面。此外，该防护膜8被形成为导电膜，该导电膜具有良好的化学品耐受性以及获得对上导体6和保护膜7的良好粘附力，例如由选自例如Cr、Ni、Ti、Ni-Cr合金、Cu、Ag、Al和W的材料制成的溅射膜。这里，还可以使用这些金属材料通过层压多个层(例如两层，三层，或四层或者更多层)形成防护膜8。例如，可以通过顺序层压Cr溅射膜、Cu溅射膜和Cu镀膜来形成所述防护膜8。同样地，可以通过使用各种不同的其他材料以及在各种不同的层压层数下形成所述防护膜8。
此外，为了有利于获得防护性能、附着力以及对防护膜8的凹凸不平的跟踪性，优选通过例如降低溅射加工的沉积速率，使所述防护膜8形成为含有小颗粒的致密导电膜，所述小颗粒(粒径)例如小于等于1.0μm，优选小于等于0.5μm，更优选地小于等于0.1μm。除了溅射之外，还可以通过气相生长法例如蒸发法或CVD方法，或者通过无电镀法来形成所述防护膜。
在形成防护膜8之后，形成侧面电极10，使得通过通孔9与上导体6电连接。这里，在本实施方式中，在单个基底材料(基础基底)上含有多个片状元件的聚集状态下，同时在多个片状元件上形成导体3和6，薄膜4、5、7和8，以及通孔9和19，直到形成防护膜8。此后，将所述基底材料切割成单个片状元件，并且在单个片状元件上形成侧面电极10。需要注意的是，标号1a所指示的基础基底1的端面是截面，在本实施方式中，在该切面(基础基底(片状元件)的侧面)、片状元件的顶面以及片状元件的底面上，连续地将侧面电极10形成为U形。
该侧面电极10可以通过以下方法形成：通过溅射法顺序沉积Cr膜11a和Cu膜11b，该Cr膜11a和Cu膜11b共同作为基底层11，然后，通过滚镀在其上形成构成电极10的本体层的Cu膜12，接着，在其上顺序形成用作阻挡层的Ni膜13和用于提高焊剂湿润性的Sn膜14。
通过形成侧面电极的顶面部分10a，获得侧面电极10和上导体6之间的连接，这被认为沉积在片状元件的顶面上，以使其延伸到贯穿保护膜7的通孔9的底面。在该方式中，可以通过防护膜8使上导体6与侧面电极10电连接。图2是显示本实施方式的片状元件的上表面侧的平面视图。如图所示，在本实施方式中，设置多个(在本实施方式两个)贯穿保护膜7的通孔9，用于连接侧面电极10的顶面部分10a和上导体6。防护膜8连续地(作为完整的膜)形成在各个通孔9的底面和内壁表面，以及在通孔周围的保护膜7的表面上。同时，当从如图2所示的顶面观察时，在偏离通孔9的位置，形成用于连接上导体6和下导体3的通孔19。尽管在本实施方式中，上通孔9和下通孔19如图所示交替排列，还可以以部分重叠的方式直接在下通孔19上形成通孔9(使用所谓的通孔-通孔(堆积的通孔)结构)。
除了上述形状外，可以将侧面电极10形成为如图3所示的L形，其从片状元件的侧面延伸到其顶面(或底面)。可选择地，如图4所示，可以将设置在片状元件的顶面或底面的侧面电极形成为板形状。在如图4所示的实施例中，可以使用防护膜8作为用于形成电极主体层12的基底膜。因此，可以省略如图1-3所示的实施例中用于形成电极主体层12的基底层11。
与本实施方式类似，在相关领域中常常将保护膜7设置为片状元件的最外层。不过，虽然以前已经被设置的这种类型的保护膜能够物理地或机械地保护电极，例如片状元件的导线或其功能膜，但是该保护膜不能够完全保护介于内导体和绝缘膜，例如保护膜之间的界面不受水份或各种处理流体的影响。因此，传统策略被局限于仅仅层压多层保护膜或者用树脂模塑轮廓(contour)。所述策略导致增加产品的外部尺寸和厚度，以及增加电子元件的制造成本。与此相反，根据本实施方式，介于内导体和绝缘膜之间的界面被防护膜所覆盖。因此，在形成侧面电极、安装片状元件或者使用产品时，可以更安全地防止诸如处理流体的渗透或者水份通过界面进入等问题，这可能导致内导体的腐蚀和损坏。
此外，图5显示了放大的横截面视图，该视图示意显示了本实施方式的电子元件的改进实施例的实质部分(表面导体(第二导体)和内导体(第一导体)之间的连接物与图4中的部分A相对应)(以下图6-8也显示了表面导体(第二导体)和内导体(第一导体)之间的连接物的放大视图，与图5类似，该连接物与与图4中的部分A相对应)。如图5所示，这种改进的实施例包括位于绝缘膜5的表面上的上导体(内导体为第一导体)6，覆盖该上导体6的表面的保护膜7，形成于保护膜的7表面上的端电极(表面导体为第二导体)10，以及贯穿保护膜7并且从端电极10到达上导体6的通孔9。不过，防护膜由两层层压膜8a和8b形成。例如，这些层压膜可以限定为Cr膜8a和Cu膜8b，或者Ti膜8a和Cu膜8b，在每种情形下将它们顺序层压。
同时，形成于防护膜8上的端电极10可以例如限定为一组顺序层压的Cu膜12、Ni膜13和Sn膜(或Au膜)14。根据通孔9的直径大小或者防护膜8的厚度尺寸，存在这样一种情况：在形成防护膜8之后，在通孔9上形成凹痕(如图5所示)；或者存在这样一种情况：用构成防护膜8的材料填充(填埋)通孔9，并且在其上不形成凹痕。当形成端电极10时，可以通过电镀沉积端电极10，例如，当没有凹痕时。可选择地，当有凹痕时，通过由例如填充通孔镀覆的方式用导电材料填埋凹痕，形成所述端电极10。
此外，当形成上述的防护膜8之后，在通孔9上形成凹痕时，还可以如图6所示，在凹痕内部的防护膜上形成用于填埋凹痕的填埋电极15。该填埋电极15可以通过以下方法形成：例如，用电镀法沉积Cu；或者通过填充导电树脂。在设置上述的填埋电极15之后，还可以通过CMP(化学机械抛光)或者通过皮革抛光(buff polishing)使其上表面平滑。通过这种方式，可以顺利地将防护膜8结合到在其上形成的端电极10上。
在图6所示的实施例中，形成具有导电性的防护膜8，以使其覆盖在通孔周围的保护膜7的表面，使得通过该防护膜8确保上导体(第一导体)6和端电极(第二导体)10之间的电连接。因此，也可以用不具有导电性(或者具有低的导电性)的填充物填埋凹痕，而不是填埋的电极15。
(第二实施方式)
图7是示意显示根据本发明的第二实施方式的电子元件的实质部分的横截面视图。如图所示，该实施方式的电子元件包括：被用作绝缘体的保护膜7所覆盖的内导体(第一导体)6，设置在保护膜7的表面上的端电极(第二导体)10，为了使该端电极10与内导体6电连接而贯穿保护膜7所形成的通孔9，以及覆盖介于保护膜7和内导体6之间的界面的防护膜8(与第一实施方式类似)。不过，本实施方式的防护膜8被形成为仅覆盖在通孔9的底面上的内导体表面以及通孔9的内壁表面。
与第一实施方式类似，可以通过顺序层压两层Cr膜8a和Cu膜8b或者Ti膜8a和Cu膜8b形成所述防护膜8。这里，防护膜8可以由单层膜或者三层或三层以上的膜的组合形成(同样适用于其他实施方式)。
在形成防护膜8之后，在其上形成与在第一实施方式的改进实施例(图6)所描述的电极类似的填埋电极15。通过抛光，使通孔内部的防护膜8和填埋电极15平滑化，以使其与保护层7的表面平齐。然后，在其上形成端电极10，以通过防护膜8和填埋电极15来使内导体6和端电极10电连接。这里，通过例如Cu镀覆法或者填充导电树脂的方式，可以形成与第一实施方式的改进实施例(图6)类似的填埋电极15。可以通过CMP或者皮革抛光进行平面化操作。此外，可以通过例如顺序形成Cu膜12、Ni膜13和Sn膜(或Au膜)14来形成该端电极10。
(第三实施方式)
图8是示意显示根据本发明第三实施方式的电子元件的实质部分的横截面视图。如图所示，本实施方式的电子元件包括：被用作绝缘体的保护膜7所覆盖的内导体(第一导体)6，设置在保护膜7的表面上的端电极(第二导体)10，以及为了使该端电极10与内导体6电连接而贯穿保护膜7所形成的通孔9(与第一和第二实施方式类似)。然而，通过用导体(连接导体)16填充通孔，使通孔9被形成为填充的通孔，并且防护膜8被设置在该连接导体16的表面(顶面)上。
例如，可以通过Cu镀覆，Cu填充通孔镀覆，或者填充与形成填盖电极15相同的导电树脂来形成连接导体16。可以通过CMP或者皮革抛光使其顶面平滑，以使其与保护膜7的表面平齐。此后，在连接导体16和保护膜7上形成防护膜8。这里，形成防护膜8，以使其覆盖连接导体16的全部顶面以及在连接导体16周围的保护膜7的表面。通过这种方式，可以保护介于连接导体16和保护膜7之间的界面。防护膜8可以由一组沉积在其上的Cr膜(或Ti膜)8a和Cu膜8b形成。
在设置防护膜8之后，形成端电极10以使其覆盖防护膜8。可以通过顺序层压例如Cu膜12、Ni膜13以及Sn膜(或Au膜)14来形成该端电极10。
尽管上面已经描述了本发明的实施方式，但应当注意的是，本发明并不仅限于本文所揭示的这些实施方式。在不脱离后附权利要求的范围内可以进行各种改进，这对于本领域的技术人员来讲是显而易见的。
例如，除了上面描述的结构之外，可以应用各种其他类型的材料，层压的层的数量，以及在包括构成端电极的各个膜的基底材料上形成各个膜的方法。此外，除了Cu之外，内导体(上导体(第一导体)和下导体)可以使用电阻低的其他材料，例如Ag、Al或W。另外，实施方式(图1)说明了作为内导体的两个导电膜、单个绝缘膜以及单个电介质膜。不过，可以将这些膜的任意一种设置为大于等于1层的任意数量。当该片状元件不包含电容器作为其中的功能元件单元时，并不需要设置电介质膜。
而且，根据本发明，还可以在基底的表面上都形成第一导体和第二导体。更精确地，如图9和图10所示，还可以在以下结构中形成防护膜8：其中，第一导体6位于基底1的一个表面上，而与其电连接的第二导体10位于基底1的另一表面上，使得通过贯穿基底(绝缘体)1的通孔9使第一导体6与第二导体10电连接。同时，如图11所示，还可以形成如下的防护膜8，其例如不仅在通孔部分上而且连续地延伸到片状元件的侧面上。在该结构中，还可以使用防护膜8作为侧面终端10的基底电极(在防护层8上形成构成端电极的各个层)。
同时，图1和图11描述了如下情况：仅在基础基底1的上表面侧形成导电膜、绝缘膜以及设置有防护膜的通孔。但是，还可以在基础基底的下表面侧形成一层或多层膜，所述膜为导电膜、绝缘膜和其他膜的任意种类，并且连接贯穿绝缘膜的导电膜。在这一方面，通过与基底的上表面的结构相同的方式实施本发明，可以设置被配置为覆盖介于导体和绝缘体之间的界面的防护膜。在这种情形下，例如，还可以使用如图4-8所示的各个结构作为设置在基础基底1的下表面侧的通孔结构(还可以使用如图4-8所示的各个结构作为设置在基础基底的上表面侧的通孔结构)。同时，在如图11所示的片状元件结构中，还可以连续地从基底的上侧面上的通孔到片状元件的侧面，以及进一步到在基底的下侧面上的通孔，形成防护膜8。

Claims (11)

1.一种电子元件，其包括：
由导电材料制成的第一导体；
由绝缘材料制成的并且被配置为覆盖所述第一导体的表面的绝缘体；
由导电材料制成的并且位于所述绝缘体的表面上的第二导体；
贯穿所述绝缘体的通孔；
被填充到所述通孔内以填埋所述通孔内部的空隙的填充物；以及
具有导电性的防护膜，所述防护膜被插入在所述第一导体和所述填充物之间，并且通过至少从构成所述通孔的底面的第一导体表面连续地延伸到所述通孔的内壁表面，以及进一步连续地延伸到在所述通孔周围的绝缘体的表面，在通孔内覆盖介于所述第一导体和绝缘体之间的界面，所述第一导体和第二导体通过具有导电性的防护膜电连接。
2.根据权利要求1所述的电子元件，
其中，第二导体是在所述电子元件的侧面上设置的侧面导体的一部分。
3.根据权利要求2所述的电子元件，
其中，将所述防护膜形成为进一步覆盖所述电子元件的侧面，以及
在所述防护膜上形成所述侧面导体。
4.根据权利要求1所述的电子元件，
其中，所述第二导体是在所述电子元件的顶面和底面中的任意一个面上设置的端电极。
5.根据权利要求1所述的电子元件，
其中，所述防护膜是至少具有任一种以下性能的膜：对包括脱脂液的表面活性物质处理流体的耐受性，对酸性化学品溶液的耐受性，对碱性化学品溶液的耐受性，对溶剂的耐受性，对醇的耐受性，对镀覆液的耐受性，对蚀刻液的耐受性，耐湿性，耐气体渗透性和耐腐蚀性。
6.根据权利要求1所述的电子元件，
其中，所述防护膜是通过气相生长法制成的薄膜。
7.根据权利要求1所述的电子元件，
其中，所述防护膜是含有以下任意一种作为主要组分的膜：Cr、Ni、Ti、Cu、W、Ag和Al。
8.根据权利要求1所述的电子元件，
其中，所述防护膜是含有导电颗粒的膜，所述导电颗粒具有等于或小于1.0μm的粒径。
9.一种用于制造电子元件的方法，其包括：
第一导体形成步骤，形成由导电材料制成的第一导体；
绝缘体形成步骤，形成由绝缘材料制成的绝缘体，该绝缘体被配置为覆盖所述第一导体的表面，并且设置有通孔；
通孔填充步骤，使用填埋通孔内部的空隙的填充物来填充所述通孔；以及
第二导体形成步骤，形成由导电材料制成的第二导体，该第二导体位于所述绝缘体的表面上，并且与所述第一导体电连接，
其中，在多个电子元件聚集在单个基底材料的情形下，至少实施所述第一导体形成步骤、所述绝缘体形成步骤和所述通孔填充步骤，以提供具有第一导体、绝缘体、通孔和填充物的各个电子元件，以及
然后将所述基底材料切割成片状元件，以获得多个单个的电子元件，
所述方法进一步包括：
防护膜形成步骤，在所述绝缘体形成步骤之后以及在所述通孔填充步骤之前，为每个聚集在基底材料上的电子元件提供防护膜，所述防护膜具有导电性，被插入在所述第一导体和所述填充物之间，并且通过至少从构成所述通孔的底面的第一导体表面连续地延伸到所述通孔的内壁表面，以及进一步连续地延伸到在所述通孔周围的绝缘体的表面，覆盖介于所述第一导体和在通孔内的绝缘体之间的界面。
10.根据权利要求9所述的用于制造电子元件的方法，
其中，通过设置连接导体和填充物中的任意一种使所述通孔的上表面被平滑化。
11.根据权利要求9所述的用于制造电子元件的方法，所述方法进一步包括：
抛光步骤，通过在通孔的内部设置连接导体和填充物中的任意一种之后，抛光连接导体和填充物中的任意一种的上表面，使所述通孔的上表面平滑化。
CN2008100923745A 2007-04-25 2008-04-24 电子元件及其制备方法 Active CN101325121B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-115881 2007-04-25
JP2007115881A JP2008277339A (ja) 2007-04-25 2007-04-25 電子部品およびその製造方法
JP2007115881 2007-04-25

Publications (2)

Publication Number Publication Date
CN101325121A CN101325121A (zh) 2008-12-17
CN101325121B true CN101325121B (zh) 2011-08-17

Family

ID=39885964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100923745A Active CN101325121B (zh) 2007-04-25 2008-04-24 电子元件及其制备方法

Country Status (3)

Country Link
US (2) US7855460B2 (zh)
JP (1) JP2008277339A (zh)
CN (1) CN101325121B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071457A (ja) * 2008-12-22 2011-04-07 Tdk Corp 電子部品及び電子部品の製造方法
KR101026489B1 (ko) * 2009-08-10 2011-04-01 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP5765685B2 (ja) * 2011-10-20 2015-08-19 アルプス・グリーンデバイス株式会社 磁気素子の製造方法
JP6321950B2 (ja) * 2013-11-29 2018-05-09 アルプス電気株式会社 インダクタンス素子
US20150245548A1 (en) * 2014-02-26 2015-08-27 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
US10070547B2 (en) * 2014-02-26 2018-09-04 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
US11024454B2 (en) 2015-10-16 2021-06-01 Qualcomm Incorporated High performance inductors
WO2020124341A1 (zh) * 2018-12-17 2020-06-25 华为技术有限公司 薄膜电感及其制作方法、集成电路、终端设备
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN114121466B (zh) * 2021-10-11 2024-11-08 合泰盟方电子（深圳）股份有限公司 一种磁性薄膜电感器生产制造方法
JP7494828B2 (ja) 2021-10-21 2024-06-04 株式会社村田製作所 インダクタ部品
US12183684B2 (en) 2021-10-26 2024-12-31 Applied Materials, Inc. Semiconductor device packaging methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1817072A (zh) * 2003-06-30 2006-08-09 Tdk株式会社 电子部件的制造方法和电子部件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4801489A (en) * 1986-03-13 1989-01-31 Nintendo Co., Ltd. Printed circuit board capable of preventing electromagnetic interference
JP2777747B2 (ja) * 1990-11-26 1998-07-23 東亞合成株式会社 電磁波シールド層を有するプリント抵抗器内蔵多層プリント回路板
JPH09270342A (ja) 1996-03-29 1997-10-14 Tokin Corp 電子部品及びその製造方法
JPH09270325A (ja) 1996-03-29 1997-10-14 Tokin Corp 電子部品
JP3903474B2 (ja) 1997-03-25 2007-04-11 セイコーエプソン株式会社 アクチュエータ、及びインクジェット式記録ヘッド、並びに圧電体薄膜素子の製造方法
JPH11154612A (ja) 1997-11-20 1999-06-08 Tokin Corp 電子部品
US6215186B1 (en) * 1998-01-12 2001-04-10 Texas Instruments Incorporated System and method of forming a tungstein plug
EP0996160A1 (en) * 1998-10-12 2000-04-26 STMicroelectronics S.r.l. Contact structure for a semiconductor device
JP2001043514A (ja) 1999-07-30 2001-02-16 Sumitomo Metal Ind Ltd 強磁性トンネル接合磁気抵抗効果素子
US6433429B1 (en) * 1999-09-01 2002-08-13 International Business Machines Corporation Copper conductive line with redundant liner and method of making
US6689643B2 (en) 2002-04-25 2004-02-10 Chartered Semiconductor Manufacturing Ltd. Adjustable 3D capacitor
US6927493B2 (en) * 2003-10-03 2005-08-09 Texas Instruments Incorporated Sealing and protecting integrated circuit bonding pads
JP4377788B2 (ja) 2004-09-27 2009-12-02 株式会社神戸製鋼所 半導体配線用Ｃｕ合金、Ｃｕ合金配線の製法、該製法で得られたＣｕ合金配線を有する半導体装置、並びに半導体のＣｕ合金配線形成用スパッタリングターゲット
JP4400583B2 (ja) * 2006-03-01 2010-01-20 Ｔｄｋ株式会社 積層コンデンサ及びその製造方法
JP4539870B2 (ja) * 2006-03-31 2010-09-08 Ｔｄｋ株式会社 薄膜デバイス
JP4600687B2 (ja) * 2007-03-29 2010-12-15 Ｔｄｋ株式会社 電子部品およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1817072A (zh) * 2003-06-30 2006-08-09 Tdk株式会社 电子部件的制造方法和电子部件

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP平11-154612A 1999.06.08
JP平11-191646A 1999.07.13
JP平9-270342A 1997.10.14

Also Published As

Publication number Publication date
US20110048789A1 (en) 2011-03-03
US7855460B2 (en) 2010-12-21
US20080265429A1 (en) 2008-10-30
JP2008277339A (ja) 2008-11-13
CN101325121A (zh) 2008-12-17

Similar Documents

Publication Publication Date Title
CN101325121B (zh) 电子元件及其制备方法
JP6668723B2 (ja) インダクタ部品
US7678681B2 (en) Electronic component built-in substrate and method of manufacturing the same
CN101320619B (zh) 电子元件
US9059187B2 (en) Electronic component having encapsulated wiring board and method for manufacturing the same
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
JP2006332255A (ja) 電子回路ユニット、及びその製造方法
CN105307382A (zh) 印刷电路板及其制造方法
JP5182448B2 (ja) 部品内蔵基板
US7839650B2 (en) Circuit board structure having embedded capacitor and fabrication method thereof
US7698813B2 (en) Method for fabricating conductive blind via of circuit substrate
CN103871996A (zh) 封装结构及其制作方法
CN1207780C (zh) 改进了的集成电路结构
TWI651741B (zh) 附電容器之半導體裝置
TW201034540A (en) A printing circuit board and manufacturing method(s) for making the same of
JP5436177B2 (ja) 配線基板内蔵用部品及びその製造方法、並びに配線基板
US8609535B2 (en) Semiconductor package having through electrodes that reduce leakage current and method for manufacturing the same
TWI782247B (zh) 多層基板及其製造方法
JP7402627B2 (ja) 基体
US10629364B2 (en) Inductor and method for manufacturing the same
JP2013224880A (ja) 電気的接続部材及び電気的接続部材の製造方法
CN107611036A (zh) 封装基板及其制作方法、封装结构
JP2011049379A (ja) 電子部品およびその製造方法
JP2007059777A (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant