CN100418206C

CN100418206C - 半导体元件与非挥发性存储器的制作方法

Info

Publication number: CN100418206C
Application number: CNB2005100921055A
Authority: CN
Inventors: 朱建隆; 曾维中; 毕嘉慧; 魏鸿基
Original assignee: Powerchip Semiconductor Corp
Current assignee: Powerchip Semiconductor Corp
Priority date: 2005-08-19
Filing date: 2005-08-19
Publication date: 2008-09-10
Anticipated expiration: 2025-08-19
Also published as: CN1917174A

Abstract

一种半导体元件的制作方法，先提供一基底。然后，于基底上形成平行排列的多个第一栅极线以及与第一栅极线的排列方向垂直的第一虚拟栅极线。第一虚拟栅极线与第一栅极线间具有第一间隙，而相邻两个第一栅极线间具有第二间隙。接着，于基底上依序形成第二复合层与导体层。之后，对导体层进行回蚀刻工艺，以形成填满第二间隙的多个第二元件结构。然后，再移除第一间隙中的导体层。

Description

半导体元件与非挥发性存储器的制作方法

技术领域

本发明涉及一种半导体元件的制作方法，特别是涉及一种半导体元件与非挥发性存储器的制作方法。

背景技术

非挥发性存储器是一种不会因电源供应中断而使储存在其中的数据消失的存储器，且目前具有可进行多次数据的程序化、读取、抹除等动作的非挥发性存储器，例如快闪存储器(flash memory)、氮化硅存储器(NROM)等等，已经广泛用于各种个人计算机和电子设备。

图1A为现有一种非挥发性存储器的上视平面图。图1B为图1A中，由I-I’剖面所得的X方向的剖面示意图。图1C为图1A中，由II-II’剖面所得的Y方向的剖面示意图。现有制作此种非挥发性存储器的流程例如是提供基底100。于基底100上形成侧壁具有间隙壁104的多栅极线102。栅极线102包括介电层103、栅极105与顶盖层107。接着，依序在基底100上形成介电层106与导体层(未绘示)。

然后，移除部分导体层，以形成填满栅极线102之间的间隙的多个栅极110，而栅极110与栅极线102构成一存储单元列113，而在形成栅极110的同时，会在最外侧栅极线102的侧壁形成导体间隙壁(未绘示)。然后，于栅极110表面形成一层氧化硅层115。之后，于基底100上形成图案化的光致抗蚀剂层(未绘示)，并进行蚀刻工艺，以移除导体间隙壁。然后，再于存储单元列113二侧的基底100中形成源极/漏极区114。

然而，在上述工艺中，因为在导体间隙壁形成有一层氧化硅层，所以在以蚀刻工艺移除导体间隙壁时，往往无法将导体间隙壁完全移除，而留下多晶硅剩余物(poly residue)116，进而导致半导体元件产生短路的现象。

发明内容

本发明的目的就是在提供一种半导体元件的制作方法，可避免形成不必要的残留金属，而造成半导体元件短路。

本发明的另一目的是提供一种非挥发性存储器的制造方法，可省去移除剩余导体层的步骤，以及避免形成不必要的残留金属，而造成半导体元件短路。

本发明提出一种半导体元件的制作方法，首先，提供一基底。然后，于基底上形成平行排列的多个第一栅极线以及与第一栅极线的排列方向垂直的第一虚拟栅极线，且第一虚拟栅极线与第一栅极线间具有第一间隙，而相邻两个第一栅极线间具有第二间隙。接着，于基底上形成第二复合层。之后，于第二复合层上形成导体层。对导体层进行回蚀刻工艺，以形成填满第二间隙的多个第二元件结构。然后，移除第一间隙中的第二元件结构。

依照本发明实施例所述的半导体元件的制作方法，上述的移除第一间隙中的第二元件结构的方法例如为先于基底上形成图案化光致抗蚀剂层，以暴露出第一间隙，然后再进行各向异性蚀刻工艺。

依照本发明实施例所述的半导体元件的制作方法，还可以于形成第一虚拟栅极线的同时形成与第一栅极线的排列方向平行的第二虚拟栅极线，且第二虚拟栅极线与第一栅极线间具有第三间隙。

依照本发明实施例所述的半导体元件的制作方法，还可以于形成导体层的同时，将导体层填入第三间隙。

依照本发明实施例所述的半导体元件的制作方法，还可以于移除第一间隙中的导体层的同时，移除第三间隙中的导体层。

依照本发明实施例所述的半导体元件的制作方法，上述的第一栅极线与第一虚拟栅极线各包括第一复合层、栅极与顶盖层。

依照本发明实施例所述的半导体元件的制作方法，上述的顶盖层的材料例如为氧化硅或氮化硅。

依照本发明实施例所述的半导体元件的制作方法，上述的第一复合层与第二复合层各包括底介电层、电荷储存层及顶介电层。

依照本发明实施例所述的半导体元件的制作方法，上述的底介电层及顶介电层的材料例如为氧化硅。

依照本发明实施例所述的半导体元件的制作方法，上述的电荷储存层的材料例如为氮化硅或掺杂多晶硅。

依照本发明实施例所述的半导体元件的制作方法，上述的导体层的材料例如为掺杂多晶硅。

依照本发明实施例所述的半导体元件的制作方法，还可以于第一栅极线与第一虚拟栅极线的侧壁形成间隙壁。

依照本发明实施例所述的半导体元件的制作方法，上述的间隙壁的材料例如为氮化硅。

依照本发明实施例所述的半导体元件的制作方法，上述的第一虚拟栅极线形成在第一栅极线与第二元件结构外侧的非元件区。

本发明还提出一种非挥发性存储器的制造方法，首先，提供一基底。然后，于基底上形成平行排列的多个栅极线以及与栅极线的排列方向垂直的第一虚拟栅极线，且第一虚拟栅极线与栅极线间具有第一间隙，而相邻两个栅极线间具有第二间隙，其中栅极线与第一虚拟栅极线包括一第一电荷储存层。接着，于基底上形成第二复合层。接下来，于基底上形成导体层。之后，对导体层进行回蚀刻工艺，以形成填满第二间隙的多个第二栅极，以形成一存储单元列。接着，移除第一间隙中的导体层。然后，于存储单元列两侧的基底中各形成源极/漏极区。

依照本发明实施例所述的非挥发性存储器的制作方法，上述的移除第一间隙中的导体层的方法例如为先于基底上形成图案化光致抗蚀剂层，然后再进行各向异性蚀刻工艺。

依照本发明实施例所述的非挥发性存储器的制作方法，还可以于形成第一虚拟栅极线的同时形成与栅极线的排列方向平行的第二虚拟栅极线，且第二虚拟栅极线与最外侧的第一栅极线间具有第三间隙。

依照本发明实施例所述的非挥发性存储器的制作方法，还可以于形成导体层的同时，将导体层填入第三间隙。

依照本发明实施例所述的非挥发性存储器的制作方法，还可以于移除第一间隙中的导体层的同时，移除第三间隙中的导体层。

依照本发明实施例所述的非挥发性存储器的制作方法，上述的栅极线包括一第一栅极与一顶盖层。

依照本发明实施例所述的非挥发性存储器的制作方法，上述的第一电荷储存层的材料例如为掺杂多晶硅或氮化硅。

依照本发明实施例所述的非挥发性存储器的制作方法，上述的第一电荷储存层上下的材料包括氧化硅。

依照本发明实施例所述的非挥发性存储器的制作方法，上述的顶盖层的材料例如为氧化硅或氮化硅。

依照本发明实施例所述的非挥发性存储器的制作方法，上述的第二复合层包括底介电层、第二电荷储存层及顶介电层。

依照本发明实施例所述的非挥发性存储器的制作方法，上述的底介电层及顶介电层的材料例如为氧化硅。

依照本发明实施例所述的非挥发性存储器的制作方法，上述的第二电荷储存层的材料例如为氮化硅或掺杂多晶硅。

依照本发明实施例所述的非挥发性存储器的制作方法，上述的导体层的材料例如为掺杂多晶硅。

依照本发明实施例所述的非挥发性存储器的制作方法，还可以于栅极线与虚拟栅极线的侧壁形成间隙壁。

依照本发明实施例所述的非挥发性存储器的制作方法，上述的间隙壁的材料例如为氮化硅。

依照本发明实施例所述的非挥发性存储器的制作方法，上述的第一虚拟栅极线形成在第一栅极线与第二栅极外侧的非元件区。

本发明在形成第一栅极线时，同时在第一栅极线的周围形成结构相同的虚拟栅极线，利用虚拟栅极线将第一栅极线隔离开。因此，可在形成第二元件结构而完成半导体元件的制作后，移除虚拟栅极线与半导体元件之间的导体层，使剩余导体层留置于虚拟栅极线的侧壁上，省去移除剩余导体层的步骤。此外，还可以避免清除剩余导体层未完全，而造成半导体元件短路的问题。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A为现有一种非挥发性存储器的上视平面图。

图1B为图1A中，由I-I’剖面所得的X方向的剖面示意图。

图1C为图1A中，由II-II’剖面所得的Y方向的剖面示意图。

图2为依照本发明实施例所绘示的半导体元件的上视示意图。

图3A至图3D为图2中，由I-I’剖面所得的X方向的制作流程剖面图。

图4A至图4D为图2中，由II-II’剖面所得的Y方向的制作流程剖面图。

简单符号说明

100、200：基底

102、202：栅极线

103、106：介电层

104、222：间隙壁

105、110、212、236：栅极

107、214：顶盖层

108、234：导体层

113、238：存储单元列

114、240：源极/漏极区

115：氧化硅层

116：金属剩余物

204、205：虚拟栅极线

206、207、208：间隙

209：图案化光致抗蚀剂层

216、226：底介电层

218、228：电荷储存层

220、230：顶介电层

224：复合层

具体实施方式

以下以非挥发性存储器为例，来对本发明所提出的半导体元件制作方法进行详细说明。

图2为依照本发明实施例所绘示的非挥发性存储器的上视平面图。图3A至图3D为图2中，由I-I’剖面所得的X方向的制作流程剖面图。图4A至图4D为图2中，由II-II’剖面所得的Y方向的制作流程剖面图。首先，请参照图2、图3A与图4A，提供一基底200，其例如为硅基底。然后，于基底200上同时形成多个平行排列的栅极线202以及与栅极线202的排列方向垂直的虚拟栅极线204，且虚拟栅极线204与栅极线202间具有间隙206，而相邻两个栅极线202间具有间隙208。其中，栅极线202与虚拟栅极线204包括电荷储存层218、栅极212与顶盖层214，其形成方法例如是依序于基底200上形成电荷储存材料层、导体材料层、绝缘材料层后，再利用光刻工艺与蚀刻工艺将上述膜层图案化而形成。

电荷储存层218的材料例如为掺杂多晶硅或氮化硅，而电荷储存层218上下的材料例如为氧化硅。此外，电荷储存层218上方的膜层可称为顶介电层220，电荷储存层218下方的膜层可称为底介电层216，而三者可统称为一复合层。栅极212的材料例如为多晶硅。顶盖层214的材料例如为氧化硅或氮化硅。

另外，还可以于形成虚拟栅极线204的同时，形成与栅极线202的排列方向平行的虚拟栅极线205，且虚拟栅极线205与最外侧的栅极线202间具有间隙207。其中，虚拟栅极线205的组成与虚拟栅极线204相同，且二者皆位于栅极线202外侧的非元件区，且不具任何功用。此外，还可以于堆栈栅极线202、虚拟堆栈栅极线204与205的侧壁上形成间隙壁222。其中，间隙壁222的材料例如为氮化硅。

接着，请参照图2、图3B与图4B，于基底200上形成复合层224。复合层224例如是由底介电层226、电荷储存层228及顶介电层230所组成。底介电层226的材料例如为氧化硅，其形成方法例如为热氧化法。电荷储存层228的材料例如为氮化硅，其形成方法例如为化学气相沉积法。顶介电层230的材料例如为氧化硅，其形成方法例如为化学气相沉积法。接下来，于基底200上形成导体层234。其中，导体层234的材料例如为掺杂多晶硅。之后，回蚀刻部分导体层234，直到暴露出栅极线202，以形成填满间隙208的栅极236，栅极236将栅极线202串联而形成存储单元列238。其中，移除部分导体层234的方法例如为回蚀刻法。

然后，请参照图2、图3C与图4C，于基底200上形成图案化光致抗蚀剂层209。之后，请参照图2、图3D与图4D，移除间隙206与间隙207中的导体层234。其中，移除导体层234的方式例如是使用各向异性蚀刻工艺。然后，移除图案化光致抗蚀剂层209。之后，于存储单元列238两侧的基底200中形成源极/漏极区240。

综上所述，本发明在形成栅极线202时，同时在栅极线202的周围形成结构相同的虚拟栅极线204与205。因此，可在形成栅极236以将栅极线202串联成存储单元列238之后，移除虚拟栅极线204与205与存储单元列238之间的导体层234，利用虚拟栅极线204与205将存储单元列238隔离开，而虚拟栅极线204与205位于存储单元列238外侧的非元件区，且剩余导体层234留置于虚拟栅极线204与205的侧壁上，如此可在之后进行移除剩余导体层234时避免未完全清除的剩余导体层234造成半导体元件短路的现象发生。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims

1. 一种半导体元件的制作方法，包括：

提供一基底；

于该基底上形成平行排列的多个第一栅极线以及与该些第一栅极线的排列方向垂直的一第一虚拟栅极线，且该第一虚拟栅极线与该些第一栅极线间具有一第一间隙，而相邻的该些第一栅极线间具有第二间隙；

于该基底上形成一第二复合层；

于该第二复合层上形成一导体层；

对该导体层进行一回蚀刻工艺，以形成填满该第一间隙与该些第二间隙的多个第二元件结构；以及

移除该第一间隙中的该第二元件结构。

2. 如权利要求1所述的半导体元件的制作方法，其中移除该第一间隙中的该第二元件结构的方法包括：

于该基底上形成一图案化光致抗蚀剂层，以暴露出该第一间隙；以及

进行各向异性蚀刻工艺。

3. 如权利要求1所述的半导体元件的制作方法，还包括于形成该第一虚拟栅极线的同时形成与该些第一栅极线的排列方向平行的一第二虚拟栅极线，且该第二虚拟栅极线与最外侧的该第一栅极线间具有一第三间隙。

4. 如权利要求3所述的半导体元件的制作方法，还包括于形成该导体层的同时，将该导体层填入该第三间隙。

5. 如权利要求4所述的半导体元件的制作方法，还包括于移除该第一间隙中的该导体层的同时，移除该第三间隙中的该导体层。

6. 如权利要求1所述的半导体元件的制作方法，其中该些第一栅极线与该第一虚拟栅极线各包括一第一复合层、一栅极与一顶盖层。

7. 如权利要求6所述的半导体元件的制作方法，其中该顶盖层的材料包括氧化硅或氮化硅。

8. 如权利要求6所述的半导体元件的制作方法，其中该第一复合层与该第二复合层各包括一底介电层、一电荷储存层及一顶介电层。

9. 如权利要求8所述的半导体元件的制作方法，其中该底介电层及该顶介电层的材料包括氧化硅。

10. 如权利要求8所述的半导体元件的制作方法，其中该电荷储存层的材料包括氮化硅或掺杂多晶硅。

11. 如权利要求1所述的半导体元件的制作方法，其中该导体层的材料包括经掺杂的多晶硅。

12. 如权利要求1所述的半导体元件的制作方法，还包括于该些第一栅极线与该虚拟栅极线的侧壁分别形成一间隙壁。

13. 如权利要求12所述的半导体元件的制作方法，其中该间隙壁的材料包括氮化硅。

14. 如权利要求1所述的半导体元件的制作方法，其中该第一虚拟栅极线形成在该些第一栅极线与该些第二元件结构外侧的非元件区。

15. 一种非挥发性存储器的制造方法，包括：

提供一基底；

于该基底上形成平行排列的多个第一栅极线以及与该些第一栅极线的排列方向垂直的一第一虚拟栅极线，且该第一虚拟栅极线与该些第一栅极线间具有一第一间隙，而相邻的该些栅极线间具有第二间隙，其中该些第一栅极线与该第一虚拟栅极线包括一第一电荷储存层；

于该基底上形成一第二复合层；

于该基底上形成一导体层；

对该导体层进行一回蚀刻工艺，以形成填满该些第二间隙的多个第二栅极，以形成一存储单元列；

移除该第一间隙中的该导体层；以及

于该存储单元列两侧的该基底中分别形成一源极区和一漏极区。

16. 如权利要求15所述的非挥发性存储器的制作方法，其中移除该第一间隙中的该导体层的方法包括：

于该基底上形成一图案化光致抗蚀剂层；以及

进行各向异性蚀刻工艺。

17. 如权利要求15所述的非挥发性存储器的制作方法，还包括于形成该第一虚拟栅极线的同时形成与该些第一栅极线的排列方向平行的一第二虚拟栅极线，且该第二虚拟栅极线与最外侧的该第一栅极线间具有一第三间隙。

18. 如权利要求17所述的非挥发性存储器的制作方法，还包括于形成该导体层的同时，将该导体层填入该第三间隙。

19. 如权利要求18所述的非挥发性存储器的制作方法，还包括于移除该第一间隙中的该导体层的同时，移除该第三间隙中的该导体层。

20. 如权利要求15所述的非挥发性存储器的制作方法，其中该些第一栅极线包括一第一栅极与一顶盖层。

21. 如权利要求20所述的非挥发性存储器的制作方法，其中该顶盖层的材料包括氧化硅或氮化硅。

22. 如权利要求15所述的非挥发性存储器的制作方法，其中该第一电荷储存层的材料包括掺杂多晶硅或氮化硅。

23. 如权利要求15所述的非挥发性存储器的制作方法，其中在该第一电荷储存层上面和下面的材料包括氧化硅。

24. 如权利要求15所述的非挥发性存储器的制作方法，其中该第二复合层包括一底介电层、一第二电荷储存层及一顶介电层。

25. 如权利要求24所述的非挥发性存储器的制作方法，其中该底介电层及该顶介电层的材料包括氧化硅。

26. 如权利要求24所述的非挥发性存储器的制作方法，其中该第二电荷储存层的材料包括氮化硅或掺杂多晶硅。

27. 如权利要求15所述的非挥发性存储器的制作方法，其中该导体层的材料包括多晶硅。

28. 如权利要求15所述的非挥发性存储器的制作方法，还包括于该些第一栅极线与该第一虚拟栅极线的侧壁分别形成一间隙壁。

29. 如权利要求28所述的非挥发性存储器的制作方法，其中该间隙壁的材料包括氮化硅。

30. 如权利要求15所述的非挥发性存储器的制作方法，其中该第一虚拟栅极线形成在该些第一栅极线与该些第二栅极外侧的非元件区。