



(12)发明专利

(10)授权公告号 CN 104112673 B

(45)授权公告日 2017.06.23

(21)申请号 201310137349.5

H01L 23/498(2006.01)

(22)申请日 2013.04.19

H05K 3/46(2006.01)

(65)同一申请的已公布的文献号

H05K 1/00(2006.01)

申请公布号 CN 104112673 A

H05K 1/02(2006.01)

(43)申请公布日 2014.10.22

(56)对比文件

(73)专利权人 碁鼎科技秦皇岛有限公司

CN 101542719 A, 2009.09.23, 说明书第1页第2段—第33页末段, 图1—3.

地址 066004 河北省秦皇岛市经济技术开

审查员 邱广猷

发区腾飞路18号

专利权人 臻鼎科技股份有限公司

(72)发明人 许诗滨

(74)专利代理机构 深圳市鼎言知识产权代理有

限公司 44311

代理人 哈达

(51)Int.Cl.

H01L 21/48(2006.01)


权利要求书2页 说明书6页 附图4页

(54)发明名称

芯片封装基板及其制作方法

(57)摘要

一种芯片封装基板,包括电路板芯板、第一胶层、第一玻璃基底及第三导电路层。该电路板芯板包括绝缘基底及形成该绝缘基底相对两侧的第一导电路层和第二导电路层,该第一导电路层包括多个第一电性连接垫,该第二导电路层包括多个第二电性连接垫。该第一胶层形成于该第一导电路层表面及该绝缘基底露出于该第一导电路层的表面上,该第一玻璃基底粘接于该第一胶层上,该第三导电路层形成于该第一玻璃基底表面,且通过形成于该第一玻璃基底和第一胶层的多个第一导盲孔与该多个第一电性连接垫分别电连接。本发明还涉及一种上述芯片封装基板的制作方法。



1. 一种芯片封装基板的制作方法,包括步骤:

提供电路板芯板,该电路板芯板包括阵列式排列的多个芯板单元,用于形成多个相同结构的芯片封装基板,该芯板单元包括绝缘基底及形成该绝缘基底相对两侧的第一导电线路层和第二导电线路层,该第一导电线路层包括多个第一电性连接垫,该第二导电线路层包括多个第二电性连接垫;

在该第一导电线路层及该绝缘基底露出于该第一导电线路层的表面设置第一胶层,并将第一玻璃基底嵌设于该第一胶层内使该第一玻璃基底的表面与该第一胶层背离该绝缘基底的表面相平齐;及

在该第一玻璃基底表面形成第三导电线路层,并形成多个贯穿该第一玻璃基底和第一胶层的第一导盲孔,该多个第一导盲孔的一端电连接于该第三导电线路层,相对的另一端分别电连接于该多个第一电性连接垫,从而形成芯片封装基板。

2. 如权利要求1所述的芯片封装基板的制作方法,其特征在于,该第三导电线路层和第一导盲孔的制作方法包括步骤:

通过激光蚀孔工艺在该第一玻璃基底上形成多个贯穿该第一玻璃基底和第一胶层的第一盲孔,该多个第一盲孔分别暴露该多个第一电性连接垫;

在该多个第一盲孔的内壁、该多个第一电性连接垫的表面及该第一玻璃基底表面形成连续的种子层;

在该第一玻璃基底表面形成图案化的光致抗蚀剂层,该光致抗蚀剂层暴露该多个第一盲孔;

通过电镀的方法在露出于该光致抗蚀剂层的种子层的表面形成电镀铜层;及

移除该光致抗蚀剂层,并去除该种子层被该光致抗蚀剂层所覆盖的部分,保留于该第一玻璃基底表面的种子层及电镀铜层构成该第三导电线路层,该多个第一盲孔内的种子层和电镀铜层构成该多个第一导盲孔。

3. 如权利要求1所述的芯片封装基板的制作方法,其特征在于,该第三导电线路层和第一导盲孔的制作方法包括步骤:

通过激光蚀孔工艺在该第一玻璃基底上形成多个贯穿该第一玻璃基底和第一胶层的第一盲孔,该多个第一盲孔分别暴露该多个第一电性连接垫;

在该多个第一盲孔内填充导电膏;

在该第一玻璃基底表面形成连续的种子层;

在该第一玻璃基底表面形成图案化的光致抗蚀剂层,与该多个第一盲孔相对的种子层暴露于该光致抗蚀剂层;

通过电镀的方法在露出于该光致抗蚀剂层的种子层的表面形成电镀铜层;及

移除该光致抗蚀剂层,并去除该种子层被该光致抗蚀剂层所覆盖的部分,保留于该第一玻璃基底表面的种子层及电镀铜层构成该第三导电线路层,该多个第一盲孔内导电膏构成该多个第一导盲孔。

4. 如权利要求1所述的芯片封装基板的制作方法,其特征在于,在形成第三导电线路层和第一导盲孔后,进一步包括步骤:

在该第三导电线路层一侧依次层叠形成第一介电层和第五导电线路层;及

在该第五导电线路层侧形成第一防焊层,该第一防焊层覆盖部分该第五导电线路层,

露出于该第一防焊层的第五导电路层构成第五电性连接垫,该第五电性连接垫用于与待封装芯片电连接。

5.如权利要求1所述的芯片封装基板的制作方法,其特征在于,该第一玻璃基底凸出于该第一胶层的表面或嵌入该第一胶层内。

6.如权利要求1所述的芯片封装基板的制作方法,其特征在于,该芯片封装基板的制作方法进一步包括步骤:

在将第二导电路层表面及该绝缘基底露出于该第二导电路层的表面设置第二胶层,并将第二玻璃基底粘接于该第二胶层上;及

在该第二玻璃基底表面形成第四导电路层,并形成多个贯穿该第二玻璃基底和第二胶层的第二导盲孔,该多个第二导盲孔的一端电连接于该第四导电路层,相对的另一端分别电连接于该多个第二电性连接垫。

7.如权利要求6所述的芯片封装基板的制作方法,其特征在于,该芯片封装基板的制作方法进一步包括步骤:

在该第四导电路层一侧依次层叠形成第二介电层和第六导电路层;及

在该第六导电路层侧形成第二防焊层,该第二防焊层覆盖部分该第六导电路层,露出于该第二防焊层的第六导电路层构成第六电性连接垫,该第六电性连接垫用于与其它封装基板或电路板电连接。

8.一种芯片封装基板,包括:

电路板芯板,该电路板芯板包括阵列式排列的多个芯板单元,用于形成多个相同结构的芯片封装基板,该芯板单元包括绝缘基底及形成该绝缘基底相对两侧的第一导电路层和第二导电路层,该第一导电路层包括多个第一电性连接垫,该第二导电路层包括多个第二电性连接垫;

第一胶层、第一玻璃基底及第三导电路层,该第一胶层形成于该第一导电路层表面及该绝缘基底露出于该第一导电路层的表面上,该第一玻璃基底嵌设于该第一胶层内且该第一玻璃基底的表面与该第一胶层背离该绝缘基底的表面相平齐,该第三导电路层形成于该第一玻璃基底表面;及贯穿于该第一玻璃基底与该第一胶层的多个第一导盲孔,该第三导电路层通过多个该第一导盲孔与该多个第一电性连接垫分别电连接。

9.如权利要求8所述的芯片封装基板,其特征在于,该芯片封装基板进一步包括第二胶片、第二玻璃基底及第四导电路层,该第二胶层形成于该第二导电路层表面及该绝缘基底露出于该第二导电路层的表面上,该第二玻璃基底粘接于该第二胶层上,该第四导电路层形成于该第二玻璃基底表面,且通过形成于该第二玻璃基底和第二胶层的多个第二导盲孔与该多个第二电性连接垫分别电连接。

10.如权利要求8所述的芯片封装基板,其特征在于,该芯片封装基板进一步包括依次层叠设置于第三导电路层一侧的第一介电层、第五导电路层及第一防焊层,以及依次层叠设置于第四导电路层一侧的第二介电层、第六导电路层及第二防焊层,该第五导电路层形成于该第一介电层上,该第一防焊层覆盖部分该第五导电路层,露出于该第一防焊层的第五导电路层构成第五电性连接垫,该第六导电路层形成于该第二介电层上,该第二防焊层覆盖部分该第六导电路层,露出于该第二防焊层的第六导电路层构成第六电性连接垫。

## 芯片封装基板及其制作方法

### 技术领域

[0001] 本发明涉及电路板制作领域,尤其涉及一种芯片封装基板及其制作方法。

### 背景技术

[0002] 芯片封装基板可为芯片提供电连接、保护、支撑、散热、组装等功效,以实现多引脚化,缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。

[0003] 现有的芯片封装基板包括一层或多层绝缘基底及形成于该绝缘基底一侧或相对两侧的导电路层。随着芯片技术的日益发展,芯片内的线路间距越来越细,使得承载芯片的芯片封装基板内的导电路层的间距也要求越来越细,造成芯片封装基板的制造难度越来越大,制造成本增加。在芯片的高密度封装需求下,业界也有采用玻璃材料作为绝缘基底,采用玻璃材料作绝缘基底可以做到导电路层的超细线路要求。然而,芯片封装基板的绝缘基底一般都很薄,在将玻璃材料做成很薄的绝缘基底时,玻璃材料极易碎裂,导致芯片封装基板的制作难度大,制作良率低。

### 发明内容

[0004] 因此,有必要提供一种制作容易且良率高的芯片封装基板及其制作方法。

[0005] 一种芯片封装基板的制作方法,包括步骤:提供电路板芯板,包括绝缘基底及形成该绝缘基底相对两侧的第一导电路层和第二导电路层,该第一导电路层包括多个第一电性连接垫,该第二导电路层包括多个第二电性连接垫;在该第一导电路层及该绝缘基底露出于该第一导电路层的表面设置第一胶层,并将第一玻璃基底粘接于该第一胶层上;及在该第一玻璃基底表面形成第三导电路层,并形成多个贯穿该第一玻璃基底和第一胶层的第一导盲孔,该多个第一导盲孔的一端电连接于该第三导电路层,相对的另一端分别电连接于该多个第一电性连接垫,从而形成芯片封装基板。

[0006] 一种芯片封装基板,包括电路板芯板、第一胶层、第一玻璃基底及第三导电路层。该电路板芯板包括绝缘基底及形成该绝缘基底相对两侧的第一导电路层和第二导电路层,该第一导电路层包括多个第一电性连接垫,该第二导电路层包括多个第二电性连接垫。该第一胶层形成于该第一导电路层表面及该绝缘基底露出于该第一导电路层的表面上,该第一玻璃基底粘接于该第一胶层上,该第三导电路层形成于该第一玻璃基底表面,且通过形成于该第一玻璃基底和第一胶层的多个第一导盲孔与该多个第一电性连接垫分别电连接。

[0007] 本实施例中,在第一玻璃基底上形成第一盲孔时,该第一玻璃基底被电路板芯板所支撑,从而防止第一玻璃基底在加工时的碎裂,使芯片封装基板的制作变得容易,并提高了芯片封装基板的制作良率。另外,玻璃基底上可以制作超细线路并且线路间距也可以做得很细,因此可以减小整个芯片封装基板的导电路层的层数以减小芯片封装基板的厚度,并使得该第一玻璃基底可电连接具有高密度焊点的半导体封装件,从而使芯片封装基板的适用性更广。

## 附图说明

- [0008] 图1是本发明实施例提供的电路板芯板和玻璃基底的俯视图。  
 [0009] 图2是图1中所示电路板芯板和玻璃基底的II部分的放大图。  
 [0010] 图3是图2的电路板芯板和玻璃基底的剖视图。  
 [0011] 图4是在图3的玻璃基底上形成盲孔后的剖视图。  
 [0012] 图5是在图4的玻璃基底上形成导电线路层及在盲孔内形成导盲孔后的剖视图。  
 [0013] 图6是在图5的电路板上进行增层后的剖视图。  
 [0014] 图7是在图6的电路板两侧形成防焊层后形成的芯片封装基板的剖视图。  
 [0015] 图8是在图7的芯片封装基板上设置芯片后的剖视图。  
 [0016] 图9是将图8的芯片进行封装后形成的芯片封装结构的剖视图。  
 [0017] 图10是图3中的电路板芯板和玻璃基底的连接关系的另一实施方式。  
 [0018] 主要元件符号说明  
 [0019]

电路板芯板	10
绝缘基底	101
第一玻璃基底	20
第二玻璃基底	22
第一导电线路层	102
第二导电线路层	103
第一表面	104
第二表面	105
芯板单元	106
第一电性连接垫	107
第二电性连接垫	108
第一胶层	30
第二胶层	32
第一盲孔	24
第二盲孔	26
第三导电线路层	44
第四导电线路层	46
第一导盲孔	242
第二导盲孔	262
第三电性连接垫	442
第四电性连接垫	462
第一介电层	50
第五导电线路层	52
第二介电层	60
第六导电线路层	62

第三导盲孔	522
第四导盲孔	622
第五电性连接垫	524
第六电性连接垫	624
第一防焊层	70
第二防焊层	72
表面处理层	74
芯片封装基板	100
芯片	80
芯片封装结构	200
芯片本体	82
焊料凸块	84
焊球	526,528
底部填充剂	530

[0020] 如下具体实施方式将结合上述附图进一步说明本发明。

### 具体实施方式

[0021] 请参阅图1至9,本发明实施例提供一种芯片封装结构的制作方法,包括如下步骤:

[0022] 第一步,请参阅图1至图3,提供电路板芯板10,在该电路板芯板10的相对两侧分别设置第一胶层30和第二胶层32,并将多个第一玻璃基底20粘接于该第一胶层30上,将多个第二玻璃基底22粘接于该第二胶层32上。

[0023] 该电路板芯板10包括绝缘基底101及设置于该绝缘基底101相对两侧的第一导电线路层102和第二导电线路层103,该绝缘基底101包括相对的第一表面104和第二表面105,该第一导电线路层102和第二导电线路层103分别形成于该第一表面104和第二表面105,该第一导电线路层102与第二导电线路层103通过贯通该第一导电线路层102、绝缘基底101及第二导电线路层103的导通孔(图未示)实现电连接。本实施例中,该电路板芯板10包括阵列式排列的多个芯板单元106,用于形成多个相同结构的芯片封装基板,图1及图2以虚线相隔开,实际生产中的芯板单元106的数量并不以此为限。该多个芯板单元106内的第一导电线路层102的导电线路的结构相同,该多个芯板单元106内的第二导电线路层103相同。每个芯板单元106内的第一导电线路层102均包括多个第一电性连接垫107,每个芯板单元106内的第二导电线路层103均包括多个第二电性连接垫108。

[0024] 该第一胶层30覆盖该第一导电线路层102及露出于该第一导电线路层102的第一表面104,该第二胶层32覆盖该第二导电线路层103及露出于该第二导电线路层103的第二表面105,该多个第一玻璃基底20与多个第二玻璃基底22分别粘接于该第一胶层30和第二胶层32上,即每一芯板单元106的相对两侧分别设置有第一玻璃基底20和第二玻璃基底22。该第一胶层30和第二胶层32可以为纯胶。本实施例中,该多个第一玻璃基底20分别粘接并凸于第一胶层30的表面,该多个第二玻璃基底22分别粘接并凸于第二胶层32的表面。可以理解,如图10所示,该多个第一玻璃基底20也可以分别嵌入第一胶层30内,该多个第二玻璃基底22也可以分别嵌入第二胶层32内,并不以本实施例为限。

[0025] 为便于说明,本实施例从第一步开始至切割形成分离的多个芯片封装基板单元的多个步骤,针对该多个芯板单元106及对应的多个第一玻璃基底20和第二玻璃基底22的制程均为同时进行。本实施例为便于说明,从第二步至切割形成分离的多个芯片封装基板单元的步骤,均以针对其中一个芯板单元106及其对应的第一玻璃基底20和第二玻璃基底22的制程为例进行说明。

[0026] 第二步,请参阅图4,从该第一玻璃基底20侧形成贯穿该第一玻璃基底20和第一胶层30且分别暴露该多个第一电性连接垫107的多个第一盲孔24,在该第二玻璃基底22侧形成贯穿该第二玻璃基底22和第二胶层32且分别暴露该多个第二电性连接垫108的多个第二盲孔26。该第一盲孔24和第二盲孔26可通孔激光蚀孔的方法制作形成。

[0027] 第三步,请参阅图5,在该第一玻璃基底20和第二玻璃基底22表面分别制作形成第三导电路层44和第四导电路层46,及在该第一盲孔24和第二盲孔26内形成电连接该第一导电路层102与该第三导电路层44的第一导盲孔242和电连接该第二导电路层103与该第四导电路层46的第二导盲孔262。该第三导电路层44包括多个第三电性连接垫442,该第四导电路层46包括多个第四电性连接垫462。

[0028] 该第三导电路层44和第一导盲孔242可以采用如下方法制作形成:在该多个第一盲孔24的内壁、该多个第一电性连接垫107的表面及该第一玻璃基底20表面形成连续的种子层;在该第一玻璃基底20表面形成图案化的光致抗蚀剂层,该光致抗蚀剂层暴露该多个第一盲孔24;通过电镀的方法在露出于该光致抗蚀剂层的种子层的表面形成电镀铜层;及移除该光致抗蚀剂层,并去除该种子层被该光致抗蚀剂层所覆盖的部分,保留于该第一玻璃基底20表面的种子层及电镀铜层构成该第三导电路层44,该多个第一盲孔24内的种子层和电镀铜层构成该多个第一导盲孔242。该种子层为通过化学镀铜或溅镀铜的方法形成的薄铜层。

[0029] 当然,该第三导电路层44和第一导盲孔242还可以采用如下方法制作形成:在该多个第一盲孔24内填充导电膏;在该第一玻璃基底20表面形成连续的种子层;在该第一玻璃基底20表面形成图案化的光致抗蚀剂层,与该多个第一盲孔24相对的种子层暴露于该光致抗蚀剂层;通过电镀的方法在露出于该光致抗蚀剂层的种子层的表面形成电镀铜层;及移除该光致抗蚀剂层,并去除该种子层被该光致抗蚀剂层所覆盖的部分,保留于该第一玻璃基底20表面的种子层及电镀铜层构成该第三导电路层44,该多个第一盲孔24内导电膏构成该多个第一导盲孔242。该种子层为通过化学镀铜或溅镀铜的方法形成的薄铜层。

[0030] 该第四导电路层46和第二导盲孔262的制作方法与该第三导电路层44和第一导盲孔242的制作方法相同。

[0031] 第四步,请参阅图6,在该第三导电路层44侧依次形成第一介电层50和第五导电路层52,在该第四导电路层46侧依次形成第二介电层60和第六导电路层62,并形成电连接该第三导电路层44与该第五导电路层52的多个第三导盲孔522以及电连接该第四导电路层46与该第六导电路层62的多个第四导盲孔622。该第五导电路层52包括多个第五电性连接垫524,第六导电路层62包括多个第六电性连接垫624。

[0032] 该第一介电层50和第二介电层60可由半固化胶片压合固化形成,该半固化胶片可以为环氧树脂。该第五导电路层52和第三导盲孔522以及第六导电路层62和第四导盲孔622的制作方法与第三导电路层44和第一导盲孔242的制作方法类似。该多个第三导盲

孔522的一端电连接该第五导电路层52,相对的另一端分别电连接该多个第三电性连接垫442,该多个第四导盲孔622的一端电连接该第六导电路层62,相对的另一端分别电连接该多个第四电性连接垫462。

[0033] 第五步,请参阅图7,在该第五导电路层52侧形成第一防焊层70,在该第六导电路层62侧形成第二防焊层72,并在该第五电性连接垫524和第六电性连接垫624表面形成表面处理层74,形成芯片封装基板条(未标示)。

[0034] 该第一防焊层70覆盖露出于该第五导电路层52的第一介电层50表面及部分该第五导电路层52,该多个第五电性连接垫524露出于该第一防焊层70,该第二防焊层72覆盖露出于该第六导电路层62的第二介电层60表面及部分该第六导电路层62,该多个第六电性连接垫624露出于该第二防焊层72。该多个第五电性连接垫524用于与待封装的芯片电连接,该多个第六电性连接垫624用于与其它电子器件如封装基板或电路板电连接。

[0035] 本实施例中,形成该表面处理层74的方式为电镀金。可以理解,形成该表面处理层74的方法也可以取代为镀镍金、化镍浸金、镀镍钯金、镀锡等,并不以本实施例为限,当然,该表面处理层74也可以省略。

[0036] 本实施例的第一步至第五步中,多个芯板单元106连接在一起进行加工,因此,第五步后所形成的芯片封装基板条包括多个阵列式芯片封装基板单元。

[0037] 第六步,将多个连接在一起的芯片封装基板条进行切割,形成多个结构相同的芯片封装基板100。切割方法可以采用激光切割、机械切割或冲切等方法。

[0038] 请参阅图7,本实施例的芯片封装基板100包括电路板芯板10,沿该电路板芯板10其中一侧依次层叠设置的第一胶层30、第一玻璃基底20、第三导电路层44、第一介电层50、第五导电路层52及第一防焊层70,及沿该电路板芯板10相对的另一侧依次层叠设置的第二胶层32、第二玻璃基底22、第四导电路层46、第二介电层60、第六导电路层62及第二防焊层72。该电路板芯板10包括绝缘基底101及设置于该绝缘基底101相对两侧的第一导电路层102和第二导电路层103,该第一导电路层102与第二导电路层103通过贯通该第一导电路层102、绝缘基底101及第二导电路层103的导通孔实现电连接。该第一胶层30覆盖该第一导电路层102及露出于该第一导电路层102的第一表面104,该第二胶层32覆盖该第二导电路层103及露出于该第二导电路层103的第二表面105,该第一玻璃基底20和第二玻璃基底22分别粘接于该第一胶层30和第二胶层32上,该第三导电路层44和第四导电路层46分别形成于该第一玻璃基底20和第二玻璃基底22远离该电路板芯板10的表面,该第三导电路层44通过形成于该第一玻璃基底20的第一导盲孔242电连接于该第一导电路层102,该第四导电路层46通过形成于该第二玻璃基底22的第二导盲孔262电连接于该第二导电路层103。该第五导电路层52通过第三导盲孔522电连接于该第三导电路层44,该第六导电路层62通过第四导盲孔622电连接于该第四导电路层46。该第一防焊层70覆盖露出于该第五导电路层52的第一介电层50表面及部分该第五导电路层52,该多个第五电性连接垫524露出于该第一防焊层70;该第二防焊层72覆盖露出于该第六导电路层62的第二介电层60表面及部分该第六导电路层62,该多个第六电性连接垫624露出于该第二防焊层72。

[0039] 第七步,请参阅图8和图9,提供芯片80,并将芯片封装于该芯片封装基板100,形成芯片封装结构200。



[0040] 本实施例以覆晶封装为例来说明,该芯片80包括芯片本体82及多个与该第五电性连接垫524一一对应的焊料凸块84,该焊料凸块84与该芯片本体82的内部线路电连接,该芯片80封装于该芯片封装基板100的步骤如下:

[0041] 首先,在该多个第五电性连接垫524对应的表面处理层74表面分别形成焊球526,该多个焊球526的材料一般主要包括锡。

[0042] 其次,将芯片80设置于芯片封装基板100上,并使该多个焊料凸块84分别与对应的焊球526相接触。

[0043] 进一步地,将该芯片80和芯片封装基板100一起经过回焊炉,使焊料凸块84和焊球526熔融结合后冷却固化,从而使多个焊料凸块84分别与对应的焊球526相互连接并电导通。如图9所示,该焊料凸块84和焊球526熔融结合后形成更大的焊球528。

[0044] 最后,将底部填充剂530填充于该芯片80与芯片封装基板100之间的缝隙内,从而将该芯片80与芯片封装基板100封装固定。底部填充剂530粘结芯片80的表面以及第一防焊层70的表面,并包围由焊料凸块84和焊球526熔融结合后形成的焊球528,从而形成芯片封装结构200。该底部填充剂530一般采用环氧树脂,如底部填充剂材料Loctite 3536。

[0045] 本实施例,每个芯片封装基板100分别用于封装一个封装芯片80,从而形成多个芯片封装结构200。可以理解,芯片80封装于芯片封装基板100的步骤也可以在第五步之后、第六步之前,将多个芯片80封装于多个芯片封装基板100后,再进行第六步的切割步骤,得到多个芯片封装结构200。

[0046] 可以理解的是,该第一介电层50和第五导电路层52也可以省略,而将第一防焊层70形成于该第一玻璃基底20表面和部分第三导电路层44表面,将芯片80直接电连接于该第三导电路层44;当然,该第二介电层60和第六导电路层62也可以省略,而将第二防焊层72形成于该第二玻璃基底22表面和部分第四导电路层46表面。同样可以理解,在第五导电路层52与第一防焊层70之间和第六导电路层62与第二防焊层72之间均可以继续增层,以形成具有更多层导电路层的芯片封装基板。

[0047] 相对于现有技术,本实施例中,在第一玻璃基底20上形成第一盲孔24和在第二玻璃基底22上形成第二盲孔26时,该第一玻璃基底20和第二玻璃基底22均被电路板芯板10所支撑,从而防止第一玻璃基底20和第二玻璃基底22在加工时的碎裂,使芯片封装基板100的制作变得容易,并提高了芯片封装基板100的制作良率。另外,玻璃基底上可以制作超细线路并且线路间距也可以做得很细,因此可以减小整个芯片封装基板100的导电路层的层数以减小芯片封装基板100的厚度,并使得该第一玻璃基底20和第二玻璃基底22可电连接具有高密度焊点的半导体封装件,从而使芯片封装基板100的适用性更广。

[0048] 可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本发明权利要求的保护范围。




图1




图2




图3




图4




图5




图6

100




图7




图8




图9




图10