

公告本

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：99150529

※ 申請日期：99.12.24

※ IPC 分類：G02F 1/1333 (2006.01)

G02F 1/1345 (2006.01)

一、發明名稱：(中文/英文)

液晶顯示面板 / LIQUID CRYSTAL DISPLAY
PANEL

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

友達光電股份有限公司/AU Optronics Corporation

代表人：(中文/英文) 李焜耀 / LEE, KUEN-YAO

住居所或營業所地址：(中文/英文)

新竹科學工業園區新竹市力行二路一號/NO. 1, LI-HSIN RD. II,
SCIENCE-BASED INDUSTRIAL PARK, HSINCHU, TAIWAN, R.O.C.

國籍：(中文/英文) 中華民國/TW

三、發明人：(共 1 人)

姓名：(中文/英文)

張峻桓 / CHANG CHUN-HUAN

國籍：(中文/英文) 中華民國/TW

四、聲明事項：

主張專利法第二十二條第二項第一款或第二款規定之事實，其事實發生日期為： 年 月 日。

申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

無主張專利法第二十七條第一項國際優先權：

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

五、中文發明摘要：

一種液晶顯示面板，其具有顯示區、拉線區以及外接電路區，其中拉線區位於顯示區與外接電路區之間。液晶顯示面板包括多個畫素結構、外部接墊以及拉線組。每一個拉線組包括位於一平面上的多條下層主拉線以及位於另一平面上的多條上層主拉線，其中兩平面平行。此外，每一條上層主拉線對應於一條下層主拉線，且上層主拉線在平面上的垂直投影會與其所對應的下層主拉線部份重疊。利用適當的主拉線組繞線方式，可有效降低顯示區邊緣漏光，並提昇面板顯示品質。

六、英文發明摘要：

A liquid crystal display panel includes a display area, a wire-pulling area, and an externally connected circuit area, wherein the wire-pulling area is between the display area and the externally connected circuit area. The liquid crystal display panel includes many pixel structures, externally connected pads and wire-pulling sets. Each wire-pulling set includes a plurality of top-layer main pulling wires disposed on one plane and bottom-layer main pulling wires disposed on another plane, wherein the two planes are parallel. In addition, each top-layer main pulling wire corresponds to one bottom-layer main pulling wire and the shadow which the top-layer main pulling wire vertically projects on the surface

overlaps part of the corresponding bottom-layer main pulling wire. The light leakage around the display area can be decreased with suitable main wire-pulling sets, and the display quality will become better.

七、指定代表圖：

(一) 本案之指定代表圖：圖 4A

(二) 本代表圖之元件符號簡單說明：

432：上層主拉線

434：下層主拉線

B：區域

C：孔洞

d：距離

Wt、Wb：寬度

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

九、發明說明：

【發明所屬之技術領域】

本發明是有關於一種液晶顯示面板(liquid crystal display panel)，且特別是有關於一種可降低顯示區邊緣漏光之液晶顯示面板。

【先前技術】

針對多媒體社會之急速進步，多半受惠於半導體元件或顯示裝置的飛躍性進步。就顯示器而言，具有高畫質、空間利用效率佳、低消耗功率、無輻射等優越特性之薄膜電晶體液晶顯示器(Thin Film Transistor Liquid Crystal Display, TFT-LCD)已逐漸成為市場之主流。

圖 1 為習知之液晶顯示面板之薄膜電晶體陣列基板的結構示意圖。請參考圖 1，液晶顯示面板之薄膜電晶體陣列基板 100 具有一顯示區 102 以及一非顯示區 103，其中，顯示區 102 為顯示畫面之區域，而非顯示區 103 用以設置驅動晶片以控制畫面影像。於顯示區 102 內，薄膜電晶體陣列基板 100 包括多個畫素結構 110、多條掃描線 112 以及多條資料線 114。其中，畫素結構 110 用以顯示影像單元，而掃描線 112 及資料線 114 與對應之畫素結構 110 電性連接，並用以傳遞訊號至畫素結構 110。

一般而言，薄膜電晶體陣列基板的非顯示區 103 內配置有多個驅動晶片 113，以透過金屬繞線 130 將訊號由對應之掃描線 112 或資料線 114 傳遞至畫素結構 110。然而，在習知技藝中，利用雙層金屬繞線結構將訊號傳遞至畫素

結構 110，雖可維持金屬繞線 130 為等阻抗，但雙層金屬繞線結構容易在金屬繞線 130 的線與線之間形成背光穿透區域，造成漏光，且各金屬繞線 130 的電阻電容乘積值差異甚大，會使顯示畫面產生如帶狀不均勻（band mura）的情形，嚴重影響顯示器的顯示品質。

【發明內容】

本發明提供一種液晶顯示面板，其拉線組具有適當的繞線方式，可有效降低顯示區邊緣漏光，並提昇面板顯示品質。

本發明提供一種液晶顯示面板，其具有一顯示區、一拉線區以及一外接電路區。外接電路區位於顯示區外圍，而拉線區位於顯示區與外接電路區之間。液晶顯示面板包括多個畫素結構、多個外部接墊以及多個拉線組。畫素結構陣列配置於顯示區內。外部接墊配置於外接電路區內。拉線組配置於拉線區內，並電性連接於相應的畫素結構與外部接墊之間。每一個拉線組包括位於一第一平面上的多條下層主拉線以及位於一第二平面上的多條上層主拉線，其中第一平面與第二平面平行。每一條上層主拉線對應於一條下層主拉線，且上層主拉線在第一平面上的垂直投影會與其所對應的下層主拉線部份重疊。

在本發明之一實施例中，上述之每一上層主拉線與其所對應的下層主拉線為相同的圖案。

在本發明之一實施例中，上述之每一上層主拉線為直線，且每一下層主拉線為直線。

在本發明之一實施例中，上述之中每一上層主拉線為連續彎折線，且每一下層主拉線為連續彎折線。

在本發明之一實施例中，上述之每一連續彎折線包括多條第一線段、多條第二線段以及多條第三線段（圖 4B）。每一第三線段等長並相互平行且等間隔配置。第一線段依序連接第 $2n-1$ 條第三線段與第 $2n$ 條第三線段，且第二線段依序連接第 $2n$ 條第三線段與第 $2n+1$ 條第三線段， n 為正整數。

在本發明之一實施例中，上述之每一第三線段的寬度等於第一、二線段寬度。

在本發明之一實施例中，上述之每一上層主拉線在一平面上的垂直投影相對於其所對應的下層主拉線偏移一個第三線段的寬度。

在本發明之一實施例中，上述之每一上層主拉線在一平面上的垂直投影相對於其所對應的該下層主拉線偏移一個距離，且偏移的距離大於或小於一個第三線段的寬度。

在本發明之一實施例中，上述之每一個拉線組內的上層主拉線的長度或下層主拉線的長度是由拉線組的中央區域朝向兩側遞減。

在本發明之一實施例中，上述之每一拉線組更包括多條附屬拉線，其中部分的上層主拉線以及部分的下層主拉線是藉由附屬拉線連接到所對應的畫素結構。

在本發明之一實施例中，上述之每一拉線組內的上層主拉線的寬度以及下層主拉線的寬度是由拉線組的中央區

域朝向兩側遞增。

在本發明之一實施例中，上述之每一拉線組內的上層主拉線與下層主拉線所佔之聯集面積大小，由中央區域朝向兩側遞減（圖 2C 的聯集面積 = 斜線面積 + 下方露出面積）。

本發明之液晶顯示面板因其拉線區內之主拉線組採用上下兩層交錯配置的雙層繞線結構，因此可降低顯示區邊緣漏光以及降低扇出區的電阻電容乘積值之差異。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。

【實施方式】

本發明提供一種液晶顯示面板，其拉線區內採用適當的繞線結構來形成拉線組。以下內容將針對本發明之技術手段與其功效來做一詳加描述，給本發明相關領域之技術人員參詳。

圖 2A 為本發明之一實施例之液晶顯示面板之薄膜電晶體陣列基板的結構示意圖。請參考圖 2A，液晶顯示面板之薄膜電晶體陣列基板 200 具有一顯示區 202、一拉線區 204 以及一外接電路區 206。其中，顯示區 202 為顯示畫面之區域，而外接電路區 206 位於顯示區 202 之外圍並用以設置驅動晶片以控制畫面影像。在顯示區 202 內，薄膜電晶體陣列基板 200 包括多個畫素結構 210、多條掃描線 212 以及多條資料線 214。其中，畫素結構 210 用以顯示影像單元，而掃描線 212 及資料線 214 與對應之畫素結構 210

電性連接，並用以傳遞訊號至畫素結構 210。

圖 2B 為圖 2A 之薄膜電晶體陣列基板的扇出區 215 的放大示意圖。請同時參照圖 2A 與圖 2B，外接電路區 206 內具有多個晶片接合區 213，其中晶片接合區 213 內配置有多個外部接墊 220。拉線區 204 位於顯示區 202 與外接電路區 206 之間，且多個拉線組 230 配置於拉線區 204 內，並電性連接於相應的畫素結構 210 與外部接墊 220 之間。當配置數個驅動晶片於晶片接合區 213 後，驅動晶片便可以透過拉線區 204 之拉線組 230 將訊號由對應之掃描線 212 或資料線 214 傳遞至畫素結構 210。

圖 2C 為圖 2B 之拉線組部份繞線佈局示意圖。請同時參照圖 2B 與圖 2C，每一個拉線組 230 包括位於一下平面（未繪示）上的多條下層主拉線 234 以及位於一上平面（未繪示）上的多條上層主拉線 232，其中上平面與下平面互相平行。圖 2C 僅繪示圖 2B 之拉線組 230 中虛線區域 A 內之主拉線 232、234 之繞線佈局示意圖。每一條上層主拉線 232 對應於一條下層主拉線 234，且上層主拉線 232 在下平面上的垂直投影會與其所對應的下層主拉線部份重疊。另外，每一拉線組 230 更包括多條附屬拉線 236，其中部分的上層主拉線 232 以及部分的下層主拉線 234 是藉由附屬拉線 236 連接到所對應的畫素結構 210。

在本實施例中，每一上層主拉線 232 對應於一條下層主拉線 234，且每一組相互對應的主拉線 232、234 例如是相同的圖案。本實施例之主拉線 232、234 的圖形是以直線

為例，但並不用來侷限本發明，也就是說每一組相互對應的主拉線 232、234 不須限定為直線。在本實施例中，每一個拉線組內的上層主拉線的長度 L_t 或下層主拉線的長度 L_b 是由拉線組的中央區域朝向兩側遞減，但主拉線的寬度 W_t 、 W_b 則是由拉線組的中央區域朝向兩側遞增。上述主拉線組的繞線佈局方式可使拉線組 230 維持等阻抗繞線，可降低扇出區 215 的中央區域至兩側之電阻電容值的差異。

圖 2D 為圖 2B 之另一實施例之拉線組部份繞線佈局示意圖。請同時參照圖 2B 與圖 2D，本實施例之主拉線 232'、234'與圖 2C 之主拉線 232、234 相似，惟二者主要差異之處在於：每一個主拉線 232'、234'內的上層主拉線的長度 L_t 或下層主拉線的長度 L_b 是由拉線組的中央區域朝向兩側遞減，寬度固定，但主拉線 232'、234'的聯集面積 I（聯集面積 = 上層主拉線面積 + 露出的下層主拉線面積）的大小則是由拉線組的中央區域朝向兩側遞減。

上述之扇出區、拉線組之型態以及不同拉線組之繞線組合可以有多種變化，而圖 2C 及 2D 所繪示之型態僅是用以舉例說明，以讓此領域具有通常知識者能夠據以實施本發明，然其並非用以限定本發明所欲涵蓋之範疇。

圖 3 為本發明之另一實施例之主拉線組之繞線佈局示意圖，其中圖 3 僅繪示一個主拉線組作為示例。請參照圖 3，本實施例之主拉線 332、334 之繞線佈局方式與上述實施例之主拉線 232、234 相似，惟二者主要差異之處在於主

拉線 332、334 為形狀相同且交錯配置之連續「S」形曲線，如圖 3 所示。每一條上層主拉線 332 對應於一條下層主拉線 334，且上層主拉線 332 在下平面上的垂直投影會與其所對應的下層主拉線 334 部份重疊，如圖 3 所示之區域 B。

類似地，為了維持拉線組為等阻抗繞線，並降低扇出區的中央區域至兩側之電阻電容乘積值的差異，設計者可調整每一主拉線組之寬度、長度以及主拉線組聯集面積的大小，以達成上述之目的。除此之外，調整每一主拉線組之寬度、長度以及聯集面積的大小可改變孔洞 C 之大小，以降低顯示區邊緣漏光。

圖 4A 為本發明之另一實施例之主拉線組之繞線佈局示意圖，其中圖 4A 僅繪示一個主拉線組作為示例。請參照圖 4A，本實施例之主拉線 432、434 之繞線佈局方式與上述實施例之主拉線 232、234 相似，惟二者主要差異之處在於主拉線 432、434 為形狀相同且交錯配置之連續彎折線。

圖 4B 為圖 4A 之上層主拉線之繞線佈局示意圖。請參照圖 4B，以上層主拉線 432 為例，每一連續彎折線包括多條線段 S1、S2、S3。每一線段 S3 等長並相互平行且等間隔配置。每一線段 S1 依序連接線段 S3 之第 $2n-1$ 條與第 $2n$ 條，且每一線段 S2 依序連接線段 S3 之第 $2n$ 條與第 $2n+1$ 條，其中 n 為正整數。也就是說，線段 S1 連接第奇數條線段 S3 ($2n-1$) 之上端與第偶數條線段 S3 ($2n$) 之下端，反之，線段 S2 連接第偶數條線段 S3 ($2n$) 之上端與第奇

數條線段 S₃ (2n+1) 之下端。在本實施例中，每一線段 S₃ 的寬度 W_t 等於 S₁ 及 S₂。

由圖 4A 可知，上層主拉線 432 相對於其所對應的下層主拉線 434 偏移一個距離 d，且偏移的距離 d 大於線段 S₃ 的寬度 W_t、W_b。在其他實施例中，偏移的距離 d 也可以是等於或小於線段 S₃ 的寬度 W_t、W_b。隨著偏移距離 d 的不同，上層主拉線 432 在下平面上的垂直投影與其所對應的下層主拉線 434 部分重疊區域 B 之面積大小亦會改變。

圖 4C 與圖 4D 分別為圖 4A 之主拉線組在不同偏移距離之繞線佈局示意圖，其中圖 4C 與圖 4D 僅繪示一個主拉線組作為示例。圖 5A 與圖 5B 分別為以圖 4C 與圖 4D 為主拉線組拉線之液晶顯示面板每一扇出區之電阻電容乘積值分布圖，請同時參照圖 4C、4D、5A 與 5B。

圖 4C 之上層主拉線 432 與下層主拉線 434 之偏移的距離 d 為 0。也就是說，上層主拉線 432 在下平面上的垂直投影與其所對應的下層主拉線 434 完全重疊，並未交錯配置，形成一連續「弓」形的主拉線組之繞線圖形。雖然以此連續「弓」形之雙層金屬繞線結構可維持各拉線組為等阻抗繞線，但上層主拉線 432 與其所對應的下層主拉線 434 並未交錯配置，使得整體拉線(拉線組+扇出區) 的電阻電容乘積值 RC 由中央區域朝向兩側遞增，且中央區域與兩側的電阻電容值 RC 差異甚大(如圖 5A 所示)。

由圖 4D 可知，本發明之另一實施例為上層主拉線 432

與下層主拉線 434 交錯配置，且上層主拉線 432 偏移的距離 d 等於線段 S3 的寬度 W_t 、 W_b 。以此種主拉線組之繞線佈局除了可維持拉線組為等阻抗繞線之外，還可藉由提升各拉線組的電阻電容乘積值，使整體拉線(拉線組+扇出區)的電阻電容乘積值 RC 由中央區域朝向兩側遞增的程度減緩(如圖 5B 所示)，達到較為平衡的狀況。另外，上層主拉線 432 偏移的距離 d 等於線段 S3 的寬度 W_t 、 W_b ，因此以本實施例之主拉線組之繞線佈局並未有圖 4A 之主拉線組中之孔洞 C，以避免背光源由孔洞 C 穿透面板，可有效降低顯示區邊緣漏光。

綜上所述，本發明提供一種液晶顯示面板，其拉線區內採用適當的繞線結構形成拉線組。在一些實施例中，利用多種主拉線組之型態以及不同主拉線組之繞線組合，可降低扇出區的中央區域至兩側之電阻電容值的差異，提升面板的顯示品質。在其他實施例中，利用不同形狀之主拉線組及其配置方式，可避免背光源由主拉線組穿透面板，有效降低顯示區邊緣漏光。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【圖式簡單說明】

圖 1 為習知之液晶顯示面板之薄膜電晶體陣列基板的

結構示意圖。

圖 2A 為本發明之一實施例之液晶顯示面板之薄膜電晶體陣列基板的結構示意圖。

圖 2B 為圖 2A 之薄膜電晶體陣列基板的扇出區放大示意圖。

圖 2C 為圖 2B 之拉線組之部份繞線佈局示意圖。

圖 2D 為圖 2B 之另一實施例之拉線組部份繞線佈局示意圖。

圖 3 為本發明之另一實施例之主拉線組之繞線佈局示意圖。

圖 4A 為本發明之另一實施例之主拉線組之繞線佈局示意圖。

圖 4B 為圖 4A 之上層主拉線之繞線佈局示意圖。

圖 4C 與圖 4D 分別為圖 4A 之主拉線組在不同偏移距離之繞線佈局示意圖。

圖 5A 與圖 5B 分別為以圖 4C 與圖 4D 為主拉線組拉線之液晶顯示面板中每一扇出區之電阻電容乘積值分布圖。

【主要元件符號說明】

100、200：薄膜電晶體陣列基板

102、202：顯示區

103：非顯示區

110、210：畫素結構

112、212：掃描線

113、213：晶片接合區
114、214：資料線
215：扇出區
220：外部接墊
230：拉線組
204：拉線區
206：外接電路區
232、232'、332、432：上層主拉線
234、234'、334、434：下層主拉線
236：附屬拉線
A、B：區域
I：聯集面積
C：孔洞
d：距離
Lt、Lb：長度
Wt、Wb、W：寬度
S1、S2、S3：線段
RC：電阻電容乘積值

P.16~18

101年10月22日修正本

十、申請專利範圍：

1. 一種液晶顯示面板，具有一顯示區、一拉線區以及一外接電路區，該外接電路區位於該顯示區外圍，而該拉線區位於該顯示區與該外接電路區之間，該液晶顯示面板包括：

多個畫素結構，陣列配置於該顯示區內；

多個外部接墊，配置於該外接電路區內；以及

多個拉線組，配置於該拉線區內，並電性連接於相應的該些畫素結構與該些外部接墊之間，每一個拉線組包括位於一第一平面上的多條下層主拉線以及位於一第二平面上的多條上層主拉線，其中該第一平面與該第二平面平行，每一條上層主拉線對應於一條下層主拉線，且該上層主拉線在該第一平面上的垂直投影會與其所對應的該下層主拉線部份重疊，每一上層主拉線在該第一平面上的垂直投影面積與其所對應的該下層主拉線相對露出的部份具有一聯集面積，且每一拉線組內的該些上層主拉線與其所對應的該些下層主拉線所形成的該些聯集面積是由該拉線組的中央區域朝向兩側遞減。

2. 如申請專利範圍第 1 項所述之液晶顯示面板，其中每一上層主拉線與其所對應的該下層主拉線為相同的圖案。

3. 如申請專利範圍第 2 項所述之液晶顯示面板，其中每一上層主拉線為直線，且每一下層主拉線為直線。

4. 如申請專利範圍第 2 項所述之液晶顯示面板，其中

每一上層主拉線為連續彎折線，且每一下層主拉線為連續彎折線。

5.如申請專利範圍第4項所述之液晶顯示面板，其中每一連續彎折線包括多條第一線段、多條第二線段以及多條第三線段，該些第三線段等長並相互平行且等間隔配置，該些第一線段依序連接第 $2n-1$ 條第三線段與第 $2n$ 條第三線段，且該些第二線段依序連接第 $2n$ 條第三線段與第 $2n+1$ 條第三線段， n 為正整數。

6.如申請專利範圍第5項所述之液晶顯示面板，其中每一第三線段的寬度等於兩相鄰的第三線段之間的距離。

7.如申請專利範圍第6項所述之液晶顯示面板，其中每一上層主拉線在該第一平面上的垂直投影相對於其所對應的該下層主拉線偏移一個第三線段的寬度。

8.如申請專利範圍第6項所述之液晶顯示面板，其中每一上層主拉線在該第一平面上的垂直投影相對於其所對應的該下層主拉線偏移一個距離，且該偏移的距離大於或小於一個第三線段的寬度。

9.如申請專利範圍第1項所述之液晶顯示面板，其中每一個拉線組內的該些上層主拉線的長度或該些下層主拉線的長度是由該拉線組的中央區域朝向兩側遞減。

10.如申請專利範圍第9項所述之液晶顯示面板，其中每一拉線組更包括多條附屬拉線，其中部分的該些上層主拉線以及部分的該些下層主拉線是藉由該些附屬拉線連接到所對應的該些畫素結構。

11.如申請專利範圍第1項所述之液晶顯示面板，其中每一拉線組內的該些上層主拉線的寬度以及該些下層主拉線的寬度是由該拉線組的中央區域朝向兩側遞增。

十一、圖式：

告白




圖1

I401493

28821TW_1






圖 2A

I401493



I401493

圖 2C




28821TW_1

GEA
www.gea.com

I401493

圖 2D



28821TW_I




圖 3

28821TW_I




圖 4A

OCT 22 2012

10/10月22日修正着装頁




圖 4B

I401493

28821TW_I




圖 4C

28821TW_I




圖 4D

28821TW_I




圖 5A




圖 5B