



(19) 中華民國智慧財產局

(12) 發明說明書公告本

(11) 證書號數：TW I450399 B

(45) 公告日：中華民國 103 (2014) 年 08 月 21 日

- (21) 申請案號：101125958 (22) 申請日：中華民國 98 (2009) 年 07 月 27 日
- (51) Int. Cl. : *H01L29/786 (2006.01)* *H01L21/336 (2006.01)*
H01L21/28 (2006.01) *G02F1/1368 (2006.01)*
- (30) 優先權：2008/07/31 日本 2008-197127
- (71) 申請人：半導體能源研究所股份有限公司 (日本) SEMICONDUCTOR ENERGY
 LABORATORY CO., LTD. (JP)
 日本
- (72) 發明人：山崎舜平 YAMAZAKI, SHUNPEI (JP)；宮入秀和 MIYAIRI, HIDEKAZU (JP)；秋
 元健吾 AKIMOTO, KENGO (JP)；白石康次郎 SHIRAIISHI, KOJIRO (JP)
- (74) 代理人：林志剛
- (56) 參考文獻：
- | | |
|--------------|--------------|
| US 6294274B1 | US 6563174B2 |
| US 6727522B1 | US 7064346B2 |
| US 7211825B2 | |
- 審查人員：李景松
- 申請專利範圍項數：50 項 圖式數：40 共 0 頁

(54) 名稱

半導體裝置及其製造方法

SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME


(57) 摘要

在主動矩陣型顯示裝置中，包含在電路中的薄膜電晶體的電氣特性很重要，且該電氣特性影響到顯示裝置的性能。藉由對反交錯型(inverted staggered)薄膜電晶體使用包含 In、Ga 及 Zn 的氧化物半導體膜，可以減少薄膜電晶體之電氣特性的變動。為了解決目的，不接觸於空氣地進行濺射法來連續地形成閘極絕緣膜、氧化物半導體層、通道保護膜的三層。另外，採用在氧化物半導體層中的重疊於通道保護膜的區域的厚度比接觸於導電膜的區域的厚度厚的結構。

In an active matrix display device, electric characteristics of thin film transistors included in a circuit are important, and performance of the display device depends on the electric characteristics. Thus, by using an oxide semiconductor film including In, Ga, and Zn for an inverted staggered thin film transistor, variation in electric characteristics of the thin film transistor can be reduced. Three layers of a gate insulating film, an oxide semiconductor layer and a channel protective layer are successively formed by a sputtering method without being exposed to air. Further, in the oxide semiconductor layer, the thickness of a region overlapping with the channel protective film is larger than that of a region in contact with a conductive film.

109 . . . 源極電極

110 . . . 汲極電極



發明專利說明書

(本申請書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號： 101125958

H01L 21/36 (2006.01)

※申請日期： 98. 7. 27

※IPC 分類： H01L 21/36 (2006.01)

H01L 21/28 (2006.01)

原申請案號：098125182

G02F 1/368 (2006.01)


發明名稱：(中文/英文)

半導體裝置及其製造方法

Semiconductor device and method for manufacturing the same

二、中文發明摘要：

在主動矩陣型顯示裝置中，包含在電路中的薄膜電晶體的電氣特性很重要，且該電氣特性影響到顯示裝置的性能。藉由對反交錯型(inverted staggered)薄膜電晶體使用包含 In、Ga 及 Zn 的氧化物半導體膜，可以減少薄膜電晶體之電氣特性的變動。為了解決目的，不接觸於空氣地進行濺射法來連續地形成閘極絕緣膜、氧化物半導體層、通道保護膜的三層。另外，採用在氧化物半導體層中的重疊於通道保護膜的區域的厚度比接觸於導電膜的區域的厚度厚的結構。



三、英文發明摘要：

In an active matrix display device, electric characteristics of thin film transistors included in a circuit are important, and performance of the display device depends on the electric characteristics. Thus, by using an oxide semiconductor film including In, Ga, and Zn for an inverted staggered thin film transistor, variation in electric characteristics of the thin film transistor can be reduced. Three layers of a gate insulating film, an oxide semiconductor layer and a channel protective layer are successively formed by a sputtering method without being exposed to air. Further, in the oxide semiconductor layer, the thickness of a region overlapping with the channel protective film is larger than that of a region in contact with a conductive film.

四、指定代表圖：

(一) 本案指定代表圖為：第(1E)圖。

(二) 本代表圖之元件符號簡單說明：

109：源極電極

110：汲極電極

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：無

六、發明說明

【發明所屬之技術領域】

本發明係關於具有包括薄膜電晶體（下面稱為 TFT）之電路的半導體裝置及其製造方法，而在此薄膜電晶體中，將氧化物半導體膜使用於通道形成區。例如，本發明也有關於電子裝置，而在此電子裝置中，將以液晶顯示面板做為代表的電光學裝置或包含有機發光元件的發光顯示裝置安裝作為其部件。

注意，在本說明書中，半導體裝置是指可利用半導體特性來發揮功能的所有裝置。電光學裝置、半導體電路及電子裝置都被包含在此等半導體裝置中。

【先前技術】

近年來，已對主動矩陣型顯示裝置（諸如，液晶顯示裝置、發光顯示裝置、或電泳顯示裝置）進行著積極的研究開發，在該主動矩陣型顯示裝置中的配置為矩陣狀的顯示像素的每個中設置由 TFT 所構成的切換元件。在主動矩陣型顯示裝置中，每一個像素（或各個點）皆設置有切換元件，且在其像素密度與簡單矩陣方式相比增加的情況下可以進行低電壓驅動，所以是有利的。

此外，將氧化物半導體膜用於通道形成區來製造薄膜電晶體（TFT）等，並應用於電子裝置及光學裝置的技術受到關注。例如，可舉出將 ZnO 用作氧化物半導體膜的 TFT 及將 $\text{InGaO}_3(\text{ZnO})_m$ 用作氧化物半導體膜的 TFT。

在專利文獻 1 或專利文獻 2 等中揭示了將這些使用氧化物半導體膜的 TFT 形成在具有透光性的基板上並用作影像顯示裝置的切換元件等的技術。

[專利文獻 1]日本專利申請公開 2007-123861

[專利文獻 2]日本專利申請公開 2007-96055

在主動矩陣型顯示裝置中，構成電路的薄膜電晶體的電特性很重要，且該電特性影響到顯示裝置的性能。特別是，在薄膜電晶體的電特性中，臨界電壓（ V_{th} ）很重要。在場效應遷移率高、臨界電壓值也高，或場效應遷移率高、臨界電壓值為負的情況下，作為電路難以控制。在採用臨界電壓值高且臨界電壓的絕對值大的薄膜電晶體的情況下有如下憂慮，即在驅動電壓低的狀態下不能發揮作為 TFT 的切換功能，而是成為負載。此外，當臨界電壓值為負時，容易處於所謂的常導通（normally on）狀態，其中即使閘極電壓為 0 V，也在源極電極和汲極電極之間流過電流。

在 n 通道薄膜電晶體的情況下，較佳採用只有當對閘極電壓施加正電壓時，才形成通道而開始產生汲極電流的電晶體。如下電晶體不適合用於電路的薄膜電晶體：除非增高驅動電壓，否則不形成通道的電晶體；在負電壓狀態下也形成通道而流過汲極電流的電晶體。

本發明的目的之一在於：提供一種結構，該結構是使用包含 In、Ga 及 Zn 的氧化物半導體膜的薄膜電晶體的閘極電壓儘量接近於 0 V 的正臨界電壓形成通道的。

另外，本發明的目的之一還在於：減少使用包含 In、Ga 及 Zn 的氧化物半導體膜的薄膜電晶體的電特性的變動。尤其是，在液晶顯示裝置中，當各個元件之間的變化大時，有發生起因於其 TFT 特性的變動的顯示不均勻的憂慮。

此外，在具有發光元件的顯示裝置中，也有如下憂慮：當配置為在像素電極中流過恒定的電流的 TFT（驅動電路的 TFT 或配置於像素的對發光元件供給電流的 TFT）的導通電流（ I_{on} ）的變化大時，在顯示螢幕中產生亮度的變化。

薄膜電晶體的臨界電壓值被認為受到氧化物半導體層的介面、即氧化物半導體層和閘極絕緣膜的介面，或氧化物半導體層和電極的介面所帶來的很大的影響。

於是，藉由在清潔的狀態下形成這些介面，可以提高薄膜電晶體的電特性並防止製程的複雜化，從而實現具備量產性和高性能的薄膜電晶體。

【發明內容】

不接觸於空氣地利用濺射法或 PCVD 法來連續地形成閘極絕緣膜、氧化物半導體層、通道保護膜的三層，以便在清潔狀態下形成上述介面。較佳的是，藉由在減壓下連續地形成這三層可以實現具有良好的介面的氧化物半導體層，並且可以實現 TFT 的截止時的洩漏電流低且電流驅動能力高的薄膜電晶體。

本說明書中所揭示的一個實施例模式是一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板上形成閘極電極；藉由濺射法不接觸於空氣地層疊閘極電極上的第一絕緣膜、第一絕緣膜上的氧化物半導體層、氧化物半導體層上的第二絕緣膜；選擇性地蝕刻第二絕緣膜並在重疊於閘極電極的位置上形成保護膜；將保護膜用作掩罩來蝕刻氧化物半導體層的上層；在氧化物半導體層及保護膜上形成導電膜；將保護膜用作蝕刻停止層來選擇性地蝕刻上述導電膜。

本發明解決至少一個上述目的。

在上述製程中，也可以在同一個處理室內形成第一絕緣膜和氧化物半導體層。因為第一絕緣膜和氧化物半導體層的介面離形成通道的區域近，所以在同一個處理室內形成在提高所獲得的 TFT 的電特性如場效應遷移率的方面上是有用的。另外，第一絕緣膜和氧化物半導體層的介面清潔，因此可以減少臨界電壓值的變動、導通電流 (I_{on}) 的變化。作為在同一個處理室內進行層疊的優點，可以舉出如下幾點：可以減少所使用的處理室的個數；可以防止在不同的處理室之間傳送基板時微粒或水分等附著到基板。

再者，在上述製程中，可以在同一個處理室內形成第一絕緣膜、氧化物半導體層、以及第二絕緣膜。因為氧化物半導體層和第二絕緣膜的介面離截止時洩漏電流流過的路徑近，所以在同一個處理室內形成在降低所獲得的 TFT 電特性如截止時的洩漏電流的方面上是有用的。另外，除

了第一絕緣膜和氧化物半導體層的介面之外，氧化物半導體層和第二絕緣膜的介面也清潔，因此也可以減少每個元件之間的變化。

另外，在上述製程中，其特徵之一在於在只有氧的氛圍下或在含有小於 10% 的惰性氣體並含有大於等於 90% 的氧的氛圍下，藉由濺射法形成第一絕緣膜。作為靶材使用絕緣材料、金屬材料、或半導體材料。藉由該濺射法可以獲得氧過剩的第一絕緣膜。進而，如果在氧過剩的第一絕緣膜上形成氧過剩的氧化物半導體層，則因為都是氧過剩的膜，所以可以使介面狀態穩定，而提高 TFT 的可靠性。

再者，其特徵之一還在於在只有氧的氛圍下或在含有小於 10% 的惰性氣體並含有大於等於 90% 的氧的氛圍下，使用至少包含 In、Ga、以及 Zn 的氧化物半導體靶材，藉由濺射法形成氧化物半導體層。氧化物半導體層可以利用脈衝雷射沉積法（PLD 法）及電子束沉積法等的气相法，但是從量產性之觀點來看，濺射法是適合的。

另外，其特徵之一還在於在只有氧的氛圍或含有小於 10% 的惰性氣體並含有大於等於 90% 的氧的氛圍下，藉由濺射法形成第二絕緣膜。不接觸於空氣連續地形成氧過剩的 SiO_x 膜、氧過剩的 IGZO 半導體層、以及氧過剩的通道保護膜，據此，因為三層都是氧過剩的膜，所以可以使介面狀態穩定，而提高 TFT 的可靠性。藉由連續地形成三層，可以減少臨界值的變動、防止電特性的劣化、以及減少 TFT 偏移到常導通狀態一側，理想的是不發生偏移。

本說明書中的“連續沉積”或“連續形成”是指：在從採用濺射法或 PCVD 法進行的第一膜形成步驟到採用濺射法或 PCVD 法進行的第二膜形成步驟的一系列過程中，放置有被處理基板的氛圍被控制為不與空氣等的污染氛圍接觸而總是真空或惰性氣體氛圍（氮氛圍或稀有氣體氛圍）。藉由進行連續膜形成，可以防止水分等再次附著到清潔化了的待處理基板地進行膜形成。

本說明書中的連續膜形成的範圍包括在同一個處理室中進行從第一膜形成步驟到第二膜形成步驟的一系列過程的情況。

此外，本說明書中的連續膜形成的範圍還包括：在不同的處理室中進行從第一膜形成步驟到第二膜形成步驟的一系列過程的情況下，在結束第一膜形成步驟之後，不與空氣接觸地在處理室之間傳送基板來進行第二膜形成。

注意，本說明書中的連續形成膜的範圍還包括：在第一膜形成步驟和第二膜形成步驟之間具有基板傳送步驟、對準步驟、逐漸冷卻步驟或為了得到第二步驟所需要的溫度而對基板進行加熱或冷卻的步驟等。

但是，本說明書中的連續成膜的範圍不包括在第一膜形成步驟和第二膜形成步驟之間具有清洗步驟、濕式蝕刻、抗蝕劑形成等的使用液體的步驟的情況。

另外，在上述製造方法中，在進行用來形成通道保護膜的圖案化時或在其後，有意地蝕刻氧化物半導體層的一部分以形成厚度薄的區域。因此，藉由本發明的一個方式

的製造方法，可以形成在氧化物半導體層中與通道保護膜的區域重疊的厚度比與導電膜的區域接觸的厚度厚的特徵的結構。

如此，藉由上述製造方法得到的半導體裝置的結構也是本發明的一個方式的特徵之一，其結構是一種半導體裝置，包括：在具有絕緣表面的基板上的閘極電極；在閘極電極上的第一絕緣膜；在第一絕緣膜上的氧化物半導體層；以及在氧化物半導體層上的第二絕緣膜及導電膜，其中氧化物半導體層和第二絕緣膜接觸的第一區域與閘極電極至少一部分重疊，氧化物半導體層和導電膜接觸的第二區域中的氧化物半導體層的厚度比第一區域中的氧化物半導體層的厚度薄。

在上述結構中，氧化物半導體層為至少包含 In、Ga 及 Zn 的氧化物半導體膜。包含 In、Ga 及 Zn 的氧化物半導體膜（IGZO 膜）具有其載流子濃度越高，電洞遷移率也越高的特性。另外，在不施加閘極電壓及源極-汲極間電壓的狀態下，至少包含 In、Ga 及 Zn 的氧化物半導體膜的在室溫下的電子載流子濃度大於等於 $1 \times 10^{11} \text{cm}^{-3}$ 且小於等於 $1 \times 10^{17} \text{cm}^{-3}$ 。當薄膜電晶體的氧化物半導體層超過該電子載流子濃度範圍時，臨界電壓容易成為負的，而容易處於即使閘極電壓為 0 V，在源極電極和汲極電極之間也會流過電流的所謂的常導通狀態。

利用上述結構，可以實現一種使用包含 In、Ga 及 Zn 的氧化物半導體膜的薄膜電晶體的閘極電壓盡量接近於 0

V 的正臨界電壓形成通道的結構。

注意，因為第一絕緣膜用作閘極絕緣膜，所以較佳使用與形成在上方的氧化物半導體層的介面特性優良的材料。例如可以舉出藉由濺射法形成的氧化矽膜、氧化鋁膜、氧化鎂膜、氮化鋁膜、或氧化鈮膜等。另外，也可以採用將這些多種絕緣膜層疊為多層的結構。考慮用作閘極絕緣膜，來確定該第一絕緣膜的厚度。閘極絕緣膜的厚度典型為 50 nm 至 500 nm。

注意，因為第二絕緣膜用作通道保護膜，所以較佳使用與形成在下方的氧化物半導體層的介面特性優良的材料。例如可以舉出藉由濺射法形成的氧化矽膜、氧化鋁膜、氧化鎂膜、氮化鋁膜、或氧化鈮膜等。藉由將第二絕緣膜用作通道保護膜，可以防止對於所謂的背通道在進行工序時的損傷（蝕刻時的電漿及蝕刻劑所引起的膜厚度降低、氧化等），可以提高半導體裝置的可靠性，所述背通道是與接觸於 IGZO 半導體層的閘極絕緣膜的面相反一側的區域。

此外，也可以對第一絕緣膜或第二絕緣膜中添加少量的鹵素元素例如氟、氯等來使鈉等的可移動離子固定化。較佳將第一絕緣膜或第二絕緣膜所包含的鹵素元素的濃度設定為採用二次離子質譜分析法（SIMS）的分析而獲得的濃度峰值大於等於 $1 \times 10^{15} \text{ cm}^{-3}$ 且小於等於 $1 \times 10^{20} \text{ cm}^{-3}$ 的範圍內。第一絕緣膜或第二絕緣膜所包含的鹵素元素具有如下作用：抑制因鈉等可移動的離子從包含鈉等鹼金屬的玻

璃基板進入到半導體區域中而使 TFT 的電特性發生的變化。

另外，導電膜用作源極電極或汲極電極。導電膜由鋁或銅、或添加了矽、鈦、鈹、鈳、鉬等的提高耐熱性的元素或防止小丘的元素的鋁合金的單層或疊層形成。其中，作為與氧化物半導體層的介面特性優良的材料，可以舉出鈦。尤其是作為導電膜使用鈦膜、鋁膜、鈦膜的疊層的電阻低並以鈦膜在上下夾持，因此不容易產生因鋁膜引起的小丘，適於用作作為源極電極或汲極電極。

另外，也可以採用在閘極電極和藉由濺射法得到的第一絕緣膜之間還具有氮化矽膜或氮氧化矽膜的結構。也就是說，閘極絕緣膜也可以採用兩層或更多層的疊層，作為與氧化物半導體層接觸的最上層的第一絕緣膜較佳為藉由濺射法形成的氧化矽膜，在其下層設置的絕緣膜較佳為藉由電漿 CVD 法等形成的氮化矽膜或氮氧化矽膜。藉由設定由電漿 CVD 法等形成的氮化矽膜或氮氧化矽膜，用作防止在 TFT 的製程中基板表面被蝕刻的蝕刻停止層。氮化矽膜或氮氧化矽膜也具有如下作用：可以抑制因鈉等可移動離子從包含鈉等鹼金屬的玻璃基板進入到半導體區域中而使 TFT 的電特性發生的變化。

在本說明書中，作為氧氮化矽膜，是指其組成中的氧含量大於氮含量，在使用盧瑟福背向散射法（RBS:Rutherford Backscattering Spectrometry）及氫前向散射法（HFS:Hydrogen Forward Scattering）進行測量時，

作為濃度範圍包含 50 原子%至 70 原子%的氧、0.5 原子%至 15 原子%的氮、25 原子%至 35 原子%的矽、以及 0.1 原子%至 10 原子%的氫的物質。另外，作為氮氧化矽，是指其組成中的氮含量大於氧含量，在使用 RBS 及 HFS 進行測量時，作為濃度範圍包含 5 原子%至 30 原子%的氧、20 原子%至 55 原子%的氮、25 原子%至 35 原子%的矽、10 原子%至 30 原子%的氫的物質。注意，在將構成氧氮化矽或氮氧化矽的原子的總計設定為 100 原子%時，氮、氧、矽及氫的含有比率包含在上述範圍內。

在本說明書中，如“上”、“下”、“側”、“水平”、“垂直”等的表示方向的詞是指以在基板表面上配置有裝置的情況下的基板面為標準的方向。

藉由連續地形成三層，可以實現一種結構，該結構是使用包含 In、Ga 及 Zn 的氧化物半導體膜的薄膜電晶體的閘極電壓儘量接近於 0 V 的正臨界電壓形成通道的。另外，藉由連續地形成三層，可以減少臨界值的變化、防止電特性的劣化、以及減少 TFT 偏移到常導通一側，在理想情況下可以消除偏移。

【實施方式】

下面對本發明的一個實施例進行說明。

實施例模式 1

在本實施例模式中，使用圖 1A 至圖 2 對薄膜電晶體

及其製程進行說明。

首先，在基板 100 上形成閘極電極 101，並形成覆蓋閘極電極 101 的第一絕緣膜 102（參照圖 1A）。

作為基板 100，除了如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等藉由熔融法或浮法製造的無鹼玻璃基板、以及陶瓷基板之外，還可以使用具有可耐受本製程的處理溫度的耐熱性的塑膠基板等。此外，還可以應用在不銹鋼合金等的金屬基板的表面設置有絕緣膜的基板。作為基板 100 的尺寸，可以使用 320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或 2850mm×3050mm 等。

另外，也可以在形成閘極電極 101 之前，在基板 100 上形成基底絕緣膜。作為基底絕緣膜，可以藉由 CVD 法或濺射法等，以氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜的單層或疊層形成。

使用鈦、鋁、鉻、鉭、鎢、銀、金、銅、鋁等金屬材料或它們的合金材料來形成閘極電極 101。例如，作為閘極電極 101，可以使用 CuO、Cu-Mg-O、Cu-Ca-O、Cu-Mn-O、Al-Ni 合金、Al-Ni-La 合金、Al-Nd 合金等。可以藉由濺射法或真空沉積法在基板 100 上形成導電膜，藉由微影技術或噴墨法在該導電膜上形成掩罩，並且使用該掩

罩來蝕刻導電膜，以形成閘極電極 101。另外，也可以使用銀、金、銅等導電奈米膏藉由噴墨法噴出並焙燒來形成閘極電極 101。另外，作為為了提高閘極電極 101 的密接性和防止閘極電極 101 擴散到基板和基底膜中的阻擋金屬，也可以在基板 100 及閘極電極 101 之間提供上述金屬材料的氮化物膜。另外，閘極電極 101 可以由單層結構或疊層結構形成，例如可以使用在基板 100 一側層疊鉬膜和鋁膜的結構、層疊鉬膜和鋁與鈹的合金膜的結構、層疊鈦膜和鋁膜的結構、層疊鈦膜、鋁膜及鈦膜的結構等。

在此情況中，藉由濺射法形成鋁膜和鉬膜的疊層，並且利用微影技術選擇性地進行蝕刻。此時，使用第一光罩。注意，由於要在閘極電極 101 上形成半導體膜及/或佈線，因此較佳將其端部加工為錐形，以便防止半導體膜及佈線的斷裂。

可以藉由 CVD 法或濺射法等利用氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜形成第一絕緣膜 102。該第一絕緣膜 102 是閘極絕緣膜的第一層。在此，第一絕緣膜 102 藉由電漿 CVD 法形成氮化矽膜。當作為閘極電極 101 的材料使用有可能產生小丘的材料時，該氮化矽膜具有防止產生小丘的效果。

接下來，藉由濺射法以不接觸於空氣的方式連續地形成作為閘極絕緣膜的第二層的第二絕緣膜 103、半導體膜 111、第三絕緣膜 104（參照圖 1B）。藉由以不接觸於空氣的方式連續地進行膜形成，成品率高，並且薄膜介面的

可靠性穩定。另外，可以形成各疊層介面而不被空氣成分或懸浮在空氣中的污染雜質元素污染。

從以不接觸於空氣的方式連續地形成上述三層的觀點來看，較佳使用圖 2 所示的多處理室型製造裝置。

在圖 2 所示的製造裝置的中央部，設置有具備傳送基板的傳送機構（典型的是自動傳送裝置 81）的傳送室 80，並且傳送室 80 透過閘閥 83 連接有卡匣室（cassette chamber）82，其中設置有容納要搬入到傳送室中或從傳送室中搬出的多個基板的卡匣盒（cassette case）。

此外，多個處理室分別藉由閘閥 84 至 88 而被連接連接到傳送室。在此，示出了將五個處理室連接連接到俯視形狀呈六角形的傳送室 80 的例子。注意，藉由改變傳送室的俯視形狀，可以改變能夠連接連接的處理室的數量。例如，當改爲四角形時可以連接連接三個處理室，當改爲八角形時可以連接連接七個處理室。

五個處理室中的至少一個處理室是進行濺射的濺射處理室。濺射處理室是至少在處理室內部設置有濺射靶材、用來對靶材進行濺射的電力施加機構及氣體導入單元、將基板保持在預定位置上的基板支架等。此外，在濺射處理室內設置有控制處理室中的壓力的壓力控制單元，以使濺射處理室中成爲減壓狀態。

作爲濺射法，有將高頻電源用作濺射用電源的 RF 濺射法、和 DC 濺射法，還有以脈衝方式施加偏壓的脈衝 DC 濺射法。RF 濺射法主要用在形成絕緣膜的情況下，而 DC

濺射法主要用在形成金屬膜的情況下。

此外，還有能夠設置材料不同的多個靶材的多源濺射裝置（multi-source sputtering apparatus）。多源濺射裝置既可以在同一個處理室中層疊形成不同的材料膜，又可以在同一個處理室中使多種材料同時放電來進行膜形成。

另外，還有在處理室中具備磁鐵機構的採用磁控濺射法的濺射裝置、以及採用 ECR 濺射法的濺射裝置，該 ECR 濺射法採用不使用輝光放電而使用微波產生的電漿。

作為濺射處理室所使用的方法，適當地使用上述各種濺射法。

此外，作為膜形成方法，還有在膜形成時使靶材物質和濺射氣體成分發生化學反應來形成它們的化合物薄膜的反應濺射法、以及在膜形成時也對基板施加電壓的偏壓濺射法。

此外，在五個處理室中的其他處理室中之一是在濺射之前對基板進行預熱等的加熱處理室、在濺射之後冷卻基板的冷卻處理室或進行電漿處理的處理室。

接下來，說明製造裝置的操作的一例。

將容納被膜形成面朝下的基板 94 的基板卡匣安裝在卡匣室 82 中，並利用設置於卡匣室 82 的真空排氣單元使卡匣室成為減壓狀態。注意，預先對各處理室及傳送室 80 的內部利用設置在它們上的真空排氣單元進行減壓。藉由上述步驟，可以當在各處理室之間傳送基板期間不接觸空氣而維持清潔的狀態。

注意，在被膜形成面朝下的基板 94 上預先至少設置有閘極電極。例如，也可以在基板和閘極電極之間設置可藉由電漿 CVD 法而獲得的氮化矽膜、氮氧化矽膜等的基底絕緣膜。在將包含鹼金屬的玻璃基板用作基板 94 的情況下，基底絕緣膜具有如下作用：抑制因鈉等的可移動離子從基板進入到其上的半導體區中而使 TFT 的電特性發生變化的現象。

在此，藉由電漿 CVD 法形成覆蓋閘極電極的氮化矽膜，並使用形成了第一層閘極絕緣膜的基板，相當於圖 1A 所示的基板。另外，第一層閘極絕緣膜相當於圖 1A 所示的第一絕緣膜 102。藉由電漿 CVD 法形成的氮化矽膜緻密，並藉由將它用作第一層閘極絕緣膜可以抑制針孔等的產生。注意，雖然在此示出閘極絕緣膜是疊層的例子，但是不局限於此，也可以採用單層或三層以上的疊層。

接下來，開啓閘閥 83 並利用自動傳送裝置 81 將第一個基板 94 從卡匣中取出，開啓閘閥 84 並將第一個基板 94 傳送到第一處理室 89 中，然後關閉閘閥 84。在第一處理室 89 中，利用加熱器或燈加熱對基板 94 進行加熱來去除附著於基板 94 的水分等。特別是，當閘極絕緣膜含有水分時，會造成 TFT 的電特性變動，所以在進行濺射膜形成之前的加熱是有效的。注意，當在卡匣室 82 中設置基板的步驟充分地去除了水分時，不需要該加熱處理。

此外，也可以在第一處理室 89 中設置電漿處理單元，並對第一層閘極絕緣膜的表面進行電漿處理。另外，還

可以在卡匣室 82 中設置加熱單元並在卡匣室 82 中進行加熱以去除水分。

接著，開啓閘閥 84 並利用自動傳送裝置 81 將基板傳送到傳送室 80，開啓閘閥 85 將基板傳送到第二處理室 90 中，然後關閉閘閥 85。

在此實施例中，第二處理室 90 是採用 RF 磁控濺射法的濺射處理室。在第二處理室 90 中，形成用作第二層閘極絕緣膜的氧化矽膜（ SiO_x 膜）。作為第二閘極絕緣膜，除了氧化矽膜之外，還可以使用氧化鋁膜（ Al_2O_3 膜）、氧化鎂膜（ MgO_x 膜）、氮化鋁膜（ AlN_x 膜）、氧化釷膜（ YO_x 膜）等。第二層閘極絕緣膜相當於圖 1B 所示的第二絕緣膜 103。

此外，也可以對第二層閘極絕緣膜中添加少量的鹵素元素例如氟、氯等來使鈉等的可移動離子固定化。作為這種方法，在處理室中導入包含鹵素元素的氣體進行濺射。但是，在引入包含鹵素元素的氣體的情況下，處理室的排氣單元需要設置將排出的氣體無害化的除害裝置。較佳將閘極絕緣膜所包含的鹵素元素的濃度設定為採用二次離子質譜分析法（SIMS）的分析而獲得的濃度峰值大於等於 $1 \times 10^{15} \text{cm}^{-3}$ 且小於等於 $1 \times 10^{20} \text{cm}^{-3}$ 的範圍內。

在獲得 SiO_x 膜的情況下，可以採用如下方法：作為靶材使用人造石英並使用稀有氣體、典型地使用氬的濺射法；或作為靶材使用單晶矽並與氧氣體發生化學反應而獲得 SiO_x 膜的反應濺射法。在此，為了使 SiO_x 膜包含極多

的氧，作為靶材使用人造石英，在只有氧的氛圍下，或在氧大於等於 90%且 Ar 小於等於 10%的氛圍下進行濺射，來形成具有氧過剩的 SiO_x 膜。

在形成 SiO_x 膜之後，以不接觸空氣的方式開啓閘閥 85 並利用自動傳送裝置 81 將基板傳送到傳送室 80，開啓閘閥 86 並將基板傳送到第三處理室 91 中，然後關閉閘閥 86。

在此，第三處理室 91 是採用 DC 磁控濺射法的濺射處理室。在第三處理室 91 中，形成用作半導體層 111 的氧化金屬層（IGZO 半導體層）。在本說明書中，將用包含 In、Ga 及 Zn 的氧化物半導體膜形成的半導體膜記為“IGZO 半導體層”。IGZO 半導體層的金屬元素的組成比率的自由度高，並且以寬範圍的混合比用作半導體層。例如，作為一例也可以舉出含有 10 重量%的氧化鋅的氧化銦、將氧化銦、氧化鎵、氧化鋅分別以等摩爾混合的材料、或者膜中的金屬元素的存在比率為 $\text{In} : \text{Ga} : \text{Zn} = 2.2 : 2.2 : 1.0$ 的氧化物。為了減少薄膜電晶體的電特性的變動，IGZO 半導體層較佳為非晶狀態。可以在稀有氣體氛圍下或氧氛圍下使用包含 In、Ga 及 Zn 的氧化物半導體靶材形成氧化金屬層。作為 IGZO 半導體層的膜形成條件例子，可以在如下條件下形成膜：使用直徑為 8 英寸的包含 In、Ga、Zn 的氧化物半導體靶材（將氧化銦（ In_2O_3 ）、氧化鎵（ Ga_2O_3 ）、氧化鋅（ ZnO ）分別以等摩爾混合並燒結的靶材），將基板和靶材之間的距離設定為 170 mm、壓力為 0.4

Pa、直流電源 0.5 kW、在氬及氧氛圍下形成膜。在此，爲了使 IGZO 半導體層包含極多的氧，作爲靶材使用包含 In、Ga 及 Zn 的氧化物半導體，並且在只有氧的氛圍下，或在氧大於等於 90%且 Ar 小於等於 10%的氛圍下進行採用脈衝 DC 濺射法的濺射，來形成氧過剩的 IGZO 半導體層。在 IGZO 半導體層的形成時使用脈衝 DC 濺射法的濺射，可以減少塵埃，並且膜的厚度分佈也均勻。

像這樣，藉由以不接觸空氣的方式連續形成氧過剩的 SiO_x 膜和氧過剩的 IGZO 半導體層，可以使氧過剩的膜之間的介面狀態穩定，並提高 TFT 的可靠性。當基板在形成 IGZO 半導體層之前接觸空氣時，會附著水分等並給介面狀態帶來不良影響，因此有引起臨界值變化、電特性劣化、成爲常導通狀態的 TFT 的現象等的憂慮。水分是氫化合物，藉由以不接觸空氣的方式連續地進行膜形成，可以排除存在於介面的氫化合物。從而，藉由連續地進行成膜，可以減少臨界值的變化，防止電特性的劣化，減少 TFT 移動到常導通狀態一側，理想地可以消除偏移。

此外，藉由在第二處理室 90 的濺射處理室中設置人造石英的靶材和包含 In、Ga 及 Zn 的氧化物半導體靶材，並使用擋板 (shutter) 來按順序層疊而連續形成，也可以在同一個處理室中層疊。擋板設置在靶材和基板之間，打開進行膜形成的靶材的擋板，而關閉不進行膜形成的靶材的擋板。在同一個處理室中層疊的優點是可減少所使用的處理室的數量以及可防止當在不同的處理室之間傳送基板

時附著到基板的微粒等。

接著，以不接觸空氣的方式開啓閘閥 86 並利用自動傳送裝置 81 將基板傳送到傳送室 80，開啓閘閥 87 將基板傳送到第四處理室 92 中，然後關閉閘閥 87。

在此，第四處理室 92 是採用 RF 磁控濺射法的濺射處理室。在第四處理室 92 中，形成氧化矽膜（ SiO_x 膜）用作成爲通道保護膜的第三絕緣膜 104。此外，作爲通道保護膜，除了氧化矽膜之外，還可以使用氧化鋁膜（ Al_2O_3 膜）、氧化鎂膜（ MgO_x 膜）、氮化鋁膜（ AlN_x 膜）、氧化鈮膜（ YO_x 膜）等。

此外，也可以對通道保護膜中添加少量的鹵素元素例如氟、氯等來使鈉等的可移動離子固定化。作爲這種方法，在處理室中導入包含鹵素元素的氣體進行濺射。但是，在導入包含鹵素元素的氣體的情況下，處理室的排氣單元需要設置使排出的氣體無害化的除害裝置。較佳將通道保護層所包含的鹵素元素的濃度設定爲採用二次離子質譜分析法（SIMS）的分析而獲得的濃度峰值爲大於等於 $1 \times 10^{15} \text{cm}^{-3}$ 且小於等於 $1 \times 10^{20} \text{cm}^{-3}$ 的範圍內。

在獲得用作通道保護膜的 SiO_x 膜的情況下，可以採用如下方法：作爲靶材使用人造石英並使用稀有氣體，典型地使用氬的濺射法；或作爲靶材使用單晶矽並與氧氣體發生化學反應而獲得 SiO_x 膜的反應濺射法。在此，爲了使 SiO_x 膜包含極多的氧，作爲靶材使用人工石英，在只有氧的氛圍下，或在氧大於等於 90% 且 Ar 小於等於 10%

的氛圍下進行濺射，來形成氧過剩的 SiO_x 膜。

像這樣，藉由以不接觸空氣的方式連續形成氧過剩的 SiO_x 膜、氧過剩的 IGZO 半導體層和氧過剩的通道保護膜，三層都成為氧過剩的膜，因此其介面狀態更穩定，並可以提高 TFT 的可靠性。當基板在形成 IGZO 半導體層的前後接觸空氣時，會附著水分等且給介面狀態帶來不良影響，因此有引起臨界值變化、電特性劣化、成為常導通狀態的 TFT 的現象等的憂慮。水分是氫化合物，藉由以不接觸空氣的方式連續形成，可以排除存在於 IGZO 半導體層的介面的氫化合物。從而，藉由連續形成三層，可以減少臨界值的變化，防止電特性的劣化，減少 TFT 移動到常導通狀態一側，理想地消除偏移。

此外，也可以在第二處理室 90 的濺射處理室中設置人造石英的靶材和包含 In、Ga 及 Zn 的氧化物半導體靶材，並藉由使用擋板來按順序層疊而連續形成三層來在同一個處理室中層疊。在同一個處理室中層疊的優點是可減少所使用的處理室的數量以及防止當在不同的處理室之間傳送基板時附著到基板的微粒等。

另外，也可以在連續地形成氧過剩的 SiO_x 膜、氧過剩的 IGZO 半導體層和氧過剩的通道保護膜的三層之後，該三層傳送到第一處理室 89 並進行 IGZO 半導體層的退火（ 300°C 至 400°C ）。

在藉由反復上述步驟對卡匣盒中的基板進行膜形成處理而完成多個基板的處理之後，將卡匣室的真空開放到空

氣並取出基板及卡匣。這個步驟中的基板的剖面結構相當於圖 1B 所示的基板的剖面圖。

接下來，爲了對半導體膜 111 進行圖案化，對第三絕緣膜 104 選擇性地進行蝕刻來形成絕緣體 106，進而對半導體膜 111 進行選擇性蝕刻來形成 IGZO 半導體層 105。既可以採用乾式蝕刻或濕式蝕刻形成，又可以進行兩次蝕刻而分別選擇性地蝕刻。對半導體膜 111 的蝕刻可以將檸檬酸及草酸等的有機酸用作蝕刻劑。例如，作爲厚度爲 50 nm 的半導體膜 111，可以使用 ITO07N（日本關東化學公司製造）以 150 秒進行蝕刻加工。在這個步驟中，在去除了半導體膜 111 的區域中，閘極絕緣膜的表面露出。此時，使用第二光罩。這個步驟中的基板的剖面結構相當於圖 1C 所示的基板的剖面圖。

接下來，進而以只殘留與閘極電極重疊的位置、亦即與 IGZO 半導體層 105 的成爲通道形成區的位置重疊的部分的方式對絕緣體 106 進行蝕刻。採用微影技術，以選擇性地進行蝕刻來形成絕緣體 106。此時，使用第三光罩。對於在此的用來形成通道保護膜 107 的蝕刻，採用蝕刻速度充分不同於 IGZO 半導體層的蝕刻速度的條件。注意，當第三絕緣膜 104 的材料和閘極絕緣膜的材料相同時，閘極絕緣膜也因該蝕刻而被蝕刻。因此，通道保護膜較佳使用與閘極絕緣膜不同的材料，以防止閘極絕緣膜被蝕刻。在本實施例模式中，閘極絕緣膜是兩層，其中上層的第二絕緣膜 103 是 SiO_x 膜，所以有被去除的憂慮，但是下層

的第一絕緣膜 102 是氮化矽膜，並且起蝕刻停止層的作用。

另外，當形成絕緣體 106 時，也可以不使用光罩而使用背面曝光，自對準地在重疊於閘極電極的位置上選擇性地形成抗蝕劑掩罩。尤其是半導體膜 111 是氧化物半導體膜，具有高透光性，而適合於背面曝光。但是，當進行背面曝光時，第一絕緣膜 102、第二絕緣膜 103、以及第三絕緣膜 104 都需要為具有充分的透光性的材料。

接下來，將以通道保護膜 107 為掩罩將露出了的 IGZO 半導體層蝕刻約 10 nm。當通道保護膜 107（第三絕緣膜 104）的濺射膜形成時，有在 IGZO 半導體層（半導體膜 111）的與通道保護膜（第三絕緣膜 104）的介面附近的表層形成較薄的混合層的憂慮，因此藉由蝕刻去除該混合層。藉由去除混合層可以實現良好的接觸電阻，並且可以減少 TFT 特性的變動。藉由上述兩次蝕刻，部分地蝕刻了 IGZO 半導體層的表面，因此與重疊於通道保護膜 107 的區域相比，形成了厚度薄的區域 108。在 IGZO 半導體層中，較薄的區域 108 的厚度為大於等於 2 nm 且小於等於 200 nm，較佳為大於等於 20 nm 且小於等於 150 nm。注意，也可以藉由一次蝕刻而不分成兩次蝕刻，進行通道保護膜的 formed 和對 IGZO 半導體層的表面的一部分地蝕刻。這個步驟中的基板的剖面結構相當於圖 1D 所示的基板的剖面圖。

接下來，在圖 2 所示的多處理室型製造裝置中的卡匣

室中再次設置基板。

接下來，在使卡匣室成爲減壓狀態之後，對傳送室 80 傳送基板，開啓閘閥 88 並將該基板傳送到第五處理室 93。

在此，第五處理室 93 是採用 DC 磁控濺射法的濺射處理室。在第五處理室 93 中，形成用作源極電極或汲極電極的金屬多層膜。在第五處理室 93 中的濺射處理室中設置鈦的靶材和鋁的靶材，並使用擋板來按順序層疊而連續形成，以可以在同一個處理室中層疊。在此，在鈦膜上層疊鋁膜，再在鋁膜上層疊鈦膜。

另外，爲了不使接觸於金屬多層膜的較薄的區域 108 的 IGZO 半導體層暴露於空氣，也可以在第五處理室 93 中藉由反濺射（reverse sputtering）進行將以通道保護膜爲掩罩並對露出了的 IGZO 半導體層進行蝕刻約 10 nm 的步驟。反濺射是如下方法：在氬氣氛圍、氧氣氛圍或氮氣氛圍下，對基板一側施加電壓來在基板一側產生電漿而不對靶材一側施加電壓，以蝕刻表面。在此情況下，在形成了通道保護膜 107 的步驟中，設置在圖 2 所示的製造裝置的卡匣室中。藉由不使接觸於金屬多層膜的較薄的區域 108 的 IGZO 半導體層暴露於空氣，可以實現 IGZO 半導體層和金屬多層膜之間的良好介面狀態，並且可以降低接觸電阻。

另外，既可以不在第五處理室中進行反濺射，而在第一處理室中進行表面的電漿處理，又可以在第一處理室中

進行反濺射，並且在第一處理室中的處理之後，不接觸於空氣地傳送到第五處理室，來形成金屬多層膜。

另外，在第一處理室 89 中，可以進行在形成氧過剩的 IGZO 半導體層之後的加熱處理，具體而言是進行 300℃ 至 400℃ 的加熱處理，較佳為大於等於 350℃ 的加熱處理。藉由進行該加熱處理，可以提高反交錯型薄膜電晶體的電特性。該加熱處理只要在形成氧過剩的 IGZO 半導體層之後進行即可，沒有特別的限定；例如也可以在剛形成的氧過剩的 IGZO 半導體層之後或在剛形成金屬多層膜之後進行。在此，在形成金屬多層膜之後，以 350℃ 進行 1 小時的加熱處理。

在藉由反復上述步驟對卡匣盒中的基板進行膜形成處理而完成了多個基板的處理之後，將卡匣室的真空開放到空氣並取出基板及卡匣。

接下來，選擇性地進行金屬多層膜的蝕刻，形成源極電極 109 或汲極電極 110。在該蝕刻中，通道保護膜 107 用作蝕刻停止層。此時，使用第四光罩。注意，注意，可以將過氧化氫溶液或加熱鹽酸用作蝕刻劑蝕刻來按順序層疊鈦膜、鋁膜和鈦膜的三層結構的導電膜。在該步驟中的基板的剖面結構相當於圖 1E 所示的基板的剖面圖。

雖然在此以多室方式的製造裝置為例子進行了說明，但是也可以使用將濺射處理室串聯連接的串列方式的製造裝置來以不接觸空氣的方式進行連續膜形成。另外，在採用串列方式的製造裝置的情況下，也可以將基板縱向放置

地傳送，並且將濺射處理室內的基板組設置為縱向。

此外，在圖 2 所示的裝置中採用將基板的膜形成面安裝為朝下，即所謂的朝下方式的處理室，但是也可以採用將基板豎為垂直的縱向放置方式的處理室。縱向放置方式的處理室具有其占地面積（footprint）比朝下方式的處理室小的優點，並且當使用因基板的自重而會彎曲的大面積的基板時是有效的。

實施例模式 2

本實施例模式示出將實施例模式 1 所獲得的薄膜電晶體用作顯示裝置的切換元件的一例。

圖 3 示出用於顯示裝置的基板的剖面圖。注意，在實施例模式 1 中說明了薄膜電晶體的結構，在此省略其詳細說明。

如圖 3 所示的薄膜電晶體包括：基板 400 上的閘極電極 401，覆蓋閘極電極 401 的第一絕緣膜 402 及第二絕緣膜 403。另外，將通道保護膜 407 配置為其一部分與 IGZO 半導體層 405 接觸並重疊於閘極電極 401 上方。另外，在通道保護膜 407 和閘極電極 401 之間具有 IGZO 半導體層 405。

另外，如實施例模式 1 所示，金屬多層膜採用三層結構，在第一鈦膜 409a、410a 上層疊鋁膜 409b、410b，再在鋁膜 409b、410b 上層疊第二鈦膜 409c、410c。這些金屬多層膜用作源極電極或汲極電極。

第一鈦膜 409a、410a 可以與 IGZO 半導體層形成良好的介面，可以獲得低接觸電阻。另外，鋁膜可以實現低電阻的佈線。

第二鈦膜 409c、410c 起防止鋁膜的小丘的作用。

在此，爲了減少薄膜電晶體的表面的凹凸不平，並且提高薄膜電晶體的可靠性，使用保護膜或平坦化絕緣膜覆蓋實施例模式 1 所獲得的薄膜電晶體。注意，保護膜用來防止懸浮在空氣中的有機物、金屬物或水蒸氣等污染雜質的進入，因此較佳爲緻密的膜。保護膜藉由 CVD 法等，使用氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜的單層或疊層形成即可。另外，作爲保護膜，也可以將有機矽烷氣體和氧作爲製程氣體，藉由電漿 CVD 法形成氧化矽膜。

作爲有機矽烷可以舉出如下化合物：四乙氧基矽烷（TEOS：化學式爲 $\text{Si}(\text{OC}_2\text{H}_5)_4$ ）、四甲基矽烷（TMS：化學式爲 $\text{Si}(\text{CH}_3)_4$ ）、四甲基環四矽氧烷（TMCTS）、八甲基環四矽氧烷（OMCTS）、六甲基二矽氮烷（HMDS）、三乙氧基矽烷（化學式爲 $\text{SiH}(\text{OC}_2\text{H}_5)_3$ ）、或三（二甲氨基）矽烷（化學式爲 $\text{SiH}(\text{N}(\text{CH}_3)_2)_3$ ）等。

作爲保護膜的第一層，形成第四絕緣膜 412。第四絕緣膜 412 起防止鋁膜的小丘的作用。在此，藉由電漿 CVD 法形成氧化矽膜，作爲第四絕緣膜 412。作爲氧化矽膜的膜形成用製程氣體，使用 TEOS 及 O_2 ，TEOS 和 O_2 的流量比爲 $\text{TEOS}/\text{O}_2=15/750$ ，例如，TEOS 和 O_2 的流量分別爲

15 (sccm) 和 750 (sccm) 。膜形成步驟的基板溫度為 300℃ 。

另外，作為保護膜的第三層形成第五絕緣膜 413。在此，作為第五絕緣膜 413，藉由電漿 CVD 法形成氮化矽膜。作為氮化矽膜的膜形成用製程氣體，使用 SiH_4 、 N_2 、 NH_3 以及 H_2 。當作為保護膜的一層使用氮化矽膜時，可以抑制鈉等可移動離子進入到半導體區域中而使 TFT 的電特性發生的變化。

另外，也可以在形成保護膜之後，進行 IGZO 半導體層的退火（300℃ 至 400℃）。

另外，作為平坦化絕緣膜，形成第六絕緣膜 414。作為第六絕緣膜 414，可以使用丙烯酸、聚醯亞胺、苯並環丁烯、聚醯胺或環氧等的具有耐熱性的有機材料。除了上述有機材料之外，還可以使用低介電常數材料（低-k 材料）、矽氧烷類樹脂、PSG（磷矽玻璃）、BPSG（硼磷矽玻璃）等。矽氧烷類樹脂的取代基除了氫之外，還可以具有氟、烷基或芳基中的至少一種。注意，也可以藉由層疊多個由這些材料形成的絕緣膜，形成第六絕緣膜 414。

注意，矽氧烷類樹脂相當於以矽氧烷材料為起始材料而成的包含 Si-O-Si 鍵的樹脂。矽氧烷樹脂的取代基除了氫之外，還可以具有氟、烷基或芳基中的至少一種。

第六絕緣膜 414 可以根據其材料利用 CVD 法、濺射法、SOG 法、旋轉塗敷法、浸漬法、噴塗法、液滴噴射法（噴墨法、絲網印刷法、膠版印刷法等）、刮片法、輥塗

法、幕塗法、刮刀塗布法等來形成。在使用材料液形成第六絕緣膜 414 的情況下，也可以在進行焙燒的步驟中同時進行 IGZO 半導體層的退火（300℃ 至 400℃）。藉由將第六絕緣膜 414 的焙燒步驟和 IGZO 半導體層的退火步驟兼用，可以有效地製造顯示裝置。

接下來，利用微影技術，形成用來形成到達第二鈦膜 410c 的接觸孔的抗蝕劑掩罩。此時，使用第五光罩。將抗蝕劑掩罩用作掩罩，並選擇性地蝕刻來形成到達第二鈦膜 410c 的接觸孔。注意，藉由使用同一個光罩還形成到達閘極電極 401 的接觸孔。

接著，形成與第二鈦膜 410c 電連接的導電膜。利用微影技術選擇性地蝕刻導電膜，來形成導電層 415。此時，使用第六光罩。導電層 415 用作像素電極或連接電極。像素電極電連接到第二鈦膜 410c。另外，連接電極電連接到閘極電極 401。

將藉由上述步驟所製造的基板可以用於各種顯示裝置。

在製造透射型液晶顯示裝置的情況下，導電層 415 用作像素電極，使用如下具有透光性的導電性材料：含有氧化鎢的氧化銮、含有氧化鎢的氧化銮鋅、含有氧化鈦的氧化銮、含有氧化鈦的氧化銮錫、氧化銮錫（下面表示為 ITO）、氧化銮鋅、添加有氧化矽的氧化銮錫等。

另外，在使用 ITO 膜等透明導電膜作為像素電極的情況下，可以與第二鈦膜 409c、410c 形成良好的介面，並

且可以獲得低接觸電阻。

此外，可以使用包含導電高分子（也稱為導電聚合物）的導電性組成物形成像素電極。使用導電性組成物形成的像素電極的薄層電阻較佳為小於等於 $10000 \Omega / \square$ ，並且在波長為 550 nm 處的透光率較佳為大於等於 70% 。另外，導電性化合物所包含的導電高分子的電阻率較佳為小於等於 $0.1 \Omega \cdot \text{cm}$ 。

作為導電高分子，可以使用所謂的 π 電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。

另外，在製造透射型液晶顯示裝置的情況下，像素電極相當於顯示區域，位於顯示區域的疊層被要求具有充分的透光性，因此也可以部分地去除位於顯示區域的第一絕緣膜或第二絕緣膜。

另外，在製造反射型液晶顯示裝置的情況下，作為像素電極例如使用如下具有反射性的導電性材料：鈦、鎢、鎳、金、鉑、銀、銅、鉭、鉬、鋁、鎂、鈣、鋰、以及由它們的合金構成的導電膜等。

另外，在製造 EL 顯示裝置的情況下，像素電極需要考慮功函數來選擇材料。在本實施例模式中，薄膜電晶體為 n 通道薄膜電晶體，因此較佳將導電層 415 用作陰極，並且較佳功函數小的材料（具體地為小於等於 3.5 eV 的材料）。但是，當使用形成在導電層 415 上的 EL 層，具體

而言具有優良的電洞注入特性或電洞傳輸特性的有機化合物層或具有優良的電子注入特性或電子傳輸特性的有機化合物層時，導電層 415 幾乎不受到功函數的限制，而可以使用各種材料。

另外，在製造電泳顯示裝置的情況下，像素電極只要是低電阻的導電膜即可，沒有特別的限定。

本實施例模式可以與實施例模式 1 自由地組合。

實施例模式 3

另外，在作為顯示裝置的切換元件使用薄膜電晶體的情況下，截止狀態下的洩漏電流的降低被重視。在此，示出了降低截止狀態下的洩漏電流值的薄膜電晶體的結構的一例。

雖然在實施例模式 1 中表示了單閘極結構的例子，但是為了進一步降低截止狀態下的洩漏電流值，在此示出了多閘極型薄膜電晶體。

多閘極型薄膜電晶體具有多個通道形成區域。圖 4A 示出了雙閘極型薄膜電晶體的例子。

因為實施例模式 3 與實施例模式 1 僅電路布局圖不同，所以在此省略雙閘極型薄膜電晶體的製造方法的詳細說明。

圖 4A 是使用形成在基板 600 上的兩個 IGZO 半導體層的雙閘極型薄膜電晶體的例子，它包括與第一通道保護膜 608 接觸並重疊的第一通道形成區域 605、和與第二通

道保護膜 607 接觸並重疊的第二通道形成區域 606。

第一通道形成區域 605 隔著閘極絕緣膜 602 與閘極電極 601 重疊。另外，第二通道形成區域 606 隔著閘極絕緣膜 602 而與閘極電極 601 重疊。

另外，在 IGZO 半導體層中，使與源極電極或汲極電極 609、610 接觸的區域的厚度比第一通道形成區域 605 及第二通道形成區域 606 的厚度薄。

在 IGZO 半導體層上形成與第一通道保護膜 608 和第二通道保護膜 607 二者相接觸的連接電極 611。在與源極電極或汲極電極 609、610 的同一個步驟中形成連接電極 611。連接電極 611 是浮置電極 (floating electrode)。注意，在兩個閘極電極 601 之間有兩個 IGZO 半導體層的端部，連接電極 611 具有與閘極絕緣膜 602 接觸的區域。

另外，在 IGZO 半導體層中，與連接電極 611 接觸的區域的厚度比第一通道形成區域 605 及第二通道形成區域 606 的厚度薄。

藉由採用圖 4A 所示的結構，可以實現截止狀態下的洩漏電流的降低。藉由實現截止狀態下的洩漏電流的降低，可以實現顯示裝置的低耗電化。

另外，圖 4B 表示與圖 4A 一部分不同的雙閘極型薄膜電晶體的剖面圖。圖 4B 表示使用形成在基板 600 上的一個 IGZO 半導體層的雙閘極型薄膜電晶體的例子。注意，圖 4B 除了在兩個閘極電極 601 之間不存在有 IGZO 半導體層的端部之外，均與圖 4A 相同，因此使用相同的符號

表示相同部分。注意，圖 4A 的薄膜電晶體和圖 4B 的薄膜電晶體的電特性大致相同。

本實施例模式可以與實施例模式 1 或實施例模式 2 自由地組合。

實施例模式 4

在本實施例模式中，下面示出在同一個基板上至少製造驅動電路的一部分和配置在像素部的薄膜電晶體的例子。

根據實施例模式 1 至實施例模式 3 中的任一個形成配置在像素部的薄膜電晶體。此外，因為實施例模式 1 至實施例模式 3 中的任一個所示的薄膜電晶體是 n 通道 TFT，所以將驅動電路之中的可使用 n 通道 TFT 構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一個基板上。

圖 5A 示出主動矩陣型液晶顯示裝置的方塊圖的一例。圖 5A 所示的顯示裝置在基板 5300 上包括：具有多個具備顯示元件的像素的像素部 5301；選擇各像素的掃描線驅動電路 5302；以及對被選擇的像素的視頻信號的輸入進行控制的信號線驅動電路 5303。

像素部 5301 利用從信號線驅動電路 5303 在行方向上延伸排列的多個信號線 S1 至 Sm（未圖示）與信號線驅動電路 5303 連接，並且利用從掃描線驅動電路 5302 在列方向上延伸排列的多個掃描線 G1 至 Gn（未圖示）與掃描線驅動電路 5302 連接，並具有對應於信號線 S1 至 Sm 和掃

描線 G_1 至 G_n 並排列為矩陣狀的多個像素（未圖示）。各像素與信號線 S_j （信號線 S_1 至 S_m 中的其中一個）、掃描線 G_j （掃描線 G_1 至 G_n 中的其中一個）連接。

此外，實施例模式 1 至實施例模式 3 中的任一個所示的薄膜電晶體是 n 通道 TFT，參照圖 6 示出由 n 通道 TFT 構成的信號線驅動電路。

圖 6 所示的信號線驅動電路包括：驅動器 IC 5601；開關群組 5602_1 至 5602_M；第一佈線 5611；第二佈線 5612；第三佈線 5613；以及佈線 5621_1 至 5621_M。開關群組 5602_1 至 5602_M 分別包括第一薄膜電晶體 5603a、第二薄膜電晶體 5603b 以及第三薄膜電晶體 5603c。

驅動器 IC 5601 連接到第一佈線 5611、第二佈線 5612、第三佈線 5613 及佈線 5621_1 至 5621_M。開關群組 5602_1 至 5602_M 分別連接到第一佈線 5611、第二佈線 5612、第三佈線 5613 及分別對應於開關組 5602_1 至 5602_M 的佈線 5621_1 至 5621_M。佈線 5621_1 至 5621_M 分別透過第一薄膜電晶體 5603a、第二薄膜電晶體 5603b 及第三薄膜電晶體 5603c 連接到三個信號線。例如，第 J 行的佈線 5621_J（佈線 5621_1 至 5621_M 中某一個）分別透過開關群組 5602_J 所具有的第一薄膜電晶體 5603a、第二薄膜電晶體 5603b 及第三薄膜電晶體 5603c 連接到信號線 S_{j-1} 、信號線 S_j 、信號線 S_{j+1} 。

注意，對第一佈線 5611、第二佈線 5612、第三佈線 5613 分別輸入信號。

注意，驅動器 IC 5601 較佳形成在單晶基板上。再者，開關群組 5602_1 至 5602_M 較佳形成在與實施例模式 1 至實施例模式 3 中的任一個所示的像素部的薄膜電晶體同一個基板上。因此，較佳透過 FPC 等連接驅動器 IC 5601 和開關群組 5602_1 至 5602_M。

接著，參照圖 7 的時序圖說明圖 6 所示的信號線驅動電路的操作。注意，圖 7 示出當第 i 列掃描線 G_i 被選擇時的時序圖。再者，第 i 列掃描線 G_i 的選擇期間被分割為第一子選擇期間 $T1$ 、第二子選擇期間 $T2$ 及第三子選擇期間 $T3$ 。圖 6 的信號線驅動電路在其他行的掃描線被選擇的情況下也進行與圖 7 相同的操作。

注意，圖 7 的時序圖示出第 J 行的佈線 5621_J 透過第一薄膜電晶體 5603a、第二薄膜電晶體 5603b 及第三薄膜電晶體 5603c 而被連接到信號線 S_{j-1} 、信號線 S_j 、信號線 S_{j+1} 的情況。

注意，圖 7 的時序圖示出第 i 列掃描線 G_i 被選擇的時序、第一薄膜電晶體 5603a 的導通／截止的時序 5703a、第二薄膜電晶體 5603b 的導通／截止的時序 5703b、第三薄膜電晶體 5603c 的導通／截止的時序 5703c 及輸入到第 J 行佈線 5621_J 的信號 5721_J。

注意，在第一子選擇期間 $T1$ 、第二子選擇期間 $T2$ 及第三子選擇期間 $T3$ 中，分別對佈線 5621_1 至佈線 5621_M 輸入不同的視頻信號。例如，在第一子選擇期間 $T1$ 輸入到佈線 5621_J 的視頻信號輸入到信號線 S_{j-1} ，在

第二子選擇期間 T2 輸入到佈線 5621_J 的視頻信號輸入到信號線 S_j，在第三子選擇期間 T3 輸入到佈線 5621_J 的視頻信號輸入到信號線 S_{j+1}。再者，在第一子選擇期間 T1、第二子選擇期間 T2 及第三子選擇期間 T3 中輸入到佈線 5621_J 的視頻信號分別為 Data_{j-1}、Data_j、Data_{j+1}。

如圖 7 所示，在第一子選擇期間 T1 中，第一薄膜電晶體 5603a 導通，第二薄膜電晶體 5603b 及第三薄膜電晶體 5603c 截止。此時，輸入到佈線 5621_J 的 Data_{j-1} 經由第一薄膜電晶體 5603a 輸入到信號線 S_{j-1}。在第二子選擇期間 T2 中，第二薄膜電晶體 5603b 導通，第一薄膜電晶體 5603a 及第三薄膜電晶體 5603c 截止。此時，輸入到佈線 5621_J 的 Data_j 經由第二薄膜電晶體 5603b 輸入到信號線 S_j。在第三子選擇期間 T3 中，第三薄膜電晶體 5603c 導通，第一薄膜電晶體 5603a 及第二薄膜電晶體 5603b 截止。此時，輸入到佈線 5621_J 的 Data_{j+1} 經由第三薄膜電晶體 5603c 輸入到信號線 S_{j+1}。

據此，圖 6 的信號線驅動電路藉由將一個閘極選擇期間分割為三個從而可以在一個閘極選擇期間中從一個佈線 5621 將視頻信號輸入到三個信號線。因此，圖 6 的信號線驅動電路可以將形成驅動器 IC 5601 的基板和形成有像素部的基板的連接數成為信號線數的大約 1/3。藉由使連接數成為大約 1/3，可以提高圖 6 的信號線驅動電路的可靠性、成品率等。

注意，只要能夠如圖 6 所示，將一個閘極選擇期間分

割為多個子選擇期間，並在多個子選擇期間中分別將視頻信號從某一個佈線輸入到多個信號線，就對於薄膜電晶體的配置、數量及驅動方法等沒有限制。

例如，當在三個以上的子選擇期間的每個中，將視頻信號從一個佈線分別輸入到三個以上的信號線時，追加薄膜電晶體及用來控制薄膜電晶體的佈線即可。但是，當將一個閘極選擇期間分割為四個以上的子選擇期間時，一個子選擇期間縮短。因此，一個閘極選擇期間較佳分割為兩個或三個子選擇期間。

作為另一個例子，也可以如圖 8 的時序圖所示，將一個選擇期間分割為預充電期間 T_p 、第一子選擇期間 T_1 、第二子選擇期間 T_2 、第三選擇期間 T_3 。再者，圖 8 的時序圖示出選擇第 i 列掃描線 G_i 的時序、第一薄膜電晶體 5603a 的導通／截止的時序 5803a、第二薄膜電晶體 5603b 的導通／截止的時序 5803b、第三薄膜電晶體 5603c 的導通／截止的時序 5803c 以及輸入到第 J 行佈線 5621 $_J$ 的信號 5821 $_J$ 。如圖 8 所示，在預充電期間 T_p 中，第一薄膜電晶體 5603a、第二薄膜電晶體 5603b 及第三薄膜電晶體 5603c 導通。此時，輸入到佈線 5621 $_J$ 的預充電電壓 V_p 透過第一薄膜電晶體 5603a、第二薄膜電晶體 5603b 及第三薄膜電晶體 5603c 分別輸入到信號線 S_{j-1} 、信號線 S_j 、信號線 S_{j+1} 。在第一子選擇期間 T_1 中，第一薄膜電晶體 5603a 導通，第二薄膜電晶體 5603b 及第三薄膜電晶體 5603c 截止。此時，輸入到 5621 $_J$ 的 $Data_{j-1}$ 透過第一

薄膜電晶體 5603a 輸入到信號線 Sj-1。在第二子選擇期間 T2 中，第二薄膜電晶體 5603b 導通、第一薄膜電晶體 5603a 及第三薄膜電晶體 5603c 截止。此時，輸入到佈線 5621_J 的 Data_j 透過第二薄膜電晶體 5603b 輸入到信號線 Sj。在第三子選擇期間 T3 中，第三薄膜電晶體 5603c 導通，第一薄膜電晶體 5603a 及第二薄膜電晶體 5603b 截止。此時，輸入到佈線 5621_J 的 Data_{j+1} 透過第三薄膜電晶體 5603c 輸入到信號線 Sj+1。

據此，應用了圖 8 的時序圖的圖 6 的信號線驅動電路在子選擇期間之前提供預充電選擇期間來對信號線進行預充電，所以可以對像素高速進行視頻信號的寫入。注意，在圖 8 中，使用相同的附圖標記來表示與圖 7 相同的部分，而省略相同的部分或具有相同的功能的部分的說明。

此外，說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器、緩衝器。此外，根據情況，還可以包括位準偏移器。在掃描線驅動電路中，藉由對移位暫存器輸入時鐘信號 (CLK) 及起始脈衝信號 (SP)，產生選擇信號。所產生的選擇信號在緩衝器中被緩衝放大，並供給到對應的掃描線。掃描線連接有一個線路的像素的電晶體的閘極電極。由於需要使一個線路上的像素的電晶體同時導通，因此使用能夠產生大電流的緩衝器。

參照圖 9 和圖 10 說明用於掃描線驅動電路的一部分的移位暫存器的一個方式。

圖 9 示出移位暫存器的電路結構。圖 9 所示的移位暫

存器由多個觸發器（觸發器 5701-1 至 5701_n）構成。此外，輸入第一時鐘信號、第二時鐘信號、起始脈衝信號、重定信號來進行操作。

說明圖 9 的移位暫存器的連接關係。在圖 9 的移位暫存器中，在第 i 級觸發器 5701 $_i$ （觸發器 5701-1 至 5701_n 中的其中一個）中，圖 10 所示的第一佈線 5501 連接到第七佈線 5717 $_{i-1}$ ，圖 10 所示的第二佈線 5502 連接到第七佈線 5717 $_{i+1}$ ，圖 10 所示的第三佈線 5503 連接到第七佈線 5717 $_i$ ，並且圖 10 所示的第六佈線 5506 連接到第五佈線 5715。

此外，圖 10 所示的第四佈線 5504 在奇數級的觸發器中連接到第二佈線 5712，在偶數級的觸發器中連接到第三佈線 5713，並且圖 10 所示的第五佈線 5505 連接到第四佈線 5714。

但是，第一級觸發器 5701 $_1$ 的圖 10 所示的第一佈線 5501 連接到第一佈線 5711，第 n 級觸發器 5701 $_n$ 的圖 10 所示的第二佈線 5502 連接到第六佈線 5716。

注意，第一佈線 5711、第二佈線 5712、第三佈線 5713、第六佈線 5716 也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第四佈線 5714、第五佈線 5715 也可以分別稱為第一電源線、第二電源線。

接著，圖 9 示出圖 10 所示的觸發器的細節。圖 10 所示的觸發器包括第一薄膜電晶體 5571、第二薄膜電晶體

5572、第三薄膜電晶體 5573、第四薄膜電晶體 5574、第五薄膜電晶體 5575、第六薄膜電晶體 5576、第七薄膜電晶體 5577 以及第八薄膜電晶體 5578。注意，第一薄膜電晶體 5571、第二薄膜電晶體 5572、第三薄膜電晶體 5573、第四薄膜電晶體 5576、第五薄膜電晶體 5575、第六薄膜電晶體 5576、第七薄膜電晶體 5577 以及第八薄膜電晶體 5578 是 n 通道電晶體，並且它們當閘極-源極間的電壓 (V_{gs}) 超過臨界電壓 (V_{th}) 時成為導通狀態。

接著，下面示出圖 9 所示的觸發器的連接結構。

第一薄膜電晶體 5571 的第一電極（源極電極及汲極電極中的一者）連接到第四佈線 5504，並且第一薄膜電晶體 5571 的第二電極（源極電極及汲極電極中的另一者）連接到第三佈線 5503。

第二薄膜電晶體 5572 的第一電極連接到第六佈線 5506，並且第二薄膜電晶體 5572 的第二電極連接到第三佈線 5503。

第三薄膜電晶體 5573 的第一電極連接到第五佈線 5505，第三薄膜電晶體 5573 的第二電極連接到第二薄膜電晶體 5572 的閘極電極，並且第三薄膜電晶體 5573 的閘極電極連接到第五佈線 5505。

第四薄膜電晶體 5574 的第一電極連接到第六佈線 5506，第四薄膜電晶體 5574 的第二電極連接到第二薄膜電晶體 5572 的閘極電極，並且第四薄膜電晶體 5574 的閘極電極連接到第一薄膜電晶體 5571 的閘極電極。

第五薄膜電晶體 5575 的第一電極連接到第五佈線 5505，第五薄膜電晶體 5575 的第二電極連接到第一薄膜電晶體 5571 的閘極電極，並且第五薄膜電晶體 5575 的閘極電極連接到第一佈線 5501。

第六薄膜電晶體 5576 的第一電極連接到第六佈線 5506，第六薄膜電晶體 5576 的第二電極連接到第一薄膜電晶體 5571 的閘極電極，並且第六薄膜電晶體 5576 的閘極電極連接到第二薄膜電晶體 5572 的閘極電極。

第七薄膜電晶體 5577 的第一電極連接到第六佈線 5506，第七薄膜電晶體 5577 的第二電極連接到第一薄膜電晶體 5571 的閘極電極，並且第七薄膜電晶體 5577 的閘極電極連接到第二佈線 5502。第八薄膜電晶體 5578 的第一電極連接到第六佈線 5506，第八薄膜電晶體 5578 的第二電極連接到第二薄膜電晶體 5572 的閘極電極，並且第八薄膜電晶體 5578 的閘極電極連接到第一佈線 5501。

注意，將第一薄膜電晶體 5571 的閘極電極、第四薄膜電晶體 5574 的閘極電極、第五薄膜電晶體 5575 的第二電極、第六薄膜電晶體 5576 的第二電極以及第七薄膜電晶體 5577 的第二電極的連接處作為節點 5543。再者，將第二薄膜電晶體 5572 的閘極電極、第三薄膜電晶體 5573 的第二電極、第四薄膜電晶體 5574 的第二電極、第六薄膜電晶體 5576 的閘極電極及第八薄膜電晶體 5578 的第二電極的連接處作為節點 5544。

注意，第一佈線 5501、第二佈線 5502、第三佈線

5503 以及第四佈線 5504 也可以分別稱爲第一信號線、第二信號線、第三信號線、第四信號線。再者，第五佈線 5505、第六佈線 5506 也可以分別稱爲第一電源線、第二電源線。

此外，也可以僅使用實施例模式 1 至實施例模式 3 中的任一個所示的 n 通道 TFT 製造信號線驅動電路及掃描線驅動電路。因爲實施例模式 1 至實施例模式 3 所示的 n 通道 TFT 的電晶體遷移率大，所以可以提高驅動電路的驅動頻率。例如，由於可以將使用實施例模式 1 至實施例模式 3 中的任一個所示的 n 通道 TFT 的掃描線驅動電路進行高速操作，因此可以提高框頻率或實現黑色影像之插入等。

再者，藉由增大掃描線驅動電路的電晶體的通道寬度，或配置多個掃描線驅動電路等，可以實現更高的框頻率。在配置多個掃描線驅動電路的情況下，藉由將用來驅動偶數行掃描線的掃描線驅動電路配置在一側，並將用來驅動奇數行掃描線的掃描線驅動電路配置在其相反一側，可以實現框頻率的提高。

此外，在製造主動矩陣型發光顯示裝置的情況下，在至少一個像素中配置多個薄膜電晶體，因此較佳配置多個掃描線驅動電路。圖 5B 示出主動矩陣型發光顯示裝置的方塊圖的一例。

圖 5B 所示的顯示裝置在基板 5400 上包括：具有多個具備顯示元件的像素的像素部 5401；選擇各像素的第一掃描線驅動電路 5402 及第二掃描線驅動電路 5404；以及控

制對被選擇的像素的視頻信號的輸入的信號線驅動電路 5403。

在輸入到圖 5B 所示的顯示裝置的像素的視頻信號為數位方式的情況下，像素藉由切換電晶體的導通和截止而處於發光或非發光狀態。因此，可以採用面積灰度法或時間灰度法進行灰度顯示。面積灰度法是一種驅動法，其中藉由將一個像素分割為多個子像素並使各子像素分別根據視頻信號驅動，來進行灰度顯示。此外，時間灰度法是一種驅動法，其中藉由控制像素發光的期間，來進行灰度顯示。

發光元件的回應速度比液晶元件等快，所以與液晶元件相比適合時間灰度法。具體地，在採用時間灰度法進行顯示的情況下，將一個框期間分割為多個子框期間。然後，根據視頻信號，在各子框期間中使像素的發光元件處於發光或非發光狀態。藉由將一個框期間分割為多個子框期間，可以利用視頻信號控制像素在一個框期間中實際上發光的期間的總長度，從而可以顯示灰度。

注意，在圖 5B 所示的顯示裝置中示出一種例子，其中當在一個像素中配置兩個 TFT，亦即切換 TFT 和電流控制 TFT 時，使用第一掃描線驅動電路 5402 產生輸入到作為切換 TFT 的閘極佈線的第一掃描線的信號，使用第二掃描線驅動電路 5404 產生輸入到作為電流控制 TFT 的閘極佈線的第二掃描線的信號。但是，也可以共同使用一個掃描線驅動電路產生輸入到第一掃描線的信號和輸入到第二

掃描線的信號。此外，例如也可以根據切換元件所具有的各電晶體的數量，在各像素中設置多個用來控制切換元件的操作的第一掃描線。在此情況下，既可以使用一個掃描線驅動電路產生所有輸入到多個第一掃描線的信號，又可以使用多個掃描線驅動電路產生輸入到多個第一掃描線的信號。

此外，在發光裝置中也可以將驅動電路中的能夠由 n 通道 TFT 構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一個基板上。另外，也可以僅使用實施例模式 1 或實施例模式 2 所示的 n 通道 TFT 製造信號線驅動電路及掃描線驅動電路。

此外，上述驅動電路除了液晶顯示裝置或發光裝置之外，還可以用於利用與切換元件電連接的元件來驅動電子墨水的電子紙。電子紙也被稱為電泳顯示裝置（電泳顯示器），並具有如下優點：與紙相同的易讀性、耗電量比其他的顯示裝置小、可形成為薄而輕的形狀。

作為電泳顯示器可考慮各種方式。電泳顯示器是如下裝置，即在溶劑或溶質中分散有包含具有正電荷的第一粒子和具有負電荷的第二粒子的多個微囊，並且藉由對微囊施加電場使微囊中的粒子向相互相反的方向移動，以僅顯示集中在一方的粒子的顏色。注意，第一粒子或第二粒子包含染料，且在沒有電場時不移動。此外，第一粒子和第二粒子的顏色不同（該顏色包含無色）。

像這樣，電泳顯示器是利用所謂的介電電泳效應的顯

示器。在該介電電泳效應中，介電常數高的物質移動到高電場區。電泳顯示器不需要使用液晶顯示裝置所必需的偏光板和對置基板，從而可以使其厚度和重量比液晶顯示裝置的厚度和重量減半。

將在溶劑中分散有上述微囊的材料稱作電子墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片或具有色素的粒子來進行彩色顯示。

此外，在主動矩陣基板上適當地佈置多個上述微囊，使得微囊夾在兩個電極之間就完成了主動矩陣型顯示裝置，若對微囊施加電場則可以進行顯示。例如，可以使用根據實施例模式 2 而獲得的基板。

此外，作為微囊中的第一粒子及第二粒子，採用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的組合材料即可。

本實施例模式可以與實施例模式 1 至 3 中的任一個自由地組合。

實施例模式 5

製造本發明的一個方式的薄膜電晶體並將該薄膜電晶體用於像素部及驅動電路，從而可以製造具有顯示功能的顯示裝置。此外，使用本發明的一個方式的薄膜電晶體，將驅動電路的一部分或全部一體地形成在與像素部同一個

基板上，從而可以實現系統型面板（system-on-panel）。

顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件（也稱為液晶顯示元件）、發光元件（也被稱為發光顯示元件）。在發光元件的範疇內包括由電流或電壓控制亮度的元件，具體而言，包括無機 EL（電致發光）、有機 EL 等。此外，也可以應用電子墨水等的對比度因電作用而變化的顯示介質。

此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的 IC 等的模組。再者，本發明的一個方式關於一種元件基板，該元件基板相當於製造該顯示裝置的過程中的顯示元件完成之前的一個方式，並且它在多個像素的每一個中分別具備用來將電流供給到顯示元件的單元。具體而言，元件基板既可以是只形成有顯示元件的像素電極的狀態，又可以是形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態，而可以採用各種方式。

注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置、或光源（包括照明裝置）。另外，顯示裝置還包括安裝有連接器，諸如 FPC（可撓性印刷電路）、TAB（捲帶自動接合）帶或 TCP（帶載封裝）的模組；將印刷線路板固定到 TAB 帶或 TCP 端部的模組；藉由 COG（玻璃上晶片）方式將 IC（積體電路）直接安裝到顯示元件上的模組。

在本實施例模式中，示出液晶顯示裝置的例子作為本

發明的一個方式的半導體裝置。

圖 11A 和 11B 示出應用本發明的一個方式的主動矩陣型液晶顯示裝置。圖 11A 是液晶顯示裝置的俯視圖，而圖 11B 是沿著圖 11A 中的 V-X 線的剖面圖。用於半導體裝置的薄膜電晶體 201 可以與實施例模式 1 所示的薄膜電晶體同樣地製造，是藉由濺射法的連續膜形成而生產成本降低、並且可靠性高的薄膜電晶體。此外，實施例模式 2 或實施例模式 3 所示的薄膜電晶體也可以用作本實施例模式的薄膜電晶體 201。

圖 11A 所示的本實施例模式的液晶顯示裝置包括源極佈線層 202、多閘極結構的薄膜電晶體 201、閘極佈線層 203、電容佈線層 204。

另外，在圖 11B 中，本實施例模式的液晶顯示裝置包括其中間夾著液晶層 262 的基板 200 和基板 266 以及液晶顯示元件 260，該基板 200 設置有多閘極結構的電晶體 201、絕緣層 211、絕緣層 212、絕緣層 213、用於顯示元件的電極層 255、用作配向膜的絕緣層 261、偏光板 268，並且該基板 266 設置有用作配向膜的絕緣層 263、用於顯示元件的電極層 265、用作彩色濾光片的著色層 264、偏光板 267。

另外，作為液晶層 262，還可以使用不使用配向膜的顯示藍相的液晶。藍相是液晶相的一種，是指當對膽甾相液晶進行升溫時即將從膽甾相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫

度範圍使用混合有大於等於 5 重量%的手性試劑的液晶組成物用於液晶層 262。包含顯示藍相的液晶和手性試劑的液晶組成物的回應時間短，為 10 μs 至 100 μs ，並且由於其具有光學各向同性而不需要取向處理從而視角依賴小。

另外，雖然在圖 11A 和 11B 的液晶顯示裝置中示出了在基板 266 的外側（可見的一側）設置偏光板 267，並在內側依次設置著色層 264、用於顯示元件的電極層 265 的例子，但是也可以在基板 266 的內側設置偏光板 267。另外，偏光板和著色層的疊層結構也不局限於圖 11A 和 11B 所示的結構，只要根據偏光板和著色層的材料或製程條件適當地設定即可。另外，還可以設置用作黑底的遮光膜。

電極層 255、265 用作像素電極層，可以使用如下具有透光性的導電性材料：包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫（下面表示為 ITO）、氧化銦鋅、添加有氧化矽的氧化銦錫等。

藉由上述步驟，可以製造可靠性高的液晶顯示裝置作為半導體裝置。

本實施例模式可以與其他實施例模式中所記載的結構適當地組合而實施。

實施例模式 6

在本實施例模式中，作為本發明的一個方式的半導體裝置示出了電子紙的例子。

在圖 12 中，作為應用本發明的一個方式的半導體裝置的例子示出了主動矩陣型電子紙。用於半導體裝置的薄膜電晶體 581 可以與實施例模式 1 所示的薄膜電晶體同樣地製造，是藉由濺射法的連續膜形成而生產成本低、並且可靠性高的薄膜電晶體。此外，實施例模式 2 或實施例模式 3 所示的薄膜電晶體也可以用作本實施例模式的薄膜電晶體 201。

圖 12 的電子紙是採用扭轉球顯示方式 (twist ball type) 的顯示裝置的例子。旋轉球顯示方式是指一種方法，其中將一個半球表面被塗成黑色而另一半球表面被塗成白色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以執行顯示。

薄膜電晶體 581 是多閘極結構的反交錯型薄膜電晶體，該薄膜電晶體 581 藉由源極電極層或汲極電極層並藉由形成在絕緣層 585 中的開口與第一電極層 587 接觸並電連接。在第一電極層 587 和第二電極層 588 之間設置有球形粒子 589，該球形粒子 589 具有黑色區 590a 和白色區 590b，其周圍包括充滿了液體的空洞 594，並且球形粒子 589 的周圍充滿了樹脂等的填充材料 595 (參照圖 12)。

此外，還可以代替扭轉球而使用電泳元件。使用直徑為約 10 μm 至 200 μm 的微囊，在該微囊中封入有透明液體和帶正電的白色微粒和帶負電的黑色微粒。當由第一電極層和第二電極層對於設置在第一電極層和第二電極層之

間的微囊施加電場時，白色微粒和黑色微粒向相反方向移動，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，一般地被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助光源。此外，耗電量小，並且在昏暗的地方也能夠辨別顯示部。另外，即使不給顯示部供應電源，也能夠保持顯示過一次的影像，因此，即使使具有顯示功能的半導體裝置（簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置）遠離電波發送源，也能夠儲存顯示過的影像。

藉由上述步驟，可以製造可靠性高的電子紙作為半導體裝置。

本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。

實施例模式 7

在本實施例模式中，示出了發光顯示裝置的例子作為本發明的一個方式的半導體裝置。在此，示出了將利用了電致發光的發光元件作為顯示裝置所具有的顯示元件。根據其發光材料是有機化合物還是無機化合物來區別利用電致發光的發光元件，一般來說，前者被稱為有機 EL 元件，而後者被稱為無機 EL 元件。

在有機 EL 元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別注入到包含發光有機化合物的層，以產生電流。然後，由於這些載流子（電子和電洞）的複

合，發光有機化合物達到激發態，並且當該激發態恢復到基態時，獲得發光。根據這種機理，該發光元件被稱為電流激發型發光元件。

根據其元件的結構，將無機 EL 元件分類為分散型無機 EL 元件和薄膜型無機 EL 元件。分散型無機 EL 元件包括在粘合劑中分散有發光材料的粒子的發光層，且其發光機制是利用施體能級和受體能級的施體-受體複合型發光。薄膜型無機 EL 元件具有由電介質層夾住發光層再被電極夾住的結構，且其發光機制是利用金屬離子的內殼電子躍遷的局部型發光。注意，在此使用有機 EL 元件作為發光元件而進行說明。

在圖 13A 和 13B 中，示出了主動矩陣型發光顯示裝置作為應用本發明的一個方式的半導體裝置的例子。圖 13A 是發光顯示裝置的平面圖，而圖 13B 是沿著圖 13A 中的線 Y-Z 截斷的剖面圖。注意，圖 14 示出圖 13A 和 13B 所示的發光顯示裝置的等效電路。

用於半導體裝置的薄膜電晶體 301、302 可以與實施例模式 1 所示的薄膜電晶體同樣地製造，是藉由濺射法的連續膜形成而生產成本低、並且可靠性高的薄膜電晶體。此外，實施例模式 2 或實施例模式 3 所示的薄膜電晶體也可以用作本實施例模式的薄膜電晶體 301、302。

圖 13A 及圖 14 所示的本實施例模式的發光顯示裝置包括多閘極結構的薄膜電晶體 301、薄膜電晶體 302、發光元件 303、電容元件 304、源極佈線層 305、閘極佈線層

306、電源線 307。薄膜電晶體 301、302 是 n 通道薄膜電晶體。

此外，在圖 13B 中，本實施例模式的發光顯示裝置包括薄膜電晶體 302、絕緣層 311、絕緣層 312、絕緣層 313、分隔壁 321 以及用於發光元件 303 的第一電極層 320、電致發光層 322、第二電極層 323。

較佳使用丙烯酸、聚醯亞胺、聚醯胺等的有機樹脂、或矽氧烷形成絕緣層 313。

在本實施例模式中，因為像素的薄膜電晶體 302 是 n 型的，所以較佳使用陰極作為像素電極層的第一電極層 320。具體而言，作為陰極，可以使用功函數小的材料例如 Ca、Al、CaF、MgAg、AlLi 等。

使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁 321。特別較佳的是，使用感光材料，在第一電極層 320 上形成開口部，並將其開口部的側壁形成為具有連續的曲率而成的傾斜面。

電致發光層 322 既可以由單層構成，又可以由多個層的疊層構成。

覆蓋電致發光層 322 地形成使用陽極的第二電極層 323。利用在實施例模式 5 中作為像素電極層列舉的使用具有透光性的導電材料的透光導電膜形成第二電極層 323。除了上述透光導電膜之外，還可以使用氮化鈦膜或鈦膜。藉由重疊第一電極層 320、電致發光層 322 和第二電極層 323，形成有發光元件 303。然後，也可以在第二電極

層 323 及分隔壁 321 上形成保護膜，以防止氧、氫、水分、二氧化碳等進入到發光元件 307 中。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC 膜等。

另外，實際上，較佳當完成到圖 13B 的狀態之後使用氣密性高且漏氣少的保護薄膜（貼合膜、紫外線固性樹脂膜等）或覆蓋材料進行封裝（密封）。

接著，參照圖 15A 至 15C 說明發光元件的結構。在此，以驅動 TFT 是 n 型的情況為例子來說明像素的剖面結構。用於半導體裝置的驅動 TFT 7001、7011、7021 可以與實施例模式 1 所示的薄膜電晶體同樣地製造，是藉由濺射法的連續膜形成而生產成本低、並且可靠性高的薄膜電晶體。此外，實施例模式 2 或實施例模式 3 所示的薄膜電晶體也可以用作 TFT 7001、7011、7021。

發光元件的陽極及陰極中之至少一者可以是透明的以取出發光。在基板上形成薄膜電晶體及發光元件，並且有如下結構的發光元件，亦即從與基板相反的面取出發光的頂部發射、從基板一側取出發光的底部發射、以及從基板一側及與基板相反的面取出發光的雙面發射。根據本發明的一個方式的像素結構可以應用於任何發射結構的發光元件。

參照圖 15A 說明頂部發射結構的發光元件。

在圖 15A 中示出當驅動 TFT 7001 是 n 型，且從發光元件 7002 發射的光從陽極 7005 一側發出時的像素的剖面圖。在圖 15A 中，發光元件 7002 的陰極 7003 和驅動 TFT

7001 電連接，在陰極 7003 上按順序層疊有發光層 7004、陽極 7005。至於陰極 7003，只要是功函數小且反射光的導電膜即可，可以使用各種材料。發光層 7004 可以由單層或多層的疊層構成。在由多層構成時，在陰極 7003 上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。注意，不必設置所有這些層。使用透過光的具有透光性的導電材料形成陽極 7005。

由陰極 7003 及陽極 7005 夾著發光層 7004 的區域相當於發光元件 7002。在圖 15A 所示的像素中，從發光元件 7002 發射的光如箭頭所示那樣從陽極 7005 一側射出。

接著，參照圖 15B 說明底部發射結構的發光元件。示出在驅動 TFT 7011 是 n 型，且從發光元件 7012 發射的光發射到陰極 7013 一側的情況下的像素的剖面圖。在圖 15B 中，在與驅動 TFT 7011 電連接的具有透光性的導電膜 7017 上形成有發光元件 7012 的陰極 7013，在陰極 7013 上按順序層疊有發光層 7014、陽極 7015。注意，在陽極 7015 具有透光性的情況下，也可以覆蓋陽極 7015 上地形成有用來反射光或遮光的遮罩膜 7016。與圖 15A 的情況同樣地，至於陰極 7013，只要是功函數小的導電材料即可，可以使用各種材料。但是，將其厚度設定為透過光的程度（較佳為約 5 nm 至 30 nm）。例如，可以將膜厚度為 20nm 的鋁膜用作陰極 7013。與圖 15A 同樣地，發光層 7014 可以由單層或多個層的疊層構成。陽極 7015 不需要透過光，但是可以與圖 15A 同樣地使用具有透光性的導

電材料形成。雖然遮罩膜 7016 例如可以使用反射光的金屬等，但是不局限於金屬膜。例如，也可以使用添加有黑色的顏料的樹脂等。

由陰極 7013 及陽極 7015 夾著發光層 7014 的區域相當於發光元件 7012。在圖 15B 所示的像素的情況下，從發光元件 7012 發射的光如箭頭所示那樣由陰極 7013 一側射出。

接著，參照圖 15C 說明雙面發射結構的發光元件。在圖 15C 中，在與驅動 TFT 7021 電連接的具有透光性的導電膜 7027 上形成有發光元件 7022 的陰極 7023，在陰極 7023 上按順序層疊有發光層 7024、陽極 7025。與圖 15A 的情況同樣地，至於陰極 7023，只要是功函數小的導電材料即可，可以使用各種材料。但是，將其厚度設定為透過光的程度。例如，可以將其厚度為 20nm 的 Al 用作陰極 7023。與圖 15A 同樣地，發光層 7024 可以由單層或多個層的疊層構成。陽極 7025 可以與圖 15A 同樣地使用透過光的具有透光性的導電材料形成。

陰極 7023、發光層 7024 和陽極 7025 重疊的部分相當於發光元件 7022。在圖 15C 所示的像素的情況下，從發光元件 7022 發射的光如箭頭所示那樣由陽極 7025 一側和陰極 7023 一側射出。

注意，雖然在此描述了有機 EL 元件作為發光元件，但是也可以設置無機 EL 元件作為發光元件。

注意，在本實施例模式中示出了控制發光元件的驅動

的薄膜電晶體（驅動 TFT）和發光元件電連接的例子，但是也可以採用在驅動 TFT 和發光元件之間連接有電流控制 TFT 的結構。

注意，本實施例模式所示的半導體裝置不局限於圖 15A 至 15C 所示的結構而可以根據本發明的技術思想進行各種變形。

藉由上述步驟，可以製造可靠性高的發光顯示裝置作為半導體裝置。

本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。

實施例模式 8

下面示出本發明的半導體裝置的一個方式的顯示面板的結構。在本實施例模式中，說明包括用作顯示元件的液晶元件的液晶顯示裝置的一個方式的液晶顯示面板（也稱為液晶面板）、包括用作顯示元件的發光元件的半導體裝置的一個方式的發光顯示面板（也稱為發光面板）。

接著，參照圖 16A 和 16B 說明相當於本發明的半導體裝置的一個方式的發光顯示面板的外觀及剖面。圖 16A 和 16B 是一種面板的俯視圖，其中利用密封材料將藉由濺射法的連續膜形成而生產成本低且可靠性高的薄膜電晶體及發光元件密封在第一基板和第二基板之間。圖 16B 相當於沿著圖 16A 的線 H-I 的剖面圖。

以圍繞設置在第一基板 4501 上的像素部 4502、信號

線驅動電路 4503a、4503b 及掃描線驅動電路 4504a、4504b 的方式設置有密封材料 4505。此外，在像素部 4502、信號線驅動電路 4503a、4503b 及掃描線驅動電路 4504a、4504b 上設置有第二基板 4506。因此，像素部 4502、信號線驅動電路 4503a、4503b、以及掃描線驅動電路 4504a、4504b 由第一基板 4501、密封材料 4505 和第二基板 4506 與填料 4507 一起密封。

此外，設置在第一基板 4501 上的像素部 4502、信號線驅動電路 4503a、4503b 及掃描線驅動電路 4504a、4504b 包括多個薄膜電晶體。在圖 16B 中，例示了包括在像素部 4502 中的薄膜電晶體 4510 和包括在信號線驅動電路 4503a 中的薄膜電晶體 4509。

薄膜電晶體 4509、4510 相當於藉由濺射法的連續膜形成而生產成本低且可靠性高的薄膜電晶體，並可以應用實施例模式 2 或實施例模式 3 所示的薄膜電晶體。在本實施例模式中，薄膜電晶體 4509、4510 是 n 通道薄膜電晶體。

此外，附圖標記 4511 相當於發光元件，發光元件 4511 所具有的作為像素電極的第一電極層 4517 與薄膜電晶體 4510 的源極電極層或汲極電極層電連接。注意，發光元件 4511 的結構不局限於本實施例模式所示的結構。可以根據從發光元件 4511 取出的光的方向等適當地改變發光元件 4511 的結構。

另外，供給到信號線驅動電路 4503a、4503b、掃描線

驅動電路 4504a、4504b、或像素部 4502 的各種信號及電位是從 FPC 4518a、4518b 供給的。

在本實施例模式中，連接端子 4515 由與第二電極層 4512 相同的導電膜形成，佈線 4516 由與發光元件 4511 所具有的電極層 4517 相同的導電膜形成。

連接端子 4515 透過各向異性導電膜 4519 與 FPC 4518a 所具有的端子電連接。

位於從發光元件 4511 的取出光的方向的第二基板 4506 需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯膜或丙烯酸膜等的具有透光性的材料。

此外，作為填料 4507，除了氮及氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用 PVC（聚氯乙烯）、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、PVB（聚乙烯醇縮丁醛）、或 EVA（乙烯-醋酸乙烯酯）。在本實施例模式中，使用氮作為填料 4507。

另外，若有需要，也可以在發光元件的發射面上適當地設置諸如偏光板、圓偏光板（包括橢圓偏光板）、相延遲板（ $\lambda/4$ 片、 $\lambda/2$ 片）、彩色濾光片等的光學膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸不平來擴散反射光並降低眩光的。

也可以在另外製備的基板上使用由單晶半導體膜或多晶半導體膜形成的驅動電路來安裝信號線驅動電路 4503a、4503b、及掃描線驅動電路 4504a、4504b。此外，也可

以另外僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分來安裝。本實施例模式不局限於圖 16A 和 16B 的結構。

接著，參照圖 17A1 和 A2、17B 說明相當於本發明的半導體裝置的一個方式的液晶顯示面板的外觀及剖面。圖 17A1 和 A2 是一種面板的俯視圖，其中利用密封材料 4005 將形成在第一基板 4001 上的包括 IGZO 半導體層、具有 n 型導電型的 IGZO 半導體層的且可靠性高的薄膜電晶體 4010、4011 及液晶元件 4013 密封在與第二基板 4006 之間。圖 17B 相當於沿著圖 17A1 和 17A2 的線 M-N 的剖面圖。

以圍繞設置在第一基板 4001 上的像素部 4002 和掃描線驅動電路 4004 的方式設置有密封材料 4005。此外，在像素部 4002 和掃描線驅動電路 4004 上設置有第二基板 4006。因此，像素部 4002 和掃描線驅動電路 4004 與液晶層 4008 一起由第一基板 4001、密封材料 4005 和第二基板 4006 密封。此外，在與第一基板 4001 上的由密封材料 4005 圍繞的區域不同的區域中安裝有信號線驅動電路 4003，該信號線驅動電路 4003 使用單晶半導體膜或多晶半導體膜形成在另外準備的基板上。

注意，對於另外形成的驅動電路的連接方法沒有特別的限制，而可以採用 COG 方法、打線接合方法或 TAB 方法等。圖 17A1 是藉由 COG 方法安裝信號線驅動電路 4003 的例子，而圖 17A2 是藉由 TAB 方法安裝信號線驅動

電路 4003 的例子。

此外，設置在第一基板 4001 上的像素部 4002 和掃描線驅動電路 4004 包括多個薄膜電晶體。在圖 17B 中例示了像素部 4002 所包括的薄膜電晶體 4010 和掃描線驅動電路 4004 所包括的薄膜電晶體 4011。

薄膜電晶體 4010、4011 相當於藉由濺射法的連續膜形成而生產成本低且可靠性高的薄膜電晶體，並可以應用實施例模式 2 或實施例模式 3 所示的薄膜電晶體。在本實施例模式中，薄膜電晶體 4010、4011 是 n 通道薄膜電晶體。

此外，液晶元件 4013 所具有的像素電極層 4030 與薄膜電晶體 4010 電連接。液晶元件 4013 的對置電極層 4031 形成在第二基板 4006 上。像素電極層 4030、對置電極層 4031 和液晶層 4008 重疊的部分相當於液晶元件 4013。注意，像素電極層 4030 和對置電極層 4031 分別設置有用作配向膜的絕緣層 4032、4033，且連同絕緣層 4032、4033 係插置於像素電極層 4030 與對置電極層 4031 之間而夾有液晶層 4008。

注意，作為第一基板 4001、第二基板 4006，可以使用玻璃、金屬（典型的是不銹鋼）、陶瓷、塑膠。作為塑膠，可以使用 FRP（玻璃纖維強化塑膠）板、PVF（聚氟乙烯）膜、聚酯膜或丙烯酸樹脂膜。此外，還可以使用具有將鋁箔夾在 PVF 膜或聚酯膜之間的結構的薄片。

此外，附圖標記 4035 表示藉由對絕緣膜選擇性地進

行蝕刻而獲得的柱狀間隔件，是為控制像素電極層 4030 和對置電極層 4031 之間的距離（單元間隙）而設置的。注意，還可以使用球狀間隔件。

另外，供給到另外形成的信號線驅動電路 4003、掃描線驅動電路 4004 或像素部 4002 的各種信號及電位是從 FPC 4018 供給的。

在本實施例模式中，連接端子 4015 由與液晶元件 4013 所具有的像素電極層 4030 相同的導電膜形成，並且佈線 4016 由與薄膜電晶體 4010、4011 的閘極電極層相同的導電膜形成。

連接端子 4015 隔著各向異性導電膜 4019 電連接到 FPC 4018 所具有的端子。

此外，雖然在圖 17A1 和 A2、17B 中示出了另外形成信號線驅動電路 4003 並將它安裝在第一基板 4001 的例子，但是本實施例模式不局限於該結構。既可以另外形成掃描線驅動電路來安裝，又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分來安裝。

圖 18 示出了使用應用本發明製造的 TFT 基板 2600 來構成用作半導體裝置的液晶顯示模組的一例。

圖 18 是液晶顯示模組的一例，利用密封材料 2602 固定 TFT 基板 2600 和對置基板 2601，並在其間設置包括 TFT 等的像素部 2603、包括液晶層的顯示元件 2604、著色層 2605 來形成顯示區域。在進行彩色顯示時需要著色層 2605，並且當採用 RGB 方式時，對應於各像素地設置

有分別對應於紅色、綠色、藍色的著色層。在 TFT 基板 2600 和對置基板 2601 的外側配置有偏光板 2606、偏光板 2607、漫射片 2613。光源由冷陰極管 2610 和反射板 2611 構成，電路基板 2612 利用可撓性線路板 2609 與 TFT 基板 2600 的佈線電路部 2608 連接，且其中組裝有控制電路及電源電路等的外部電路。此外，可以在偏光板和液晶層之間具有相位差板的狀態來層疊。

液晶顯示模組可以採用 TN（扭轉向列）模式、IPS（平面切換）模式、FFS（邊緣電場切換）模式、MVA（多區域垂直配向）模式、PVA（圖像垂直配向排列）模式、ASM（軸對稱排列微胞）模式、OCB（光學補償雙折射）模式、FLC（鐵電性液晶）模式、AFLC（反鐵電性液晶）模式等。

藉由上述步驟，可以製造可靠性高的顯示面板作為半導體裝置。

本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。

實施例模式 9

根據本發明的一個方式的半導體裝置可以應用於各種電子裝置（包括遊戲機）。作為電子裝置，可以舉出電視裝置（也稱為電視或電視接收機）、用於電腦等的監視器、數位照相機、數位攝像機、數位相框、移動式電話機（也稱為移動式電話、移動式電話裝置）、可攜式遊戲機、

可攜式資訊終端、聲音再生裝置、彈珠機等大型遊戲機等。

圖 19A 示出可攜式資訊終端裝置 9200 的一例。可攜式資訊終端設備 9200 內置有電腦而可以進行各種資料處理。作為這種可攜式資訊終端設備 9200，可以舉出 PDA（個人數位助理）。

可攜式資訊終端設備 9200 由殼體 9201 及殼體 9203 的兩個殼體構成。殼體 9201 和殼體 9203 由聯結部 9207 而被聯結為可折疊方式。殼體 9201 嵌入有顯示部 9202，殼體 9203 具備有鍵盤 9205。當然，可攜式資訊終端設備 9200 的結構不局限於如上所述的結構，至少具備具有根據本發明的一個方式的通道保護層的薄膜電晶體的結構即可，可以採用適當地設置其他輔助設備的結構。藉由本發明可以實現製造成本低、並且具有高可靠性的可攜式資訊終端設備。

圖 19B 示出數位攝像機 9500 的一例。數位攝像機 9500 的殼體 9501 嵌入有顯示部 9503，另外設置有各種操作部。注意，數位攝像機 9500 的結構沒有特別的限制，至少具備具有根據本發明的一個方式的通道保護層的薄膜電晶體的結構即可，可以採用適當地設置另外輔助設備的結構。藉由本發明可以實現製造成本低、並且具有高可靠性的數位攝像機。

圖 19C 示出移動式電話機 9100 的一例。移動式電話機 9100 由殼體 9102 及殼體 9101 的兩個殼體構成，並且

殼體 9102 和殼體 9101 係以聯結部 9103 而被聯結為能夠折疊的方式。殼體 9102 嵌入有顯示部 9104，殼體 9101 設置有有操作鍵 9106。注意，移動式電話機 9100 的結構沒有特別的限定，至少具備具有根據本發明的一個方式的通道保護層的薄膜電晶體的結構即可，可以採用適當地設置另外輔助設備的結構。藉由本發明可以實現製造成本低、並且具有高可靠性的移動式電話機。

圖 19D 示出能夠可攜式電腦 9400 的一例。電腦 9400 具備自由開閉地聯結的殼體 9401 和殼體 9404。殼體 9401 嵌入有顯示部 9402，殼體 9404 設置有鍵盤 9403。注意，電腦 9400 的結構沒有特別的限定，至少具備具有根據本發明的一個方式的通道保護層的薄膜電晶體的結構即可，可以採用適當地設置另外輔助設備的結構。藉由本發明可以實現製造成本低、並且具有高可靠性的電腦。

圖 20 示出與圖 19C 的移動式電話機不同的其他移動式電話機 1000 的一例。移動式電話機 1000 除了安裝在殼體 1001 的顯示部 1002 之外還具備操作按鈕 1003、外部連接埠 1004、擴音器 1005、微音器 1006 等。

圖 20 所示的移動式電話機 1000 可以用手指等觸摸顯示部 1002 來輸入資訊。此外，可以用手指等觸摸顯示部 1002 來進行打電話或寫電子郵件的操作。

顯示部 1002 的畫面主要有三個模式。第一是以影像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是顯示模式和輸入模式的兩個模式混

合的顯示+輸入模式。

例如，在打電話或寫電子郵件的情況下，將顯示部 1002 設定為以文字輸入為主的文字輸入模式，並進行在螢幕上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部 1002 的螢幕的大部分中顯示鍵盤或號碼按鈕。

此外，在移動式電話機 1000 的內部設置具有陀螺儀或加速度感測器等檢測傾斜度的感測器的檢測裝置，判斷移動式電話機 1000 的方向（移動式電信機 1000 針對橫向或縱向模式而被水平或垂直置放），而可以對顯示部 1002 的畫面顯示進行自動切換。

藉由觸摸顯示部 1002 或對殼體 1001 的操作按鈕 1003 進行操作，切換畫面模式。還可以根據顯示在顯示部 1002 上的影像種類切換畫面模式。例如，當顯示在顯示部上的視頻信號為移動影像的資料時，將畫面模式切換成顯示模式，而當顯示在顯示部上的視頻信號為文字資料時，將螢幕模式切換成輸入模式。

另外，當在輸入模式中藉由檢測出顯示部 1002 的光感測器所檢測的信號得知在一定期間中沒有顯示部 1002 的觸摸操作輸入時，也可以以將螢幕模式從輸入模式切換成顯示模式的方式進行控制。

圖 21A 示出電視裝置 9600 的一例。在電視裝置 9600 中，殼體 9601 嵌入有顯示部 9603。利用顯示部 9603 可以顯示節目影像。此外，在此示出利用支架 9605 來支撐殼

體 9601 的結構。注意，電視裝置 9600 的結構沒有特別的限定，至少具備具有根據本發明的一個方式的通道保護層的薄膜電晶體的結構即可，可以採用適當地設置另外輔助設備的結構。藉由本發明可以實現製造成本低、並且具有高可靠性的電視裝置。

可以藉由利用殼體 9601 所具備的操作開關、另外提供的遙控器 9610 來進行電視裝置 9600 的操作。藉由利用遙控器 9610 所具備的操作鍵 9609，可以進行頻道及音量的操作，並可以對在顯示部 9603 上顯示的節目影像進行操作。此外，也可以採用在遙控器 9610 中設置顯示從該遙控操作機 9610 輸出的資訊的顯示部 9607 的結構。

注意，電視裝置 9600 採用具備接收機及數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而可以進行單向（從發送者到接收者）或雙向（在發送者和接收者之間或在接收者之間等）的資訊通信。

圖 21B 示出數位相框 9700 的一例。例如，在數位相框 9700 中，殼體 9701 嵌入有顯示部 9703。顯示部 9703 可以顯示各種影像，例如藉由顯示使用數位相機等拍攝的影像資料，可以發揮與一般的相框同樣的功能。注意，數位相框 9700 的結構沒有特別的限定，至少具備具有根據本發明的一個方式的通道保護層的薄膜電晶體的結構即可，可以採用適當地設置另外輔助設備的結構。藉由本發明可以實現製造成本低、並且具有高可靠性的數位相框。

注意，數位相框 9700 採用具備操作部、外部連接用端子（USB 端子、可以與 USB 電纜等的各種電纜連接的端子等）、記錄媒體插入部等的結構。這種結構也可以嵌入到與顯示部同一個面，但是藉由將它設置在側面或背面上來提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有由數位相機所拍攝的影像資料的記憶體並提取影像資料，然後可以將所提取的影像資料轉移至數位相框 9700 中且顯示於顯示部 9703 上。

此外，數位相框 9700 也可以採用以無線的方式收發資訊的結構。也可以採用以無線的方式提取所希望的影像資料並進行顯示的結構。

本發明的一個方式的具有通道保護層的薄膜電晶體也可以應用於電子紙。電子紙可以用於用來顯示資訊的各種領域的電子裝置。例如，可以將電子紙應用於電子書籍（電子書）、海報、火車等的交通工具的車廂廣告、信用卡等的各種卡片中的顯示等。圖 22 和圖 23 示出電子紙的一例。

另外，圖 22 示出電子書裝置 2700 的一例。例如，電子書裝置 2700 由兩個殼體，即殼體 2701 及殼體 2703 構成。殼體 2701 及殼體 2703 係由鉸合部 2711 相連接，且可以以該鉸合部 2711 為軸而進行開閉動作。藉由這種結構，可以進行如紙質書籍那樣的操作。

殼體 2701 嵌入有顯示部 2705，而殼體 2703 嵌入有顯示部 2707。顯示部 2705 及顯示部 2707 的結構既可以是顯

示連續的畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部（圖 22 中的顯示部 2705）中顯示文章，而可以在左邊的顯示部（圖 22 中的顯示部 2707）中顯示影像。

此外，在圖 22 中示出殼體 2701 具備操作部等的例子。例如，在殼體 2701 中，具備電源 2721、操作鍵 2723、揚聲器 2725 等。利用操作鍵 2723 可以翻頁。注意，也可以採用在與殼體的顯示部相同的面具備鍵盤及指向裝置等的結構。另外，也可以採用在殼體的背面及側面具備外部連接用端子（耳機端子、USB 端子或可與 AC 轉接器及 USB 電纜等的各種電纜連接的端子等）、記錄媒體插入部等的結構。再者，電子書籍 2700 也可以具有電子詞典的功能。

此外，電子書籍 2700 也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。注意，電子書籍 2700 的結構沒有特別的限定，至少具備具有根據本發明的一個方式的通道保護層的薄膜電晶體的結構即可，可以採用適當地設置另外輔助設備的結構。藉由本發明可以實現製造成本低、並且具有高可靠性的電子書籍。

另外，圖 23 示出火車等交通工具的車廂廣告海報 3602。在廣告介質是紙的印刷物的情況下用人手進行廣告的更換，但是如果使用應用電子紙，則在短時間內改變廣告的顯示內容而不花費人力。此外，顯示不會打亂而可以

獲得穩定的影像。注意，海報也可以採用以無線的方式收發資訊的結構。注意，海報的結構沒有特別的限定，至少具備具有根據本發明的一個方式的通道保護層的薄膜電晶體的結構即可，可以採用適當地設置另外輔助設備的結構。藉由本發明可以實現製造成本低、並且具有高可靠性的海報。

本實施例模式可以與實施例模式 1 至實施例模式 8 中的任一個自由地組合。

本申請基於 2008 年 7 月 31 日在日本專利局提交的日本專利申請序列號 2008-197127，在此引用其全部內容作為參考。

【圖式簡單說明】

圖 1A 至 1E 是表示本發明的一個方式的製程的剖面圖；

圖 2 是表示多處理室型製造裝置的俯視圖；

圖 3 是表示薄膜電晶體的剖面結構的一例的圖；

圖 4A 和 4B 是表示薄膜電晶體的剖面結構的一例的圖；

圖 5A 和 5B 是說明顯示裝置的方塊圖的圖；

圖 6 是說明信號線驅動電路的結構的圖；

圖 7 是說明信號線驅動電路的操作的時序圖；

圖 8 是說明信號線驅動電路的操作的時序圖；

圖 9 是說明移位暫存器的結構的圖；

圖 10 是說明圖 9 所示的觸發器的連接結構的圖；

圖 11A 和 11B 是液晶顯示裝置的像素的俯視圖及剖面圖；

圖 12 是電子紙的剖面圖；

圖 13A 和 13B 是發光顯示裝置的像素的俯視圖及剖面圖；

圖 14 是表示像素等效電路圖的圖；

圖 15A 至 15C 是表示發光元件的剖面的圖；

圖 16A 和 16B 是發光模組的俯視圖及剖面圖；

圖 17A1 和 17A2 是液晶模組的俯視圖，並且圖 17B 是液晶模組的剖面圖；

圖 18 是液晶顯示裝置的剖面圖；

圖 19A 至 19D 是表示電子設備的一例的圖；

圖 20 是表示電子設備的一例的圖；

圖 21A 和 21B 是表示電子設備的一例的圖；

圖 22 是表示電子設備的一例的圖；

圖 23 是表示電子設備的一例的圖。

【主要元件符號說明】

100：基板

101：閘極電極

102：第一絕緣膜

103：第二絕緣膜

104：第三絕緣膜

- 80 : 傳送室
- 82 : 卡匣室
- 83 : 閘閥
- 94 : 基板
- 89 : 第一處理室
- 81 : 傳送機構
- 90 : 第二處理室
- 86 : 閘閥
- 85 : 閘閥
- 92 : 第四處理室
- 87 : 閘閥
- 106 : 絕緣體
- 111 : 半導體膜
- 105 : IGZO 半導體層
- 107 : 通道保護膜
- 108 : 薄的區域
- 93 : 第五處理室
- 88 : 閘閥
- 109 : 源極電極
- 110 : 汲極電極
- 400 : 基板
- 401 : 閘極電極
- 402 : 第一絕緣膜
- 403 : 第二絕緣膜

- 405 : IGZO 半導體層
- 407 : 通道保護膜
- 409a,410a : 第一鈦膜
- 409b,410b : 鋁膜
- 409c,410c : 第二鈦膜
- 412 : 第四絕緣膜
- 413 : 第五絕緣膜
- 414 : 第六絕緣膜
- 415 : 導電膜
- 600 : 基板
- 605 : 第一通道形成區域
- 607 : 第二通道保護膜
- 608 : 第一通道保護膜
- 606 : 第二通道形成區域
- 602 : 閘極絕緣膜
- 601 : 閘極電極
- 609 : 源極電極
- 610 : 汲極電極
- 611 : 連接電極
- 5301 : 像素部
- 5302 : 掃描線驅動電路
- 5303 : 信號線驅動電路
- 5601 : 驅動器 IC
- 5602_1 至 5602_M : 開關群組

5603a : 第一薄膜電晶體
5603b : 第二薄膜電晶體
5603c : 第三薄膜電晶體
5611 : 第一佈線
5612 : 第二佈線
5613 : 第三佈線
5621_1 至 5621_M : 佈線
5703a : 時序
5703b : 時序
5703c : 時序
5721_J : 信號
T1 : 第一子選擇周期
T2 : 第二子選擇周期
T3 : 第三子選擇周期
S1 至 S_m : 信號線
G1 至 G_n : 掃描線
5621 : 佈線
5803a : 時序
5803b : 時序
5821J : 信號
5701-1 至 5701-n : 正反器
5501 : 第一佈線
5502 : 第二佈線
5503 : 第三佈線

- 5504 : 第四佈線
- 5505 : 第五佈線
- 5506 : 第六佈線
- 5711 : 第一佈線
- 5712 : 第二佈線
- 5713 : 第三佈線
- 5714 : 第四佈線
- 5715 : 第五佈線
- 5716 : 第六佈線
- 5717 : 第七佈線
- 5571 : 第一薄膜電晶體
- 5572 : 第二薄膜電晶體
- 5573 : 第三薄膜電晶體
- 5574 : 第四薄膜電晶體
- 5575 : 第五薄膜電晶體
- 5576 : 第六薄膜電晶體
- 5577 : 第七薄膜電晶體
- 5578 : 第八薄膜電晶體
- 5543 : 節點
- 5544 : 節點
- 5400 : 基板
- 5401 : 像素部
- 5402 : 第一掃描線驅動電路
- 5403 : 信號線驅動電路

5404 : 第二掃描線驅動電路

201 : 薄膜電晶體

202 : 源極佈線層

200 : 基板

203 : 閘極佈線層

204 : 電容器佈線層

211 : 絕緣層

212 : 絕緣層

213 : 絕緣層

255 : 電極層

261 : 絕緣層

262 : 液晶層

263 : 絕緣層

264 : 著色層

265 : 電極層

266 : 基板

267 : 偏光板

268 : 偏光板

581 : 薄膜電晶體

585 : 絕緣層

587 : 第一電極層

588 : 第二電極層

589 : 球形粒子

590a : 黑色區

- 590b : 白色區
- 594 : 空洞
- 595 : 填料
- 301 : 薄膜電晶體
- 302 : 薄膜電晶體
- 303 : 發光元件
- 304 : 電容器元件
- 305 : 源極佈線層
- 306 : 閘極佈線層
- 307 : 電源線
- 311 : 絕緣層
- 312 : 絕緣層
- 313 : 絕緣層
- 321 : 分隔壁
- 320 : 第一電極層
- 322 : 電致發光層
- 323 : 第二電極層
- 7001 : 薄膜電晶體
- 7002 : 發光元件
- 7003 : 陰極
- 7004 : 發光層
- 7005 : 陽極
- 7011 : 驅動薄膜電晶體 (TFT)
- 7012 : 發光元件

- 7013 : 陰極
- 7014 : 發光層
- 7015 : 陽極
- 7016 : 遮光的遮罩膜
- 7017 : 透光導電膜
- 7021 : 驅動薄膜電晶體 (TFT)
- 7022 : 發光元件
- 7023 : 陰極
- 7024 : 發光層
- 7025 : 陽極
- 7027 : 透光導電膜
- 4501 : 第一基板
- 4502 : 像素部
- 4503 a,4503 b : 信號線驅動電路
- 4504 a,4504 b : 掃描線驅動電路
- 4505 : 密封材料
- 4506 : 第二基板
- 4507 : 填料
- 4509 : 薄膜電晶體
- 4510 : 薄膜電晶體
- 4511 : 發光元件
- 4512 : 第二電極層
- 4515 : 連接端子
- 4516 : 佈線

- 4517：第一電極層
- 4518a,4518b：可撓性印刷電路板
- 4519：各向異性導電膜
- 4001：第一基板
- 4002：像素部
- 4003：信號線驅動電路
- 4004：掃描線驅動電路
- 4005：密封材料
- 4006：第二基板
- 4010：薄膜電晶體
- 4011：薄膜電晶體
- 4013：液晶元件
- 4030：像素電極層
- 4031：對置電極層
- 4032：絕緣層
- 4033：絕緣層
- 4035：柱狀間隔件
- 4016：佈線
- 4015：連接端子
- 4018：可撓性印刷電路板
- 4019：各向異性導電膜
- 2600：薄膜電晶體(TFT)基板
- 2601：對置基板
- 2602：密封材料

- 2603 : 像素部
- 2604 : 顯示元件
- 2605 : 著色層
- 2606 : 偏光板
- 2607 : 偏光板
- 2608 : 佈線電路部
- 2609 : 可撓性電路板
- 2610 : 冷陰極管
- 2611 : 反射板
- 2612 : 電路基板
- 2613 : 漫射片
- 9200 : 可攜式資訊終端裝置
- 9201 : 殼體
- 9202 : 顯示部
- 9203 : 殼體
- 9205 : 鍵盤
- 9207 : 聯結部
- 9100 : 移動電話機
- 9101 : 殼體
- 9102 : 殼體
- 9103 : 聯結部
- 9104 : 顯示部
- 9106 : 操作鍵
- 9400 : 電腦

- 9401 : 殼體
- 9402 : 顯示部
- 9403 : 鍵盤
- 9404 : 殼體
- 1000 : 移動式電話機
- 1001 : 殼體
- 1002 : 顯示部
- 1003 : 操作按鈕
- 1004 : 外部連接埠
- 1005 : 擴音器
- 1006 : 微音器
- 9500 : 數位攝像機
- 9501 : 殼體
- 9600 : 電視裝置
- 9601 : 殼體
- 9603 : 顯示部
- 9605 : 支架
- 9607 : 顯示部
- 9610 : 遙控器
- 9700 : 數位相框
- 9701 : 殼體
- 9703 : 顯示部
- 2700 : 電子書裝置
- 2701 : 殼體

2703 : 殼體

2705 : 顯示部

2707 : 顯示部

2711 : 軸部

2721 : 電源

2723 : 操作鍵

2725 : 擴音器

3602 : 車廂廣告海報

七、申請專利範圍

1. 一種半導體裝置，包括：

在具有絕緣表面的基板之上的閘極電極；

在該閘極電極之上的第一絕緣膜；

在該第一絕緣膜之上的氧化物半導體層；

在該氧化物半導體層之上的第二絕緣膜；以及

在該氧化物半導體層之上的導電膜，

其中，該氧化物半導體層與該第二絕緣膜彼此相接觸於其中的第一區域與該閘極電極的至少部分重疊，並且

其中，該氧化物半導體層之在該氧化物半導體層與該導電膜彼此相接觸於其中的第二區域中的厚度係小於該氧化物半導體層之在該第一區域中的厚度。

2. 如申請專利範圍第 1 項的半導體裝置，其中，該導電膜的部分係形成於該第二絕緣膜之上。

3. 如申請專利範圍第 1 項的半導體裝置，其中，該氧化物半導體層至少包含 In、Ga 及 Zn。

4. 如申請專利範圍第 1 項的半導體裝置，其中，該第一絕緣膜為氧化矽膜、氧化鋁膜、氧化鎂膜、氮化鋁膜和氧化鈮膜的其中之一者。

5. 如申請專利範圍第 1 項的半導體裝置，其中，該第二絕緣膜為氧化矽膜、氧化鋁膜、氧化鎂膜、氮化鋁膜和氧化鈮膜的其中之一者。

6. 如申請專利範圍第 1 項的半導體裝置，其中，該第一絕緣膜包含鹵素元素，且該鹵素元素的濃度為自 $1 \times$

10^{15} cm^{-3} 至 $1 \times 10^{20} \text{ cm}^{-3}$ 。

7. 如申請專利範圍第 1 項的半導體裝置，其中，該第二絕緣膜包含鹵素元素，且該鹵素元素的濃度為自 $1 \times 10^{15} \text{ cm}^{-3}$ 至 $1 \times 10^{20} \text{ cm}^{-3}$ 。

8. 如申請專利範圍第 1 項的半導體裝置，其中，該導電膜為包含鈦膜和鋁膜的疊層膜。

9. 如申請專利範圍第 1 項的半導體裝置，另包括在該閘極電極與該第一絕緣膜之間的氮化矽膜或氮氧化矽膜。

10. 一種半導體裝置，包括：

在基板之上的閘極電極；

在該閘極電極之上的第一絕緣層，該第一絕緣層包括氮化矽；

在該第一絕緣層之上的第二絕緣層，該第二絕緣層包括氧化矽；

包括銦之氧化物半導體層，在該閘極電極之上，且具有該第一絕緣層和該第二絕緣層插置於其間；

在該氧化物半導體層之上的源極電極和汲極電極；

在該源極和汲極電極之上的第三絕緣層，該第三絕緣層包括氧化矽；

在該第三絕緣層之上的第四絕緣層，該第四絕緣層包括氮化矽；

在該第四絕緣層之上的第五絕緣層，該第五絕緣層包括有機材料；以及

在該第五絕緣層之上的像素電極。

11. 如申請專利範圍第 10 項的半導體裝置，其中，該第二絕緣層係與該第三絕緣層相接觸。

12. 如申請專利範圍第 10 項的半導體裝置，其中，該氧化物半導體層至少包含銮、鎵及鋅。

13. 如申請專利範圍第 10 項的半導體裝置，其中，該第一絕緣層包含鹵素元素，且該鹵素元素的濃度為自 $1 \times 10^{15} \text{ cm}^{-3}$ 至 $1 \times 10^{20} \text{ cm}^{-3}$ 。

14. 如申請專利範圍第 10 項的半導體裝置，其中，該基板為玻璃基板。

15. 如申請專利範圍第 10 項的半導體裝置，其中，該第五絕緣層包括丙烯酸。

16. 如申請專利範圍第 10 項的半導體裝置，另包括連接至該基板的可撓性印刷電路(FPC)。

17. 一種半導體裝置，包括：

在基板之上的閘極電極；

在該閘極電極之上的第一絕緣層，該第一絕緣層包括氮化矽；

在該第一絕緣層之上的第二絕緣層，該第二絕緣層包括氧化矽；

包括銮之氧化物半導體層，在該閘極電極之上，且具有該第一絕緣層和該第二絕緣層插置於其間；

在該氧化物半導體層之上的源極電極和汲極電極；

在該源極和汲極電極之上的第三絕緣層，該第三絕緣

層包括氧化矽；

在該第三絕緣層之上的第四絕緣層，該第四絕緣層包括氮化矽；

在該第四絕緣層之上的第五絕緣層，該第五絕緣層包括有機材料；以及

在該第五絕緣層之上的像素電極，

其中，該閘極電極包括銅。

18. 如申請專利範圍第 17 項的半導體裝置，其中，該第二絕緣層係與該第三絕緣層相接觸。

19. 如申請專利範圍第 17 項的半導體裝置，其中，該氧化物半導體層至少包含銦、鎵及鋅。

20. 如申請專利範圍第 17 項的半導體裝置，其中，該第一絕緣層包含鹵素元素，且該鹵素元素的濃度為自 $1 \times 10^{15} \text{ cm}^{-3}$ 至 $1 \times 10^{20} \text{ cm}^{-3}$ 。

21. 如申請專利範圍第 17 項的半導體裝置，其中，該基板為玻璃基板。

22. 如申請專利範圍第 17 項的半導體裝置，其中，該第五絕緣層包括丙烯酸。

23. 如申請專利範圍第 17 項的半導體裝置，另包括連接至該基板的 FPC。

24. 一種半導體裝置，包括：

在基板之上的閘極電極；

在該閘極電極之上的第一絕緣層，該第一絕緣層包括氮化矽；

在該第一絕緣層之上的第二絕緣層，該第二絕緣層包括氧化矽；

包括銦之氧化物半導體層，在該閘極電極之上，且具有該第一絕緣層和該第二絕緣層插置於其間；

在該氧化物半導體層之上且與該氧化物半導體層相接觸的第三絕緣層，該第三絕緣層包括氧化矽；

在該氧化物半導體層和該第三絕緣層之上的源極電極和汲極電極；

在該第三絕緣層及該源極和汲極電極之上的第四絕緣層，該第四絕緣層包括氮化矽；

在該第四絕緣層之上的第五絕緣層，該第五絕緣層包括有機材料；以及

在該第五絕緣層之上的像素電極。

25. 如申請專利範圍第 24 項的半導體裝置，其中，該氧化物半導體層至少包含銦、鎵及鋅。

26. 如申請專利範圍第 24 項的半導體裝置，其中，該氧化物半導體層在第一區域中之厚度係小於該氧化物半導體層在第二區域中之厚度，在該第一區域中，該氧化物半導體層與該源極和汲極電極彼此相接觸，而在該第二區域中，該氧化物半導體層與該第三絕緣層彼此相接觸。

27. 如申請專利範圍第 24 項的半導體裝置，其中，該半導體裝置另包括在該第三絕緣層與該第四絕緣層之間的第六絕緣層，

其中，該第六絕緣層包括氧化矽。

28. 如申請專利範圍第 27 項的半導體裝置，其中，該第二絕緣層係與該第六絕緣層相接觸。

29. 如申請專利範圍第 24 項的半導體裝置，其中，該第一絕緣層包含鹵素元素，且該鹵素元素的濃度為自 $1 \times 10^{15} \text{ cm}^{-3}$ 至 $1 \times 10^{20} \text{ cm}^{-3}$ 。

30. 如申請專利範圍第 24 項的半導體裝置，其中，該基板為玻璃基板。

31. 如申請專利範圍第 24 項的半導體裝置，其中，該第五絕緣層包括丙烯酸。

32. 如申請專利範圍第 24 項的半導體裝置，另包括連接至該基板的 FPC。

33. 一種半導體裝置，包括：

在基板之上的閘極電極；

在該閘極電極之上的第一絕緣層，該第一絕緣層包括氮化矽層；

在該第一絕緣層之上的第二絕緣膜，該第二絕緣層包括氧化矽層；

包括銦之氧化物半導體層，在該閘極電極之上，且具有該第一絕緣層和該第二絕緣層插置於其間；

在該氧化物半導體層之上且與該氧化物半導體層相接觸的第三絕緣層，該第三絕緣層包括氧化矽層；

在該氧化物半導體層和該第三絕緣層之上的源極電極和汲極電極；

在該第三絕緣層及該源極和汲極電極之上的第四絕緣

層，該第四絕緣層包括氮化矽層；

在該第四絕緣層之上的第五絕緣層，該第五絕緣層包括有機材料；以及

在該第五絕緣層之上的像素電極，

其中，該閘極電極包括銅。

34. 如申請專利範圍第 33 項的半導體裝置，其中，該氧化物半導體層至少包含銦、鎵及鋅。

35. 如申請專利範圍第 33 項的半導體裝置，其中，該氧化物半導體層在第一區域中之厚度係小於該氧化物半導體層在第二區域中之厚度，在該第一區域中，該氧化物半導體層與該源極和汲極電極彼此相接觸，而在該第二區域中，該氧化物半導體層與該第三絕緣層彼此相接觸。

36. 如申請專利範圍第 33 項的半導體裝置，其中，該半導體裝置另包括在該第三絕緣層與該第四絕緣層之間的第六絕緣層，

其中，該第六絕緣層包括氧化矽。

37. 如申請專利範圍第 36 項的半導體裝置，其中，該第二絕緣層係與該第三絕緣層相接觸。

38. 如申請專利範圍第 33 項的半導體裝置，其中，該第一絕緣層包含鹵素元素，且該鹵素元素的濃度為自 $1 \times 10^{15} \text{ cm}^{-3}$ 至 $1 \times 10^{20} \text{ cm}^{-3}$ 。

39. 如申請專利範圍第 33 項的半導體裝置，其中，該基板為玻璃基板。

40. 如申請專利範圍第 33 項的半導體裝置，其中，

該第五絕緣層包括丙烯酸。

41. 如申請專利範圍第 33 項的半導體裝置，另包括連接至該基板的 FPC。

42. 一種半導體裝置，包括：

在基板之上的閘極電極；

包括銻之氧化物半導體層；

在該閘極電極與該氧化物半導體層之間的第一絕緣層
和第二絕緣層；

與該氧化物半導體層相鄰接的第三絕緣層和第四絕緣層；

在該閘極電極、該氧化物半導體層、及該第一至第四絕緣層之上之包括有機材料的第五絕緣層；以及

在該第五絕緣層之上的像素電極，

其中，該第二絕緣層係設置在該閘極電極與該第一絕緣層之間，

其中，該第三絕緣層係設置在該氧化物半導體層與該第四絕緣層之間，

其中，該第一絕緣層和該第三絕緣層各自包括氧化矽，並且

其中，該第二絕緣層和該第四絕緣層各自包括氮化矽。

43. 如申請專利範圍第 42 項的半導體裝置，其中，該第一絕緣層係與該第三絕緣層相接觸。

44. 如申請專利範圍第 42 項的半導體裝置，其中，

該氧化物半導體層至少包含銦、鎵及鋅。

45. 如申請專利範圍第 42 項的半導體裝置，另包括源極電極和汲極電極，

其中，該源極電極和該汲極電極係在該氧化物半導體層之上且與該氧化物半導體層相接觸。

46. 如申請專利範圍第 42 項的半導體裝置，其中，該閘極電極包括銅。

47. 如申請專利範圍第 42 項的半導體裝置，其中，該第一絕緣層包含鹵素元素，且該鹵素元素的濃度為自 $1 \times 10^{15} \text{ cm}^{-3}$ 至 $1 \times 10^{20} \text{ cm}^{-3}$ 。

48. 如申請專利範圍第 42 項的半導體裝置，其中，該基板為玻璃基板。

49. 如申請專利範圍第 42 項的半導體裝置，其中，該第五絕緣層包括丙烯酸。

50. 如申請專利範圍第 42 項的半導體裝置，另包括連接至該基板的 FPC。

圖 1A




圖 1B




圖 1C




圖 1D




圖 1E




圖 2




圖 3




圖 4A




圖 4B




圖5A




圖5B




圖6




圖7




圖8




圖9




圖 10




圖11A




圖11B




圖 12




圖 13A




圖 13B




圖 14




圖 15A




圖 15B




圖 15C




圖 16A




圖 16B




圖17A1




圖17A2




圖17B




圖18




圖 19A




圖 19B




圖 19C




圖 19D




圖 20




圖 21A




圖 21B




圖 22




圖 23

